CN104810271B - 场氧化层的形成方法 - Google Patents

场氧化层的形成方法 Download PDF

Info

Publication number
CN104810271B
CN104810271B CN201410037582.0A CN201410037582A CN104810271B CN 104810271 B CN104810271 B CN 104810271B CN 201410037582 A CN201410037582 A CN 201410037582A CN 104810271 B CN104810271 B CN 104810271B
Authority
CN
China
Prior art keywords
substrate
setting regions
forming method
pad oxide
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410037582.0A
Other languages
English (en)
Other versions
CN104810271A (zh
Inventor
闻正锋
乐双申
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410037582.0A priority Critical patent/CN104810271B/zh
Publication of CN104810271A publication Critical patent/CN104810271A/zh
Application granted granted Critical
Publication of CN104810271B publication Critical patent/CN104810271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明提供一种场氧化层的形成方法。所述形成方法包括：在衬底表面形成垫氧化层；在所述衬底中的设定区域形成掺杂区域；在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层。本发明提供的场氧化层的形成方法，能够缩短形成场氧化层的时间，提高形成场氧化层的效率。

Description

场氧化层的形成方法
技术领域
本发明涉及一种场氧化层的形成方法，属于半导体芯片制造技术领域。
背景技术
在半导体集成电路中，元件的尺寸已经缩小到次微米级并高密度地集成在半导体晶片上。为了获得良好的电性，元件之间必须被适当地隔离。场氧化层是集成电路中用于进行隔离的一种绝缘层，其为将作为衬底的半导体晶片表层氧化形成。
射频横向双扩散金属氧化物半导体（RF LDMOS）目前已经广泛应用于手机基站、广播电视和微波雷达等领域。由于对高频的追求，使得RF LDMOS的半导体工艺与普通的功率器件的工艺差别很大。RF LDMOS一般通过减少寄生电容和降低寄生电阻来实现对高频的需求，而降低寄生电容就要求工艺中必须采用较厚的场氧化层作为隔离。
传统工艺中，生长场氧化层需要在设定温度下，在反应器中将设定区域的衬底表层氧化至设定厚度，形成场氧化层，然而这种方法在高温下氧化的耗时较长，制造效率低。
发明内容
本发明提供一种场氧化层的形成方法，能够缩短形成场氧化层的时间，提高形成场氧化层的效率。
本发明提供一种场氧化层的形成方法，包括：
在衬底表面形成垫氧化层；
在所述衬底中的设定区域形成掺杂区域；
在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层。
进一步地，所述在所述衬底中的设定区域形成掺杂区域，具体为：
在所述垫氧化层表面沉积氮化硅，形成氮化硅层；
在所述氮化硅层表面涂布光阻，并将与所述设定区域对应位置的光阻和氮化硅层去除；
穿透所述垫氧化层，向所述衬底中的所述设定区域注入掺杂元素以形成所述掺杂区域。
进一步地，所述掺杂元素为磷、砷或硼。
进一步地，所述掺杂元素分多次注入所述衬底中的所述设定区域中。
进一步地，注入掺杂元素采用的注入能量为50-300kev。
进一步地，注入掺杂元素的剂量为1E16-9E16原子/平方厘米。
进一步地，所述在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层，具体为：
在氢气和氧气的存在下采用湿法氧化，在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层。
进一步地，所述氢气和氧气的流量比为3-4:2。
进一步地，所述衬底具有外延层，所述垫氧化层形成于所述外延层的表面。
进一步地，在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层的温度为1100-1200℃。
本发明提供的场氧化层的形成方法，能够缩短形成场氧化层的时间，提高形成场氧化层的效率。尤其对于RF LDMOS，其形成过程中往往使用具有外延的高浓度衬底，缩短形成场氧化层的时间，能够有效减少高浓度的衬底中的掺杂元素向外延层扩散，从而保证器件参数（如击穿电压、导通电阻等）的稳定。
附图说明
图1为本发明一实施例提供的形成场氧化层的方法的流程图。
图2a-图2g为本发明一实施例提供的经各步骤处理后的衬底的剖视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提供一种场氧化层的形成方法，包括：
101、在衬底1表面形成垫氧化层2，结果如图2a所示。；
以下以形成RF LDMOS的场氧化层为例，对本发明提供的形成方法进行详细说明，RF LDMOS需使用高掺杂浓度衬底，该衬底1包括外延层7和衬底本体9，垫氧化层2在该高掺杂浓度衬底的外延层7表面形成。本领域技术人员可以理解，对于其他类型的金属氧化物半导体，可根据需要选择相对低掺杂浓度的衬底，该衬底1不具有外延层7，垫氧化层2可直接在该衬底本体9表面形成。
所述垫氧化层2的厚度可以在之间，其中，生长垫氧化层2的过程具体可以为：在高温设备中通入氧气，使衬底1的外延层7发生氧化反应形成氧化层。所述高温设备通常可使用为管式炉，氧化反应的温度范围可以为900-1100℃。所述衬底1可为N型衬底或P型衬底，电阻率可为1-200欧姆·厘米，厚度可为200-2000微米。
102、在所述衬底1中的设定区域形成掺杂区域；
所述设定区域为在衬底1表层需要形成场氧化层的区域。所述表层是位于衬底1内部并接近衬底1表面的区域，其厚度一般为10微米以下。
在所述衬底1中的设定区域形成掺杂区域的具体步骤为：
在垫氧化层2表面沉积氮化硅，形成氮化硅层3，形成氮化硅层3的方法可使用化学气相沉积法来实现，具体操作可与现有技术中的相同，其厚度在之间，结果如图2b所示；
在上述氮化硅层3表面涂布光阻4，通过曝光、显影的方法将与所述设定区域对应位置的光阻4去除，结果如图2c所示；
将与所述设定区域对应位置的氮化硅层3刻蚀去除，所述刻蚀可以采用等离子体干法刻蚀或热磷酸等方法，结果如图2d所示；
穿透所述垫氧化层2，向所述衬底1中的所述设定区域注入掺杂元素以形成所述掺杂区域，结果如图2e所示。然后去除剩余的光阻，结果如图2f所示。通常采用离子注入的方法注入掺杂元素，所述离子注入可采用注入机来实现，具体操作与现有技术中的相同。
其中，所述掺杂元素可以为磷、砷或硼等，优选磷元素。
进一步地，所述掺杂元素分可以多次注入所述衬底1的所述设定区域中。本发明人的研究表明，采用多次注入的方法更有利于使掺杂元素在衬底1表层均匀分布，从而更有利于在后续步骤中缩短生长氧化层的时间。
进一步地，通常注入掺杂元素采用的注入能量可以为50-300kev。掺杂元素分多次注入时，在后的注入工艺采用的注入能量一般应大于在先注入工艺所采用的注入能量。通常设定的注入能量足以使掺杂元素穿透所述垫氧化层2到达衬底1的表层中，但不能穿透所述光阻4，使其形成掩蔽作用。注入能量、垫氧化层4及光阻4的厚度的选择可参照公知技术，只要满足上述要求即可。
进一步地，注入掺杂元素的剂量可以为1E16-9E16原子/平方厘米。
103、在所述垫氧化层2表面与所述设定区域对应的位置形成主体氧化层6。所述主体氧化层6和垫氧化层2共同形成场氧化层，如图2g所示。
具体方法可以为在氢气和氧气存在下采用湿法氧化，在所述垫氧化层2表面与所述设定区域对应的位置形成主体氧化层6。采用湿法氧化的方法有利于进一步缩短主体氧化层6生长的时间。在湿法氧化方法中，通常氢气和氧气的流量比可以为3-4:2，例如，氢气的流量可以是5-7L/min，所述氧气的流量可以是3-5L/min。。
通常，在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层6的温度可以为1100-1200℃。
以下通过实施例及对比例进一步说明本发明的技术方案和效果。
实施例1
本实施例使用具有外延层7的P型或N型衬底1，将其置于管式炉内，通入氧气，在1000℃下进行处理约5min，在外延层7表面氧化形成垫氧化层2，冷却后将衬底1移出管式炉；
使用化学气相沉积法在垫氧化层2表面沉积氮化硅，其厚度在之间；
在氮化硅层3表面涂布光阻4，通过曝光、显影的方法将与衬底1中的设定区域对应位置的光阻4去除；
采用等离子体干法刻蚀将与所述设定区域对应位置的氮化硅层3刻蚀去除；
穿透垫氧化层2，向所述设定区域分两次注入磷离子以形成所述掺杂区域，第一次注入能量可为50-80kev，剂量为1E16-9E16原子/平方厘米，第二次注入能量为250-300kev，剂量也可为1E16-9E16原子/平方厘米；
将经上述处理后的衬底1置于管式炉内，在1150℃、氧气和氢气的存在下进行湿法氧化处理，其中氢气和氧气的流量比可以为3-4:2，在所述设定区域对应位置的垫氧化层2表面形成主体氧化层6至设定厚度2.7μm，主体氧化层6和垫氧化层2共同形成场氧化层。
对比例1
本对比例在采用等离子体干法刻蚀将与衬底1中的设定区域对应位置的氮化硅层3刻蚀去除之后，直接在与所述设定区域对应位置的垫氧化层2表面形成主体氧化层6至设定厚度，不进行掺杂元素注入的工艺，其余与实施例1相同。
实施例1与对比例1中的工艺如表1所示。
表1
场化层厚度 1150℃进行湿法氧化需要的时间 衬底上扩深度
对比例1 2.7μm 650min 5μm
实施例1 2.7μm 570min 4.2μm
由表1可以看出，本发明实施例提供的场氧化层的形成方法，能够缩短形成场氧化层的时间，提高形成场氧化层的效率。尤其对于使用高浓度衬底的RF LDMOS，缩短形成场氧化层的时间能够有效减少高浓度的衬底中的掺杂元素向外延层扩散，从而保证器件参数（如击穿电压、导通电阻等）的稳定。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种场氧化层的形成方法，其特征在于，包括：
在衬底表面形成垫氧化层；
在所述衬底中的设定区域形成掺杂区域，具体为：
在所述垫氧化层表面沉积氮化硅，形成氮化硅层；
在所述氮化硅层表面涂布光阻，并将与所述设定区域对应位置的光阻和氮化硅层去除；
穿透所述垫氧化层，向所述衬底中的所述设定区域注入掺杂元素以形成所述掺杂区域；
所述掺杂元素分多次注入所述衬底中的所述设定区域中；且在后的注入工艺采用的注入能量大于在先注入工艺所采用的注入能量；
在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层，具体为：
在氢气和氧气的存在下采用湿法氧化，在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层,所述氢气和氧气的流量比为3:2或4:2。
2.根据权利要求1所述的形成方法，其特征在于，所述掺杂元素为磷、砷或硼。
3.根据权利要求1所述的形成方法，其特征在于，注入掺杂元素采用的注入能量为50-300kev。
4.根据权利要求1所述的形成方法，其特征在于，注入掺杂元素的剂量为1E16-9E16原子/平方厘米。
5.根据权利要求1所述的形成方法，其特征在于，所述衬底具有外延层，所述垫氧化层形成于所述外延层的表面。
6.根据权利要求1所述的形成方法，其特征在于，在所述垫氧化层表面与所述设定区域对应的位置形成主体氧化层的温度为1100-1200℃。
CN201410037582.0A 2014-01-26 2014-01-26 场氧化层的形成方法 Active CN104810271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410037582.0A CN104810271B (zh) 2014-01-26 2014-01-26 场氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410037582.0A CN104810271B (zh) 2014-01-26 2014-01-26 场氧化层的形成方法

Publications (2)

Publication Number Publication Date
CN104810271A CN104810271A (zh) 2015-07-29
CN104810271B true CN104810271B (zh) 2017-09-15

Family

ID=53695005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410037582.0A Active CN104810271B (zh) 2014-01-26 2014-01-26 场氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN104810271B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447419A (zh) * 2002-03-27 2003-10-08 旺宏电子股份有限公司 半导体存储元件的制造方法
US6727147B2 (en) * 2002-06-10 2004-04-27 Oki Electric Industry Co., Ltd. MOSFET fabrication method
US7192840B2 (en) * 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation
CN1971879A (zh) * 2005-11-21 2007-05-30 联华电子股份有限公司 高压金属氧化物半导体元件
CN101359615A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 半导体器件隔离结构及半导体器件的制作方法
CN101916778A (zh) * 2010-07-20 2010-12-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447419A (zh) * 2002-03-27 2003-10-08 旺宏电子股份有限公司 半导体存储元件的制造方法
US6727147B2 (en) * 2002-06-10 2004-04-27 Oki Electric Industry Co., Ltd. MOSFET fabrication method
US7192840B2 (en) * 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation
CN1971879A (zh) * 2005-11-21 2007-05-30 联华电子股份有限公司 高压金属氧化物半导体元件
CN101359615A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 半导体器件隔离结构及半导体器件的制作方法
CN101916778A (zh) * 2010-07-20 2010-12-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104810271A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104347401B (zh) 一种绝缘栅双极性晶体管的制造方法
TW201019399A (en) A microwave activation annealing process
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN111490097A (zh) 制造功率半导体器件的方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN102856194B (zh) 制造反向阻断绝缘栅双极晶体管的方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN110600366A (zh) （100）晶向金刚石n沟道结型场效应晶体管及其制备方法
CN109119483A (zh) 一种晶体管及其制作方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN109037074A (zh) 一种晶体管的制作方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN115513172B (zh) 半导体结构及其制备方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104810271B (zh) 场氧化层的形成方法
CN104638003B (zh) 射频ldmos器件及工艺方法
CN215988773U (zh) 一种圆形栅功率器件
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
CN101916724B (zh) 一种晶体管的制作方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN115101405A (zh) 一种具有自对准沟道的碳化硅mosfet器件制备方法
CN103050531B (zh) Rf ldmos器件及制造方法
CN105576032A (zh) SiC MOSFET器件单元及其制造方法
CN104882409B (zh) 一种具有集成电容的射频横向双扩散功率器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220719

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.