CN105576032A - SiC MOSFET器件单元及其制造方法 - Google Patents
SiC MOSFET器件单元及其制造方法 Download PDFInfo
- Publication number
- CN105576032A CN105576032A CN201610080830.9A CN201610080830A CN105576032A CN 105576032 A CN105576032 A CN 105576032A CN 201610080830 A CN201610080830 A CN 201610080830A CN 105576032 A CN105576032 A CN 105576032A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- deposition
- sic
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910010271 silicon carbide Inorganic materials 0.000 title abstract description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title abstract 5
- -1 Silicon Carbide Metal Oxide Chemical class 0.000 title abstract 2
- 230000005669 field effect Effects 0.000 title abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 13
- 239000004568 cement Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 14
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 4
- 230000005684 electric field Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 2
- 208000005189 Embolism Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种SiC？MOSFET器件单元及其制造方法，SiC？MOSFET器件单元包括源极层、绝缘层、N+源极层、多晶硅栅层、栅极绝缘层、漏极层、P阱、P+区、P型植入区，绝缘层位于源极层和多晶硅栅层之间，栅极绝缘层位于多晶硅栅层的外侧，N+源极层位于栅极绝缘层和P+区之间，漏极层位于P型植入区的下方，P+区位于P阱内，P型植入区位于栅极绝缘层的下面。本发明在以高参杂浓度的N型SiC为衬底区的状况下，仍可使用传统的P型Silicon不需提高P井区的参杂浓度和深度，可以提供低导通电压和低导通电阻的特性且没有电子迁移率下降的问题。
Description
技术领域
本发明涉及一种器件单元及其制造方法，具体地，涉及一种SiCMOSFET器件单元及其制造方法。
背景技术
由于SiC(碳化硅)有较高的能隙(energygap)的缘故，因此具备更高的临界崩溃电场的特性，在应用上可以使用高参杂浓度和更薄的N型SiC为衬底即可获得足够的耐压能力。由于提高了衬底区的浓度而且降低其厚度，可以大幅降低衬底区(driftregion)的电阻。
但是为了让组件跨压落在N型SiC衬底区，需要让P井区的有更高的相对浓度来避免空乏区延伸至Source区域造成耐压能力的下降，这样会提高组件导通的起始电压(thresholdvoltage)。另外由于junction接口高电场的缘故，需要P井区也需要具备高临界崩溃电场的特性，P型SiC虽然可以提供更高的崩溃电场，但是由于材料本身低电子迁移率(electronmobility)的关系，它会提高通道电阻(channelresistance)。
如图1所示，由于N型衬底区的轻参杂浓度低于P井区，因此空乏区主要落在N型衬底区，组件的耐压能力主要由相当厚度且轻参杂的N型衬底所提供，因此来自N型衬底区的电阻会是组件的导通电阻的主要来源之一。传统高压MOSFET的器件单元架构包括源极层1、绝缘层2、N+源极层3、多晶硅栅层4、栅极绝缘层5、漏极层6、P阱7。
如图2所示，在SiC工艺中，由于材料具有较高的临界崩溃电场特性，因此可以提高N型衬底的参杂浓度和降低厚度来获得足够的耐压能力，但是提高N型衬底的参杂浓度需要相对的提高P井区的浓度和深度来避免空乏区的过度延伸至Source区域造成耐压能力的下降，这样会提高组件导通的起始电压(thresholdvoltage)和通道电阻(channelresistance)，另外由于连接(junction)口高电场的缘故，需要P井区也需要具备高临界崩溃电场的特性(P_SiC)。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种SiCMOSFET器件单元及其制造方法，其在以高参杂浓度的N型SiC为衬底区的状况下，仍可使用传统的P型Silicon不需提高P井区的参杂浓度和深度，可以提供低导通电压和低导通电阻的特性且没有电子迁移率下降的问题。
根据本发明的一个方面，提供一种SiCMOSFET器件单元，其特征在于，包括源极层、绝缘层、N+源极层、多晶硅栅层、栅极绝缘层、漏极层、P阱、P+区、P型植入区，绝缘层位于源极层和多晶硅栅层之间，栅极绝缘层位于多晶硅栅层的外侧，N+源极层位于栅极绝缘层和P+区之间，漏极层位于P型植入区的下方，P+区位于P阱内，P型植入区位于栅极绝缘层的下面。
本发明还提供一种SiCMOSFET器件单元的制造方法，其特征在于，包括以下步骤：
步骤一，在N型基质上沉积N型的SiC层，在N型的SiC层上方则再沉积一般的P型硅层；
步骤二，第一栅极沟槽曝光显影及蚀刻；
步骤三，在蚀刻及光阻去除后作P型离子植入；
步骤四，栅极沟槽介电层沉积；
步骤五，N型多晶硅沉积及回蚀刻；
步骤六，N型重参杂离子植入在这里N型重参杂浓度要求大于步骤三的P型离子植入浓度；
步骤七，第二沟槽曝光显影及蚀刻；
步骤八，P型SiC垒晶沉积，在这里P型SiC的参杂浓度大于P型硅的参杂浓度；
步骤九，介电层沉积及连接曝光显影及蚀刻，金属层沉积曝光显影及蚀刻。
优选地，所述步骤二的具体步骤如下：光胶涂布后使用光罩曝光及光胶显影，利用电浆蚀刻形成栅极沟槽，光阻去除。
优选地，所述步骤四的具体步骤如下：使用酸槽进行沉积前清洗，使用高温炉管形成薄氧化硅，使用酸槽进行薄氧化层去除，栅极沟槽介电层沉积。
与现有技术相比，本发明具有如下的有益效果：本发明在以高参杂浓度的N型SiC为衬底区的状况下，仍可使用传统的P型Silicon不需提高P井区的参杂浓度和深度，可以提供低导通电压和低导通电阻的特性且没有电子迁移率下降的问题。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为传统高压MOSFET的器件单元架构的结构示意图。
图2为现有SiC工艺形成的MOSFET的组件的结构示意图。
图3为本发明SiCMOSFET器件单元的结构示意图。
图4为本发明进行初始晶圆制造时的结构示意图。
图5为本发明进行蚀刻及光阻去除后作P型离子植入时的结构示意图。
图6为本发明进行N型多晶硅沉积及回蚀刻时的结构示意图。
图7为本发明进行P型SiC垒晶沉积时的结构示意图。
图8为本发明形成源极层和绝缘层时的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
如图3所示，本发明SiCMOSFET器件单元包括源极层1、绝缘层2、N+源极层3、多晶硅栅层4、栅极绝缘层5、漏极层6、P阱7、P+区8、P型植入区9，绝缘层2位于源极层1和多晶硅栅层4之间，栅极绝缘层5位于多晶硅栅层4的外侧，N+源极层3位于栅极绝缘层5和P+区8之间，漏极层6位于P型植入区9的下方，P+区8位于P阱7内，P型植入区9位于栅极绝缘层5的下面。图1至图3中的E代表电场强度。
本发明SiCMOSFET器件单元的制造方法包括以下步骤：
步骤一，如图4所示，在N型基质10上沉积N型的SiC层11，在N型的SiC层上方则再沉积一般的P型硅层12；
步骤二，制作第一栅极沟槽(gatetrench)，具体步骤如下：光胶涂布后使用光罩曝光及光胶显影，利用电浆蚀刻形成栅极沟槽(gatetrench)，光阻去除；
步骤三，如图5所示，在蚀刻及光阻去除后作P型离子植入；
步骤四，栅极沟槽介电层沉积，具体步骤如下：使用酸槽进行沉积前清洗(pre-clean)，使用高温炉管形成薄氧化硅，使用酸槽进行薄氧化层去除，栅极沟槽介电层沉积；
步骤五，如图6所示，N型多晶硅沉积及回蚀刻，具体是使用炉管沉积N型多晶硅，多晶硅回蚀刻(etchingback)；
步骤六，N型重参杂离子植入，在这里N型重参杂浓度要求大于步骤三的P型离子植入浓度；步骤六是通过离子植入机进行N型重参杂离子植入。
步骤七，第二沟槽(trench)曝光显影及蚀刻，具体步骤如下：光胶涂布后使用光罩曝光及光胶显影，利用电浆蚀刻形成栅极沟槽(gatetrench)，光阻去除；
步骤八，如图7所示，P型SiC垒晶沉积，在这里P型SiC的参杂浓度大于P型硅的参杂浓度；
步骤九，介电层沉积及连接(contact)曝光显影及蚀刻，金属层沉积曝光显影及蚀刻。步骤九的具体步骤如下：介电层沉积，光胶涂布后使用光罩曝光及光胶显影，利用电浆蚀刻形成栓塞(contact)结构，光阻去除，金属沉积前清洗，金属沉积，光胶涂布后使用光罩曝光及光胶显影，金属蚀刻，光阻去除。
图8的W表示第一栅极沟槽(gatetrench)和第二沟槽(trench)之间的距离，H表示第二次沟槽(trench)的深度减掉步骤6N型重参杂离子植入所形成N型区域的深度。由于所需要耐压的不同,在设计上需要针对步骤一:“N型的SiC层11和P型硅层12”的浓度在高电压下所形成的电场分布来设计”W”和”H”这两个参数来改变组件内的电场分布来提高组件的耐压。
本发明在P阱内增加一个重参杂的P+区，通过设计上参数的调整可以改变电场的分布降低连接口电场，在增加N型衬底的参杂浓度的状况下，不需特别提高P井区的深度和参杂浓度即可抑止空乏区延伸至源极N+区域，因此可以大幅降低组件的导通电阻。另外由于连接口电场降低的缘故，可以使用传统的P型硅没有电子迁移率下降的问题。本发明不需复杂的工艺，在采用高参杂浓度SiC为状况下，仍可使用一般P型硅而且不需特别提高P井区浓度及深度，可以改善SiC材料电流信道低电子移动率的问题而且具有低起始电压及低导通电阻的优点。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (4)
1.一种SiCMOSFET器件单元，其特征在于，包括源极层、绝缘层、N+源极层、多晶硅栅层、栅极绝缘层、漏极层、P阱、P+区、P型植入区，绝缘层位于源极层和多晶硅栅层之间，栅极绝缘层位于多晶硅栅层的外侧，N+源极层位于栅极绝缘层和P+区之间，漏极层位于P型植入区的下方，P+区位于P阱内，P型植入区位于栅极绝缘层的下面。
2.一种SiCMOSFET器件单元的制造方法，其特征在于，包括以下步骤：
步骤一，在N型基质上沉积N型的SiC层，在N型的SiC层上方则再沉积一般的P型硅层；
步骤二，第一栅极沟槽曝光显影及蚀刻；
步骤三，在蚀刻及光阻去除后作P型离子植入；
步骤四，栅极沟槽介电层沉积；
步骤五，N型多晶硅沉积及回蚀刻；
步骤六，N型重参杂离子植入在这里N型重参杂浓度要求大于步骤三的P型离子植入浓度；
步骤七，第二沟槽曝光显影及蚀刻；
步骤八，P型SiC垒晶沉积，在这里P型SiC的参杂浓度大于P型硅的参杂浓度；
步骤九，介电层沉积及连接曝光显影及蚀刻，金属层沉积曝光显影及蚀刻。
3.根据权利要求2所述的SiCMOSFET器件单元的制造方法，其特征在于，所述步骤二的具体步骤如下：光胶涂布后使用光罩曝光及光胶显影，利用电浆蚀刻形成栅极沟槽，光阻去除。
4.根据权利要求2所述的SiCMOSFET器件单元的制造方法，其特征在于，所述步骤四的具体步骤如下：使用酸槽进行沉积前清洗，使用高温炉管形成薄氧化硅，使用酸槽进行薄氧化层去除，栅极沟槽介电层沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610080830.9A CN105576032B (zh) | 2015-08-26 | 2016-02-04 | SiC MOSFET器件单元及其制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2015206521799 | 2015-08-26 | ||
| CN201520652179 | 2015-08-26 | ||
| CN201610080830.9A CN105576032B (zh) | 2015-08-26 | 2016-02-04 | SiC MOSFET器件单元及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105576032A true CN105576032A (zh) | 2016-05-11 |
| CN105576032B CN105576032B (zh) | 2019-03-12 |
Family
ID=55885962
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620115677.4U Expired - Fee Related CN205621741U (zh) | 2015-08-26 | 2016-02-04 | SiC MOSFET器件单元 |
| CN201610080830.9A Active CN105576032B (zh) | 2015-08-26 | 2016-02-04 | SiC MOSFET器件单元及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620115677.4U Expired - Fee Related CN205621741U (zh) | 2015-08-26 | 2016-02-04 | SiC MOSFET器件单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN205621741U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735798A (zh) * | 2018-04-02 | 2018-11-02 | 上海芯研亮投资咨询有限公司 | 具有低起始电压的SiC FET组件及其制造方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090114923A1 (en) * | 2007-11-07 | 2009-05-07 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device |
| US20120049940A1 (en) * | 2010-08-30 | 2012-03-01 | Stmicroelectronics S.R.L. | Vertical-conduction integrated electronic device and method for manufacturing thereof |
| CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
-
2016
- 2016-02-04 CN CN201620115677.4U patent/CN205621741U/zh not_active Expired - Fee Related
- 2016-02-04 CN CN201610080830.9A patent/CN105576032B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090114923A1 (en) * | 2007-11-07 | 2009-05-07 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device |
| CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| US20120049940A1 (en) * | 2010-08-30 | 2012-03-01 | Stmicroelectronics S.R.L. | Vertical-conduction integrated electronic device and method for manufacturing thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735798A (zh) * | 2018-04-02 | 2018-11-02 | 上海芯研亮投资咨询有限公司 | 具有低起始电压的SiC FET组件及其制造方法 |
| CN108807504A (zh) * | 2018-08-28 | 2018-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
| CN108807504B (zh) * | 2018-08-28 | 2022-01-25 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105576032B (zh) | 2019-03-12 |
| CN205621741U (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620583B2 (en) | Power semiconductor device with source trench and termination trench implants | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN104701182A (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN102280482B (zh) | 射频侧向扩散金属氧化物半导体器件及制备方法 | |
| CN110797389A (zh) | 具有屏蔽区域的mosfet器件及其制造方法 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN102738001A (zh) | 具有超级介面的功率晶体管的制作方法 | |
| CN105576032A (zh) | SiC MOSFET器件单元及其制造方法 | |
| CN210429829U (zh) | 具有浮岛结构的高压屏蔽栅mosfet | |
| RU2498448C1 (ru) | Способ изготовления свч ldmos транзисторов | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN104218080B (zh) | 射频ldmos器件及其制造方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| TW201230333A (en) | Power metal-oxide-semiconductor field transistor having super junction of low Miller capacitance and manufacturing method thereof | |
| CN104332403A (zh) | 半导体功率器件及其制造方法 | |
| CN111668287A (zh) | 一种优化的深沟道半导体器件终端 | |
| CN106920834A (zh) | 降低逆向漏电流的SiC MOSFET组件及其制造方法 | |
| CN107346788B (zh) | Resurf半导体器件及其制作方法 | |
| CN103730371B (zh) | 一种超结高压器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 361028, No. 9 East Xinle Road, Haicang District, Fujian, Xiamen Applicant after: Xiamen core bright Electronic Technology Co., Ltd. Address before: 200233 102B room 83, building 700, Yishan Road, Shanghai, Xuhui District, China Applicant before: SHANGHAI JINGLIANG ELECTRONIC TECHNOLOGY CO., LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |