CN102738001A - 具有超级介面的功率晶体管的制作方法 - Google Patents

具有超级介面的功率晶体管的制作方法 Download PDF

Info

Publication number
CN102738001A
CN102738001A CN2011102205252A CN201110220525A CN102738001A CN 102738001 A CN102738001 A CN 102738001A CN 2011102205252 A CN2011102205252 A CN 2011102205252A CN 201110220525 A CN201110220525 A CN 201110220525A CN 102738001 A CN102738001 A CN 102738001A
Authority
CN
China
Prior art keywords
conductivity
power transistor
substrate
ditches
irrigation canals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102205252A
Other languages
English (en)
Other versions
CN102738001B (zh
Inventor
林永发
徐守一
吴孟韦
陈面国
石逸群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anpec Electronics Corp
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Publication of CN102738001A publication Critical patent/CN102738001A/zh
Application granted granted Critical
Publication of CN102738001B publication Critical patent/CN102738001B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明是有关于一种具有超级介面的功率晶体管的制作方法，其是先在成第一导电性的基板上形成沟渠，再以载子扩散令载子进入该基板而形成一个成第二导电性的第二部，及保持第一导电性且与该第二部以晶格连续面连接的第一部，接着移除第二部部分结构以界定第三部与渠道，之后在渠道中填入第一填充材，最后在第一填充材顶面形成一个成第一导电性的源极区、成第二导电性的井区及栅极结构，即制得具有超级介面的功率晶体管。以本发明制作方法制得的功率晶体管不仅具有晶格连续的超级介面，也可控制扩散进入基板的主要载子浓度，而具有可控制且稳定的电特性。

Description

具有超级介面的功率晶体管的制作方法
技术领域
本发明涉及一种功率晶体管的制作方法，特别是涉及一种具有超级介面的功率晶体管的制作方法。
背景技术
请参阅图1所示，图1是现有的一个功率晶体管的剖视示意图。目前现有的功率晶体管包含一块基板11、一个主体区12、一个源极区13、一个井区14，及一个栅极结构15。
该基板11是以磊晶的方式形成，且成第一导电性，并包括一个底部112、一个形成于该底部112上的顶部113，及一个自该顶部113的表面朝向该底部112的方向延伸的沟渠111。
该主体区12与该井区14皆成第二导电性，并填覆于该基板11的沟渠111中，该井区14位于该主体区12上且与该主体区12实体接触；该源极区13成第一导电性，并与该井区14，及/或该主体区12实体接触而与该基板11间隔，该基板11与该主体区12的交界区域形成超级介面(superjunction)。
当第一导电性为n型半导体时，第二导电性为p型半导体；当第一导电性为p型半导体时，第二导电性为n型半导体。
该栅极结构15设置于该基板11的顶面，并包括一块形成于该基板11的顶面的介电材151，及一块形成于该介电材151上且借由该介电材151而与该基板11间隔的导电材152。该介电材151是以绝缘材料，例如二氧化硅或氮化硅所构成，该导电材152是以导电材料，例如金属或多晶硅所构成。
再进一步以晶体管内部电性作分类，该基板11的底部112为漏极(drain)，该井区14为井(well)，该源极区13为源极(source)，该栅极结构15为栅极(gate)，该基板11的底部112、该栅极结构15与该源极区13可对外电连接而接受来自外界的电能，进而构成一利用电压差产生电场的晶体管。
当分别给予该栅极结构15的导电材152及该基板11对应该源极区13一预定电压时，电荷自该基板11的底部112，经该井区14与该源极区13而形成导电通路，进而使该功率晶体管在给予预定电压的环境下正常动作。
目前的功率晶体管是先以磊晶的方式形成一块成第一导电性且包括一个底部112及一个顶部113的基板11，再在该顶部113表面以蚀刻的方式形成一个延伸到该顶部113内的沟渠111。
接着，在该沟渠内并自该沟渠111底部以磊晶的方式填覆满一块成第二导电性的填充材。
之后，自基板11顶面依序形成该介电材151与该导电材152，而构成该栅极结构15。
然后，利用所形成的导电材152作为罩幕(mask)，以离子布植的方式植入成第二导电性的载子，而将该填充材界定出供离子植入的井预备区，及未离子植入的主体区12；并类似地以离子布植的方式植入成第一导电性的离子，而在该井预备区形成具备第一导电性的源极区13，及该保持第二导电性的井区14。
由于目前的功率晶体管是先利用蚀刻时产生沟渠111，再配合磊晶方式填入填充材，接着界定出该主体区12，最终在该主体区12与该基板11间形成超级介面，然而，以蚀刻的方式形成的沟渠111会造成填入填充材后形成的超级介面不平整，即具有晶格缺陷的不连续面，进而影响在动作状态时电荷在基板11的流动顺畅度；此外，基板11与主体区12的连接面为不连续的异质介面，也导致电荷易被抑制(trap)而累积于超级介面，在元件在停止状态时形成漏电流，造成目前功率晶体管动作时的电流不稳定与难以预测，也进而产生可靠度不佳的问题。
由此可见，上述现有的具有超级介面的功率晶体管的制作方法在制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有超级介面的功率晶体管的制作方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，，克服现有的具有超级介面的功率晶体管的制作方法存在的缺陷，而提供一种新的具有超级介面的功率晶体管的制作方法，所要解决的技术问题是使其能够形成平整的超级介面，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有超级介面的功率晶体管的第一种制作方法，包含五步骤。
(a)在一块成第一导电性的基板上形成一个沟渠。
(b)以载子扩散的方式令载子经该沟渠进入该基板中，而在该基板形成有该沟渠的邻近区域转变成一个相反于第一导电性的第二导电性的第二部，及一个保持第一导电性且与该第二部以晶格连续面连接的第一部。
(c)移除该第二部部分结构而形成一个成第二导电性的第三部，及一个由该第三部界定出的渠道。
(d)在该渠道中填入一块第一填充材。
(e)在该第三部与该第一填充材植入载子而形成一个成第一导电性的源极区，及一个实体接触该源极区且保持第二导电性的井区，再在该第一部形成一个包括一块介电材及一块导电材的栅极结构，而制得一个具有超级介面的功率晶体管。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(d)的第一填充材选自成第二导电性的半导体材料、中性半导体材料，及前述的一组合。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(d)是以磊晶的方式填入该第一填充材。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(b)是先在该沟渠中填入一块成第二导电性的载子扩散材，并通过加热令该载子扩散材中的载子扩散进入该基板中而形成该第二部与第一部，再移除该载子扩散材。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(c)所形成的渠道的深度大于径宽。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(c)所形成的渠道的深度与径宽的比例大于5。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(e)是先以离子植入工艺在该第三部与该第一填充材植入载子而形成一个成第二导电性的井预备区，再在该井预备区以离子植入工艺植入成第一导电性的载子，而将该井预备区界定为该源极区及该井区。
较佳地，前述具有超级介面的功率晶体管的第一种制作方法，其中该步骤(a)是先在该基板上形成一层与该基板的主要构成材料相异的硬遮幕层，再自未被该硬遮幕层遮蔽的基板表面向下形成该沟渠，该步骤(d)是先将该基板上的硬遮幕层移除，再在该渠道中填入该第一填充材。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种具有超级介面的功率晶体管的第二种制作方法，包含四步骤。
(a)在一块成第一导电性的基板上形成一个沟渠。
(b)以载子扩散的方式令载子经该沟渠进入该基板中，而在该基板形成有该沟渠的邻近区域转变成一个相反于第一导电性的第二导电性的第二部，及一个保持第一导电性且与该第二部以晶格连续面连接的第一部。
(c)在该沟渠中填入一块以半导体材料构成且主要载子浓度小于该第二部中邻近该沟渠的区域的主要载子浓度的第二填充材，再令该第二填充材与该第二部邻近该沟渠区域中的载子由浓度高处往浓度低处扩散。
(d)在该第二部与该第二填充材植入载子而形成一个成第一导电性的源极区，及一个实体接触该源极区且保持第二导电性的井区，再在该第一部形成一个包括一块介电材及一块导电材的栅极结构，而制得一个具有超级介面的功率晶体管。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(c)是以磊晶的方式成长半导体材料成该第二填充材。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(c)在该沟渠中填入的该第二填充材的主要载子浓度远小于该第二部中邻近该沟渠的区域的主要载子浓度，再利用加热工艺令该第二部的载子扩散进入该第二填充材。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(b)是先在该沟渠中填入一块成第二导电性的载子扩散材，并通过加热而使该载子扩散材中的载子扩散进入该基板中而形成该第二部与该第一部，再移除该载子扩散材。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(a)所形成的沟渠的深度大于径宽。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(a)所形成的沟渠的深度与径宽的比例大于5。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(d)是先以离子植入工艺在该第二部与该第二填充材植入成第二导电性的载子而形成一个井预备区，再在该井预备区以离子植入工艺植入成第一导电性的载子，而将该井预备区界定为该源极区及该井区。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法，其中该步骤(a)是先在该基板上形成一层与该基板的主要构成材料相异的硬遮幕层，再自未被该硬遮幕层遮蔽的基板表面向下形成该沟渠，该步骤(c)是先将该基板上的硬遮幕层移除，再在该沟渠中填入该第二填充材。
较佳地，前述具有超级介面的功率晶体管的第二种制作方法还包含一在进行该步骤(b)前进行的步骤(e)，该步骤(e)是在该沟渠的表面形成一层控制载子扩散进入该基板的浓度的绝缘层，该绝缘层选自氧化硅、氮化硅，及其组合为材料所构成。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明具有超级介面的功率晶体管的制作方法至少具有下列优点及有益效果：本发明制得的功率晶体管不仅具有晶格连续的超级介面，也能够借由控制所扩散进入基板内的主要载子浓度，进而控制所制得的功率晶体管的电特性的稳定性，并降低漏电流的产生机率。
综上所述，本发明是有关于一种具有超级介面的功率晶体管的制作方法，其是先在成第一导电性的基板上形成沟渠，再以载子扩散令载子进入该基板而形成一个成第二导电性的第二部，及保持第一导电性且与该第二部以晶格连续面连接的第一部，接着移除第二部部分结构以界定第三部与渠道，之后在渠道中填入第一填充材，最后在第一填充材顶面形成一个成第一导电性的源极区、成第二导电性的井区及栅极结构，即制得具有超级介面的功率晶体管。以本发明制作方法制得的功率晶体管不仅具有晶格连续的超级介面，也可控制扩散进入基板的主要载子浓度，而具有可控制且稳定的电特性。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有的一个功率晶体管的剖视示意图。
图2是本发明具有超级介面的功率晶体管的制作方法所制得的一个功率晶体管的剖视示意图。
图3是说明本发明的一第一较佳实施例的流程图。
图4是说明形成一块基板的底部与顶部的剖视示意图。
图5是说明在该基板形成一个沟渠的剖视示意图。
图6是说明在该沟渠填入一块载子扩散材而形成一个第二部的剖视示意图。
图7是说明在该基板形成一个超级介面的剖视示意图。
图8是说明移除该第二部部分结构的剖视示意图。
图9是说明填入一块第一填充材的剖视示意图。
图10是说明形成一个栅极结构的剖视示意图。
图11是说明形成一个井预备区的剖视示意图。
图12是说明形成一个井区及一个源极区的剖视示意图。
图13是说明本发明的一第二较佳实施例的流程图。
图14是说明在该沟渠中填入一块第二填充材的剖视示意图。
图15是说明在该第二填充材上形成该井预备区的剖视示意图。
图16是说明形成该井区及该源极区的剖视示意图。
图17是说明在该沟渠表面形成该绝缘层的剖视示意图。
图18是说明该第二较佳实施例在一步骤52先前进行一步骤55的流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有超级介面的功率晶体管的制作方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚成现。通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
请参阅图2所示，是本发明具有超级介面的功率晶体管的制作方法所制得的一个功率晶体管的剖视示意图。本发明具有超级介面的功率晶体管的制作方法所制得的具有超级介面的功率晶体管包含一块基板21、一个主体区22、一个井区23、一个源极区24，及一个栅极结构25。
该基板21成第一导电性，并包括一个以磊晶的方式形成的底部211，及一个叠接于该底部211上的顶部212，该底部211的主要载子浓度不小于该顶部212的主要载子浓度。
该主体区22是以成相反于第一导电性的第二导电性的半导体材料构成，并延伸至该基板21的顶部212中，该主体区22与该基板21的顶部212的交界区域为晶格连续的超级介面(super juction)。
该井区23也成第二导电性，且实体接触该主体区22，并位于该主体区22上。本发明的二较佳实施例所制得的具有超级介面的功率晶体管所指的第一导电性在业界通常称作n型半导体，第二导电性在业界通常称作为p型半导体；由于n、p型半导体仅指半导体材料中对于电性的区别，当第一导电性为p型半导体时，第二导电性为n型半导体。
该源极区24成第一导电性，且与该井区23实体接触并形成于该井区23中，该源极区24的主要载子浓度不小于该基板21的顶部212的主要载子浓度。
该栅极结构25形成于该基板21的顶部212表面上，并包括一块实体接触该基板21的介电材251，及一块实体接触该介电材251并借由该介电材251而与该基板21间隔的导电材252。以该具有超级介面的功率晶体管而言，该介电材251选自二氧化硅、氮化硅，及其组合为材料所构成而具备绝缘的特性。该导电材252选自金属、多晶硅，及其组合为材料所构成而具备导电的特性。
若以内部电性将该具有超级介面的功率晶体管作分类，该基板21的底部211属于漏极(drain)，该井区23属于井(well)、该源极区24属于源极(source)，该栅极结构25属于栅极(gate)。
当分别给予该栅极结构25的导电材252及该基板21对应该源极区24一预定电压时，电子自该基板21的底部211流经该井区23与该源极区24而形成导电通路，进而使该具有超级介面的功率晶体管在给予高电压的环境下正常动作。
请参阅图3所示，是说明本发明的一第一较佳实施例的流程图。本发明具有超级介面的功率晶体管的制作方法的一第一较佳实施例包含五步骤。请配合参阅图4、图5所示，图4是说明形成一块基板的底部与顶部的剖视示意图。图5是说明在该基板形成一个沟渠的剖视示意图。首先，进行一步骤31，先以磊晶的方式磊晶一个成第一导电性且具有一底部211与一个顶部212的基板21，该基板21以硅为主要材料所构成，该底部211的主要载子浓度大于该顶部212的主要载子浓度；接着，再在该顶部212上依序形成一层氧化硅层62及一层氮化硅层61作为保护该基板21的硬遮幕层(hard mask)60，该硬遮幕层60与该基板21间的选择蚀刻比例高；然后，再以微影工艺搭配蚀刻工艺自该基板21的表面往下延伸一个至该顶部212中的沟渠44，而形成一界定该沟渠44并包括该底部211与主要载子浓度小于该底部211的主要载子浓度的顶部212的基板21。
请参阅图3、图6和图7所示，图6是说明在该沟渠填入一块载子扩散材而形成一个第二部的剖视示意图。图7是说明在该基板形成一个超级介面的剖视示意图。接着，进行一步骤32，先在该基板21的沟渠44中填覆一块具有成第二导电性的多个载子的载子扩散材49，再通过加热工艺而将该载子扩散材49中的多个载子扩散进入该基板21中，而将该基板21界定为改变成为第二导电性的第二部42，与维持第一导电性的第一部41，该第二部42与该第一部41的交界处形成该超级介面。在该第一较佳实施例中，填覆该沟渠44的载子扩散材49是选自硼硅玻璃(Borosilicate glass，简称BSG)、掺杂镓的硅玻璃、其余掺杂三价原子的硅玻璃，及前述的一组合为材料所制成。接着，再移除填覆于该沟渠44中的载子扩散材49。
需说明的是，由于是自该沟渠44表面令成第二导电性的载子扩散进入该基板21中，因此，该第二部42的主要载子浓度自邻近该沟渠44往远离该沟渠44方向递减，且在邻近该沟渠44的第二部42形成一浓度最高的高峰。
再需说明的是，在该第一较佳实施例中，是以在该沟渠44中填入该载子扩散材49以供载子扩散进入该基板21而形成第二部42；当然，也可利用离子布植工艺控制扩散进入该基板21的载子浓度，或是将所需通入基板21中的载子以气体的方式充满于炉管中，再以炉管加热工艺供载子进入基板21内，然而，此离子布植工艺与炉管加热工艺为熟习本领域技术的人员所知，故在此不再多加赘述。
请参阅图3、图7和图8所示，图8是说明移除该第二部部分结构的剖视示意图。之后，进行一步骤33，沿该沟渠44的表面以湿蚀刻的方式移除该第二部42的部分结构，而形成一个第三部43，及一个由该第三部43界定出的渠道45。该渠道45的深度大于径宽；较佳地，该渠道45的深度与径宽的比例(aspect ratio)大于5。
该第二部42的主要载子浓度自邻近该沟渠44往远离该沟渠44方向递减，因此，所移除的该第二部42的部分区域为原第二部42中主要载子浓度较高的部分，与主要载子浓度最高的高峰区域；未被移除而成为该第三部43的区域为原第二部42中主要载子浓度较低且主要载子浓度自邻近该渠道45往远离该渠道45方向递减，即主要载子浓度梯度自邻近该渠道45往远离该渠道45方向缓降的区域。
请参阅图3、图8和图9所示，图9是说明填入一块第一填充材的剖视示意图。然后，进行一步骤34，先移除位于上方以氧化硅层62与氮化硅层61构成的硬遮幕层60，再在该渠道45中以磊晶的方式填入一块以半导体材料构成的第一填充材47；特别地，该第一填充材47的主要载子浓度可小于或相近于该第三部43邻近该渠道45的区域的主要载子浓度；在待该第一填充材47填覆完成后，若该第一填充材47的主要载子浓度小于该第三部43邻近该渠道45的区域的主要载子浓度，例如为中性，该第三部43的主要载子可利用浓度高处往浓度低处移动的原理回流至该第一填充材47中，若该第一填充材47的主要载子浓度相似于该第三部43邻近该渠道45的区域的主要载子浓度，则载子也可利用浓度高处往浓度低处移动的原理移动，直到该第一填充材47搭配该第三部43的主要载子浓度自邻近该渠道45往远离该渠道45方向平顺地递减。因此，该第一填充材47可选自成第二导电性的半导体材料、中性半导体材料，及前述的一组合。
请参阅图3、图9和图10所示，图10是说明形成一个栅极结构的剖视示意图。最后，进行一步骤35，先在该第一部41的表面形成该具备绝缘效果的介电材251，再在该介电材251上形成该导电材252，该介电材251与该导电材252构成该栅极结构25，并借由该介电材251而将该第一部41与该导电材252间隔。
请参阅图3、图10和图11所示，接续，在该第三部43与该第一填充材47共同形成的平面以离子布植工艺植入成第二导电性的载子而形成一个成第二导电性的井预备区46，未受离子布植的载子植入的部分为主体区22；请参阅图10、图11和图12所示，图11是说明形成一个井预备区的剖视示意图。图12是说明形成一个井区及一个源极区的剖视示意图。接着，再同样地以离子布植工艺在该井预备区46植入成第一导电性的载子而形成该转变为第一导电性的源极区24，及该保持第二导电性的井区23。请再配合参阅图2所示，即，该第三部43与该第一填充材47未成为井区23或源极区24的区域为该主体区22，该主体区22与该基板21间的交界处形成该晶格连续的超级介面，而制得该具有超级介面的功率晶体管。
本发明具有超级介面的功率晶体管的制作方法的第一较佳实施例先在该沟渠44中填入该载子扩散材49使载子扩散进入该基板21中，待该载子扩散材49中的载子扩散后移除该载子扩散材49，再继续移除该第二部42中邻近该沟渠44的主要载子浓度较高的区域，接着搭配于该渠道45中的第一填充材47控制该主体区22的主要载子浓度，并可通过该主体区22与该基板21间晶格连续的超级介面，进而在操作状态时电荷能更顺利的通过及限制横向扩散，且不会像目前现有的功率晶体管的电荷易残留于主体区22与基板21间有缺陷的区域。再者，由于该渠道45的深度大于径宽，而可填入厚度大的第一填充材47，再与该基板21的顶部212相配合而成为厚度足够大的磊晶层体，进而使所制得的功率晶体管在操作状态时的耐电压程度高；较佳地，当该渠道45的深度与该径宽间的比例愈大，例如大于5时，更可经由与该基板21的顶部212及与该第一填充材47所界定的厚度大的磊晶层体而供所制得的功率晶体管能承受更高的电压。
请参阅图13所示，是说明本发明的一第二较佳实施例的流程图。本发明具有超级介面的功率晶体管的制作方法的一第二较佳实施例包含四步骤。请配合参阅图5所示，首先，进行一步骤51，该步骤51与该第一较佳实施例的步骤31(如图3)相似，其不同处在于该沟渠44的深度大于径宽；更佳地，该沟渠44的深度与该径宽间的比例大于5。
请参阅图6、图7和图13所示，接着，进行一与该第一较佳实施例的步骤32(如图3)相似的步骤52，先在该沟渠44中填入该载子扩散材49并经过加热工艺，而在该基板21形成该成第二导电性的第二部42，及该保持第一导电性的第一部41，该第二部42的主要载子浓度由邻近该沟渠44往远离该沟渠44方向递减，且该第二部42邻近该沟渠44的区域具有一主要载子浓度最高的高峰，再移除该载子扩散材49。
请参阅图7、图13和图14所示，图14是说明在该沟渠中填入一块第二填充材的剖视示意图。在该步骤52后进行的是步骤53，先移除位于该第一部41上以该氧化硅层62与该氮化硅层61所构成的硬遮幕层60，再在该沟渠44中以磊晶的方式填覆满一块第二填充材48，该第二填充材48选自半导体材料，且该第二填充材48的主要载子浓度小于或近似于邻近该沟渠44的第二部42的主要载子浓度；接着再对该基板21与该第二填充材48整体进行加热工艺，利用载子由浓度高处流往浓度低处的原理，而供成第二导电性的第二部42的主要载子浓度较高处的部分(包括主要载子浓度最高的高峰)的载子回流扩散至该第二填充材48，直到该第二填充材48成第二导电性且载子不再大幅移动，且该第二部42配合该第二填充材48的主要载子浓度是自该第二填充材48到该第二部42远离该沟渠44的区域的主要载子浓度实质为平顺地降低。
请参阅图13、图14和图15所示，图15是说明在该第二填充材上形成该井预备区的剖视示意图。最后，进行一步骤54，先在该第一部41表面形成一块介电材251，再在该介电材251上形成该导电材252，而构成该栅极结构25，且该介电材251将该导电材252与该基板21间隔；接着，在该第二部42与该第二填充材48共同形成的平面以离子植入的方式形成一个成第二导电性的井预备区46。
请参阅图14、图15和图16所示，图16是说明形成该井区及该源极区的剖视示意图。再同样地以离子植入的方式植入成第一导电性的载子于该井预备区46的部分区域，以界定该转变为第一导电性的源极区24，及该保持第二导电性的井区23。请配合参阅图2所示，该第二部42与该第二填充材48未成为井区23或源极区24的区域为主体区22，该主体区22与该基板21间的交界处形成该晶格连续的超级介面，而制得该具有超级介面的功率晶体管。
该第二较佳实施例将主要载子浓度较邻近该沟渠44的第二部42的主要载子浓度低的第二填充材48填入该沟渠44，并利用加热工艺使载子由浓度高处往浓度低处移动，即供该第二部42中主要载子浓度较高处的区域的载子往该第二填充材48的方向移动，以控制该主体区22的主要载子浓度，同时通过该主体区22与该基板21间晶格连续的超级介面限制电荷在横向扩散，并提高在操作状态时电荷流动的顺畅度而不堆积于晶格有缺陷的地方。再者，由于沟渠44的深度大于径宽，而可填入厚度大的第二填充材48，再与该基板21的顶部212相配合而成为厚度足够大的磊晶层体，进而使所制得的功率晶体管在操作状态时的耐电压程度高；较佳地，当该沟渠44的深度与该径宽间的比例愈大，例如大于5时，更可经由与该基板21的顶部212及与该第二填充材48所界定的厚度大的磊晶层体而供所制得的功率晶体管能承受更高的电压。
请参阅图17和图18所示，图17是说明在该沟渠表面形成该绝缘层的剖视示意图。图18是说明该第二较佳实施例在一步骤52先前进行一步骤55的流程图。需说明的是，该第二较佳实施例还可在步骤52前先进行一步骤55，该步骤55是在该沟渠44的表面形成一绝缘层63，然后再接续进行该步骤52。借由该绝缘层降低该步骤52自该沟渠44扩散进入该基板21的主要载子浓度，以降低产生在邻近该沟渠44的第二部42的浓度高峰的浓度数值，或供载子扩散后的浓度高峰停留于该绝缘层中，而在该第二部42中成载子浓度自邻近该沟渠44至远离该沟渠44逐渐降低；借由该绝缘层63控制成第二导电性的第二部42的主要载子浓度，及/或该第二部42的宽度。该绝缘层选自氧化硅、氮化硅，及其组合为材料所构成。
特别再需说明的是，由于是该第一较佳实施例的步骤34填入该第一填充材47前，及该第二较佳实施例的步骤53填入该第二填充材48前先移除其上以该氧化硅层62与氮化硅层61构成的硬遮幕层60，并以磊晶工艺形成该第一、二填充材47、48，则当该第一、二填充材47、48成长至相对该氮化硅层61的高度时，由于该氮化硅层61已移除，则该些填充材47、48不会接触到氧化硅层62与氮化硅层61等与该基板21晶格相异的材料而转变成为非晶态(amorphous)结构的硅，进而减少第一、二填充材47、48与该氮化硅层61晶格不匹配而产生缺陷的机率。
由以上说明可知，本发明具有超级介面的功率晶体管的制作方法主要是利用载子扩散的方式形成晶格完整的超级介面，再通过再次蚀刻该沟渠44成该渠道45，及/或在该沟渠44填覆浓度较低的第二填充材48，进而控制所扩散出的主要载子浓度，使所制得的具有超级介面的功率晶体管的电性可更为稳定及易于控制。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1.一种具有超级介面的功率晶体管的制作方法，其特征在于，所述具有超级介面的功率晶体管的制作方法包含以下步骤：(a)在一块成第一导电性的基板上形成一个沟渠；(b)以载子扩散的方式令载子经该沟渠进入该基板中，而在该基板形成有该沟渠的邻近区域转变成一个相反于第一导电性的第二导电性的第二部，及一个保持第一导电性且与该第二部以晶格连续面连接的第一部；(c)移除该第二部部分结构而形成一个成第二导电性的第三部，及一个由该第三部界定出的渠道；(d)在该渠道中填入一块第一填充材；及(e)在该第三部与该第一填充材植入载子而形成一个成第一导电性的源极区，及一个实体接触该源极区且保持第二导电性的井区，并在该第一部上形成一个包括一块介电材及一块导电材的栅极结构，而制得一个具有超级介面的功率晶体管。
2.如权利要求1所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(d)的第一填充材选自成第二导电性的半导体材料、中性半导体材料，及前述的一组合。
3.如权利要求2所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(d)是以磊晶的方式填入该第一填充材。
4.如权利要求3所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(b)是先在该沟渠中填入一块成第二导电性的载子扩散材，并通过加热令该载子扩散材中的载子扩散进入该基板中而形成该第二部与第一部，再移除该载子扩散材。
5.如权利要求4所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(c)所形成的渠道的深度大于径宽。
6.如权利要求5所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(c)所形成的渠道的深度与径宽的比例大于5。
7.如权利要求6所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(e)是先以离子植入工艺在该第三部与该第一填充材植入载子而形成一个成第二导电性的井预备区，再在该井预备区以离子植入工艺植入成第一导电性的载子，而将该井预备区界定为该源极区及该井区。
8.如权利要求7所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(a)是先在该基板上形成一层与该基板的主要构成材料相异的硬遮幕层，再自未被该硬遮幕层遮蔽的基板表面向下形成该沟渠，该步骤(d)是先将该基板上的硬遮幕层移除，再在该渠道中填入该第一填充材。
9.一种具有超级介面的功率晶体管的制作方法，其特征在于，所述具有超级介面的功率晶体管的制作方法包含以下步骤：(a)在一块成第一导电性的基板上形成一个沟渠；(b)以载子扩散的方式令载子经该沟渠进入该基板中，而在该基板形成有该沟渠的邻近区域转变成一个相反于第一导电性的第二导电性的第二部，及一个保持第一导电性且与该第二部以晶格连续面连接的第一部；(c)在该沟渠中填入一块以半导体材料构成且主要载子浓度小于该第二部中邻近该沟渠的区域的主要载子浓度的第二填充材，再令该第二填充材与该第二部邻近该沟渠区域中的载子由浓度高处往浓度低处扩散；及(d)在该第二部与该第二填充材植入载子而形成一个成第一导电性的源极区，及一个实体接触该源极区且保持第二导电性的井区，并在该第一部形成一个包括一块介电材及一块导电材的栅极结构，而制得一个具有超级介面的功率晶体管。
10.如权利要求9所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(c)是以磊晶的方式成长半导体材料成该第二填充材。
11.如权利要求10所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(c)在该沟渠中填入的该第二填充材的主要载子浓度远小于该第二部中邻近该沟渠的区域的主要载子浓度，再利用加热工艺令该第二部的载子扩散进入该第二填充材。
12.如权利要求11所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(b)是先在该沟渠中填入一块成第二导电性的载子扩散材，并通过加热而使该载子扩散材中的载子扩散进入该基板中而形成该第二部与该第一部，再移除该载子扩散材。
13.如权利要求12所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(a)所形成的沟渠的深度大于径宽。
14.如权利要求13所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(a)所形成的沟渠的深度与径宽的比例大于5。
15.如权利要求14所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(d)是先以离子植入工艺在该第二部与该第二填充材植入成第二导电性的载子而形成一个井预备区，再在该井预备区以离子植入工艺植入成第一导电性的载子，而将该井预备区界定为该源极区及该井区。
16.如权利要求15所述的具有超级介面的功率晶体管的制作方法，其特征在于：该步骤(a)是先在该基板上形成一层与该基板的主要构成材料相异的硬遮幕层，再自未被该硬遮幕层遮蔽的基板表面向下形成该沟渠，该步骤(c)是先将该基板上的硬遮幕层移除，再在该沟渠中填入该第二填充材。
17.如权利要求16所述的具有超级介面的功率晶体管的制作方法，其特征在于：所述具有超级介面的功率晶体管的制作方法还包含一在进行该步骤(b)前进行的步骤(e)，该步骤(e)是在该沟渠的表面形成一层控制载子扩散进入该基板的浓度的绝缘层，该绝缘层选自氧化硅、氮化硅，及其组合为材料所构成。
CN201110220525.2A 2011-03-30 2011-08-01 具有超级介面的功率晶体管的制作方法 Expired - Fee Related CN102738001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100111039 2011-03-30
TW100111039A TW201239995A (en) 2011-03-30 2011-03-30 Production method of power transistor with super junction

Publications (2)

Publication Number Publication Date
CN102738001A true CN102738001A (zh) 2012-10-17
CN102738001B CN102738001B (zh) 2014-12-17

Family

ID=46927775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110220525.2A Expired - Fee Related CN102738001B (zh) 2011-03-30 2011-08-01 具有超级介面的功率晶体管的制作方法

Country Status (3)

Country Link
US (1) US8404531B2 (zh)
CN (1) CN102738001B (zh)
TW (1) TW201239995A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319284A (zh) * 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
CN109991467A (zh) * 2017-12-29 2019-07-09 西门子股份公司 过电压的证实

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760662B (zh) * 2011-04-29 2014-12-31 茂达电子股份有限公司 半导体功率装置的制作方法
TWI441261B (zh) * 2011-05-13 2014-06-11 Anpec Electronics Corp 半導體功率元件的製作方法
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
TW201440118A (zh) 2013-04-11 2014-10-16 Anpec Electronics Corp 半導體功率元件的製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305231A (zh) * 1999-10-25 2001-07-25 精工电子有限公司 金属氧化物半导体场效应管半导体器件
CN1433569A (zh) * 2000-06-02 2003-07-30 通用半导体公司 一种制造功率mos场效应管的方法
CN101345195A (zh) * 2007-07-12 2009-01-14 茂德科技股份有限公司 半导体元件的制造方法
US20090130806A1 (en) * 2005-10-25 2009-05-21 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US20090149009A1 (en) * 2007-12-11 2009-06-11 Michael Albert Tischler Semiconductor structure and method of manufacture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530286B2 (en) * 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8530300B2 (en) * 2010-07-23 2013-09-10 Infineon Technologies Austria Ag Semiconductor device with drift regions and compensation regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305231A (zh) * 1999-10-25 2001-07-25 精工电子有限公司 金属氧化物半导体场效应管半导体器件
CN1433569A (zh) * 2000-06-02 2003-07-30 通用半导体公司 一种制造功率mos场效应管的方法
US20090130806A1 (en) * 2005-10-25 2009-05-21 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
CN101345195A (zh) * 2007-07-12 2009-01-14 茂德科技股份有限公司 半导体元件的制造方法
US20090149009A1 (en) * 2007-12-11 2009-06-11 Michael Albert Tischler Semiconductor structure and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319284A (zh) * 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
CN109991467A (zh) * 2017-12-29 2019-07-09 西门子股份公司 过电压的证实
US10908217B2 (en) 2017-12-29 2021-02-02 Siemens Aktiengesellschaft Verification device and method for verifying an electrical overvoltage between electrical conductors

Also Published As

Publication number Publication date
CN102738001B (zh) 2014-12-17
US8404531B2 (en) 2013-03-26
TWI443756B (zh) 2014-07-01
US20120252176A1 (en) 2012-10-04
TW201239995A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
US20170207334A1 (en) Electronic device of vertical mos type with termination trenches having variable depth
CN102738001A (zh) 具有超级介面的功率晶体管的制作方法
CN105448732B (zh) 改善uis性能的沟槽式功率半导体器件及其制备方法
CN108172563A (zh) 一种带有自对准接触孔的沟槽形器件及其制造方法
CN103247534A (zh) 具有超级结的功率晶体管组件的制作方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN104617140B (zh) 凹入式沟道存取晶体管器件及其制作方法
CN103187301A (zh) 具有超级接口的沟槽型功率晶体管组件及其制作方法
CN103094342B (zh) 功率晶体管组件及其制作方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN102956481B (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
CN103066102B (zh) 提升崩溃电压的沟槽式功率半导体元件及其制造方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
CN102339851B (zh) 具有沟槽底部多晶硅结构的功率半导体及其制造方法
CN109119473A (zh) 一种晶体管及其制作方法
CN103871881B (zh) P型ldmos器件的沟槽及制作方法
CN204885163U (zh) 一种具有u型沟槽的半浮栅存储器件
CN104916686A (zh) 一种vdmos器件及其制造方法
CN102593157A (zh) 具有低米勒电容的超级介面的功率晶体管及其制作方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN102403354A (zh) Coo1MOS器件及其制造方法
CN105576032A (zh) SiC MOSFET器件单元及其制造方法
CN201829501U (zh) 一种超势垒半导体整流器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20180801

CF01 Termination of patent right due to non-payment of annual fee