CN104319284A - 一种半导体器件结构及其制造方法 - Google Patents

一种半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN104319284A
CN104319284A CN201410578050.8A CN201410578050A CN104319284A CN 104319284 A CN104319284 A CN 104319284A CN 201410578050 A CN201410578050 A CN 201410578050A CN 104319284 A CN104319284 A CN 104319284A
Authority
CN
China
Prior art keywords
column district
semiconductor layer
sub
column
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410578050.8A
Other languages
English (en)
Inventor
廖忠平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201410578050.8A priority Critical patent/CN104319284A/zh
Publication of CN104319284A publication Critical patent/CN104319284A/zh
Priority to US14/864,340 priority patent/US11088274B2/en
Priority to US17/366,439 priority patent/US11670712B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件结构及其制造方法，通过对第二柱状区的横向变掺杂的方式，使得半导体器件在满足低导通电阻的情况下，耐压性能也得到提高，具有低导通电阻高耐压的有益效果。本发明的半导体器件结构可应用于沟槽填充工艺制造的金属氧化物场效应晶体管中。

Description

一种半导体器件结构及其制造方法
技术领域
本发明一般地涉及半导体技术领域。更具体地，涉及一种半导体器件结构及其制造方法。
背景技术
功率开关可以是半导体器件，包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)等。其中，MOSFET管可以具有横向结构和垂直结构，在垂直结构中，在半导体衬底的一侧形成源区，另一侧形成漏区，栅极导体延伸至半导体衬底的内部，与半导体衬底之间由栅极电介质隔开。
在垂直结构的MOSFET的基础上，为了进一步减小器件的导通电阻，开发了一种沟槽MOSFET，参考图1所示为现有技术的半导体器件结构的截面图；沟槽MOSFET包括位于半导体衬底10中的外延半导体层11，位于外延半导体层中的沟槽12和漂移区13，所述漂移区与所述沟槽相邻接，沟槽从所述外延半导体层的上方向内延伸，终止于所述外延半导体层中。
在现有技术中，参考图1所示为现有技术的半导体器件结构的截面图；漂移区13的掺杂通常采用均匀掺杂的方式进行掺杂，即是所有漂移区的掺杂浓度均匀，这种掺杂方式为了获得较低的导通电阻，会使得掺杂浓度较高，但较高的掺杂浓度会使得耗尽层弯曲，容易击穿，如图1中的耗尽层15所示，从而使得器件的耐压性降低。
发明内容
有鉴于此，本发明提出了一种半导体器件结构及其制造方法，以解决现有技术中低导通电阻而导致的耗尽层容易被击穿的问题。
根据本发明的一方面，提供一种半导体器件结构，包括，
第一掺杂类型的第一半导体层；
位于第一半导体层上的第一掺杂类型的第二半导体层；
位于第二半导体层中的相互隔开的第一柱状区和第二柱状区，每两个相邻的第一柱状区之间为所述第二柱状区，
其中，所述第二柱状区包括横向排列的第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。
优选的，所述第一子柱状区的掺杂浓度从高到低变化趋势呈阶梯状；所述第二子柱状区的掺杂浓度从高到低变化趋势呈阶梯状。
优选的，所述第一子柱状区的掺杂浓度从高到低变化趋势呈线性变化；所述第二子柱状区的掺杂浓度从高到低变化趋势呈线性变化。
进一步的，半导体器件结构还包括：第二掺杂类型的体区，位于第二半导体层中；第一掺杂类型的源区，位于体区中；第一掺杂类型的漏区，位于所述第一半导体层的底部；
优选的，所述第一柱状区为第二掺杂类型的柱状区。
优选的，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。
根据本发明的另一方面的一种半导体器件的制造方法，包括，
在第一掺杂类型的第一半导体层上形成第一掺杂类型的第二半导体层，其中，所述第二半导体层相对于所述第一半导体层轻掺杂；
形成从第二半导体层上方进入其内部的第一柱状区；
从第一柱状区的上开口处以一定倾斜角度向所述第二半导体层的剩余区域注入第一掺杂类型，以热推结方式形成浓度从高到低变化的第二柱状区；
其中，所述第二柱状区包括第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。
优选的，所述第一柱状区为第二掺杂类型的柱状区。
优选的，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。
综上所述，依据本发明的一种半导体器件结构及其制造方法，通过对第二柱状区的横向变掺杂的方式，使得半导体器件在满足低导通电阻的情况下，耐压性能也较好，具有低导通电阻高耐压的有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1所示为现有技术的半导体器件结构的截面图；
图2A所示为依据本发明的半导体器件结构的截面图；
图2B所示为第二柱状区的一实施例的浓度变化示意图；
图2C所示为第二柱状区的另一实施例的浓度变化示意图；
图3所示为依据本发明的又一实施例的半导体器件结构的截面图；
图4所示为依据本发明的另一实施例的半导体器件结构的截面图；
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
参见图2A所示为依据本发明的半导体器件结构的截面图；在本实施例中，第一柱状区为从外延半导体层上方延伸进入其内部的沟槽；所述第二柱状区为第一掺杂类型的漂移区。
具体的，半导体衬底20例如由硅组成，并且是第一掺杂类型的。在本实施例中，第一掺杂类型是N型掺杂，第二掺杂类型是P型掺杂。为了形成N型半导体层或区域，可以在半导体层和区域中注入N型掺杂剂(例如P、As)。为了形成P型半导体层或区域，可以在半导体层和区域中掺入P型掺杂剂(例如B)。在一个示例中，半导体衬底20是N+掺杂的。
第一掺杂类型的外延半导体层21(即第二半导体层)位于半导体衬底20(即第一半导体层)的表面上。外延半导体层21例如由硅组成。外延半导体层21相对于半导体衬底20是轻掺杂层。在一个示例中，外延半导体层21是N-掺杂的。并且，在本发明实施例中，外延半导体层21较现有技术中的掺杂浓度也相对较低。
沟槽从外延半导体层21的上方延伸进入其内部。在图2A所示的实施例中，沟槽终止于外延半导体层21中。在本实施例中，所述沟槽的底部与所述外延半导体层的底部相平。然而，在替代的实施例中，沟槽可以穿过外延半导体层21，终止于半导体衬底20中。体区22和源区23分别与沟槽相邻接。
在沟槽下部填充导电材料，形成屏蔽导体26，屏蔽导体26与外延半导体层21之间由绝缘层隔开，所述绝缘层包括至少一个氧化物层和至少一个氮化物层。在一个示例中，屏蔽导体26由掺杂多晶硅组成。
在沟槽上部的侧壁，形成栅极电介质27。在一个示例中，栅极电介质27是厚度约25-150纳米的氧化物层(例如，氧化硅)。在沟槽上部填充导电材料，形成栅极导体25。栅极导体25与外延半导体层21之间由栅极电介质27隔开。在一个示例中，栅极导体25由掺杂多晶硅组成。
在外延半导体层21中形成第二掺杂类型的体区22。在一个示例中，体区22例如是P-掺杂的。然后，在体区22中形成第一掺杂类型的源区23。在一个示例中，源区23例如是N+掺杂的。
在图2A所示的实施例中，所述半导体器件结构还包括与沟槽相邻的漂移区，所述漂移区包括横向对称的第一漂移区Ⅱ-1和第二漂移区Ⅱ-2，所述第一漂移区Ⅱ-1的掺杂浓度为从沟槽至第二漂移区的方向浓度从高到低变化，所述第二漂移区Ⅱ-2的掺杂浓度为从沟槽至第一漂移区的方向浓度从高到低变化。如图2B所示的示意图，所述第一漂移区和第二漂移区的掺杂浓度的变化呈阶梯状变化趋势，即所述漂移区的掺杂浓度呈横向变化趋势，可使得器件的耗尽层不会弯曲，因此不容易被击穿。此外，所述半导体器件还包括位于漂移区中的第一掺杂类型的漏区，所述漏区位于所述半导体衬底的底部，在图2A中没有示出。需要说明的是，所述第一漂移区Ⅱ-1和第二漂移区Ⅱ-2和掺杂浓度变化也可以呈线性变化趋势，例如，第一漂移区Ⅱ-1的掺杂浓度为从沟槽至第二漂移区的方向浓度从高到低呈线性变化，所述第二漂移区Ⅱ-2的掺杂浓度为从沟槽至第一漂移区的方向浓度从高到低呈线性变化，如图2C所示的示意图。另外，由于本发明实施例的半导体器件结构为沟槽和漂移区相间隔的对称式结构，因此，在所述沟槽的两边的漂移区的浓度为相同的情形，在图2A中没有示出其对称结构的浓度示意图。
在本实施例中，所述漂移区的横向变化的掺杂可以从沟槽的上方以一定倾斜的角度向所述外延半导体层剩余部分的区域中注入掺杂的杂质，然后采用热推结的方式来形成高低浓度变化的漂移区。
根据本发明的实施例的半导体器件结构，与现有技术相比，其掺杂浓度采用横向变掺杂。相应地，如图2A中示出了耗尽层28的示意图，可以本发明的器件结构耗尽层比较平坦，因此，耐压高，不容易击穿。该半导体器件在保证低导通电阻的情况下，在靠近沟槽的部分浓度较高不会影响击穿电压，从而实现了低导通电阻和高击穿电压的有益效果。
需要说明的是，本发明实施例中的沟槽结构不限于上述的一种实现方式，还可以有其他的相同或类似的结构，例如其屏蔽导体与栅极导体相连接的方式，但基于本发明的发明构思都在本发明的保护范围之内。
在图3所示的依据本发明的又一实施例的半导体器件结构的截面图中，所述沟槽的底部与所述外延半导体层的底部距离一段距离，图3中所示的半导体器件结构与图2A所示的结构均相同，因此，在向所述漂移区进行浓度梯度掺杂的时候会形成如图3所示的包围圈，其掺杂浓度从紧靠沟槽的方向向外为从高到低变化。
需要补充说明的是，本发明的横向变掺杂的方式还可应用到其他的器件结构中，如超结结构，如图4所示，为依据本发明的另一实施例的半导体器件结构的截面图，这时所述第一柱状区Ⅰ为第二掺杂类型的柱状区，所述第二柱状区Ⅱ为第一掺杂类型的漂移区。
具体的，半导体衬底30例如由硅组成，并且是第一掺杂类型的。第一掺杂类型的外延半导体层31(即第二半导体层)位于半导体衬底30(即第一半导体层)的表面上，外延半导体层31例如由硅组成，外延半导体层31相对于半导体衬底30是轻掺杂层。第一柱状区34位于外延半导体层31中，并且是P型掺杂类型，第二掺杂类型的体区32位于外延半导体层31中并且位于第一柱状区之上，在体区32中形成第一掺杂类型的源区33。
同理，在本实施例中，所述第二柱状区为N型掺杂的漂移区，所述漂移区包括横向对称的第一漂移区Ⅱ-1和第二漂移区Ⅱ-2，所述第一漂移区Ⅱ-1的掺杂浓度为从沟槽至第二漂移区的方向浓度从高到低变化，所述第二漂移区Ⅱ-2的掺杂浓度为从沟槽至第一漂移区的方向浓度从高到低变化。如图3所示的示意图，所述第一漂移区和第二漂移区的掺杂浓度的变化呈阶梯状变化趋势，如上所述，所述第一漂移区和第二漂移区的掺杂浓度的变化也可以呈线性变化趋势，即所述漂移区的掺杂浓度呈横向变化趋势，可使得器件的耗尽层较平坦，因此不容易被击穿。
在所述外延半导体层上形成栅氧化层，然后，在所述栅氧化层上形成栅极导体35，在一个示例中，栅极导体35由掺杂多晶硅组成。
同样的，在本实施例中，采用横向变掺杂后，在保证低导通电阻的情况下，可以提高靠近第一柱状区的浓度，从而保证了器件的耐压性，本实施例同样具有低导通电阻和高击穿电压的有益效果。
最后，依据本发明一种半导体器件的制造方法，包括以下步骤：
在第一掺杂类型的第一半导体层上形成第一掺杂类型的第二半导体层；其中，所述第二半导体层相对于所述第一半导体层轻掺杂；
形成从第二半导体层上方延伸进入其内部的第一柱状区；
从第一柱状区的上开口处以一定倾斜角度向所述第二半导体剩余区域注入第一掺杂类型，以形成浓度从高到低变化的第二柱状区；
其中，所述第二柱状区包括第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。
这里，所述第一半导体层和第二半导体层采用已知的工艺形成，具体的，所述第一柱状区的形成步骤为：采用硬掩模，通过已知的蚀刻工艺，进一步蚀刻第二半导体层，从而在第二半导体层中形成第一柱状区。
所述第二柱状区的形成步骤为：采用硬掩膜，从上述第一柱状区的上方以一定倾斜的角度向所述第二半导体层的剩余部分区域注入掺杂的杂质，然后采用热推结的方式来形成高低浓度变化的第二柱状区。
优选的，所述第一柱状区为第二掺杂类型的柱状区，在所述第二半导体中形成第二掺杂类型的体区，所述体区位于所述第二柱状区的上方；在所述体区中形成第一掺杂类型的源区；在所述第二半导体上表面形成栅氧化层，在所述栅氧化层上形成栅极导体。
优选的，所述第一柱状区为与所述第二半导体绝缘隔开的沟槽，所述沟槽从第二半导体层上方延伸进入其内部；所述第二柱状区为第一掺杂类型的漂移区；在沟槽内形成共形的绝缘叠层，所述绝缘叠层包括至少一个氧化物层和至少一个氮化物层；在沟槽中形成屏蔽导体，所述屏蔽导体的至少一部分位于沟槽的下部；在沟槽的上部侧壁上形成栅极电介质；在沟槽中形成栅极导体，所述栅极导体位于沟槽的上部；这里，所述屏蔽导体可以与栅极导体分离或是连接在一起。之后，在第二半导体层中形成第二掺杂类型的体区；在体区中形成第一掺杂类型的源区。
本发明的半导体器件结构具有低导通电阻和高耐压的性能，可应用于沟槽填充工艺制造的金属氧化物场效应晶体管中。
在以上的描述中，对于各层的图案化、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种半导体器件结构，包括：
第一掺杂类型的第一半导体层；
位于第一半导体层上的第一掺杂类型的第二半导体层；
位于第二半导体层中的相互隔开的第一柱状区和第二柱状区，每两个相邻的第一柱状区之间为所述第二柱状区，
其中，所述第二柱状区包括横向排列的第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。
2.根据权利要求1所述的半导体器件结构，包括，所述第一子柱状区的掺杂浓度从高到低变化趋势呈阶梯状；所述第二子柱状区的掺杂浓度从高到低变化趋势呈阶梯状。
3.根据权利要求1所述的半导体器件结构，包括，所述第一子柱状区的掺杂浓度从高到低变化趋势呈线性变化；所述第二子柱状区的掺杂浓度从高到低变化趋势呈线性变化。
4.根据权利要求1所述的半导体器件结构，包括，
第二掺杂类型的体区，位于第二半导体层中；
第一掺杂类型的源区，位于体区中；
第一掺杂类型的漏区，位于所述第一半导体层的底部；
5.根据权利要求4所述的半导体器件结构，包括，所述第一柱状区为第二掺杂类型的柱状区。
6.根据权利要求4所述的半导体器件结构，包括，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。
7.一种半导体器件的制造方法，包括，
在第一掺杂类型的第一半导体层上形成第一掺杂类型的第二半导体层，其中，所述第二半导体层相对于所述第一半导体层轻掺杂；
形成从第二半导体层上方进入其内部的第一柱状区；
从第一柱状区的上开口处以一定倾斜角度向所述第二半导体层的剩余区域注入第一掺杂类型，以热推结方式形成浓度从高到低变化的第二柱状区；
其中，所述第二柱状区包括第一子柱状区和第二子柱状区，所述第一子柱状区的掺杂浓度为从第一柱状区至第二子柱状区的方向浓度从高到低变化，所述第二子柱状区的掺杂浓度为从第一柱状区至第一子柱状区的方向浓度从高到低变化。
8.根据权利要求7所述的半导体器件的方法，包括，所述第一柱状区为第二掺杂类型的柱状区。
9.根据权利要求7所述的半导体器件结构，包括，所述第一柱状区为从第二半导体层上方延伸进入其内部的沟槽，所述沟槽通过绝缘层和栅极导体填充。
CN201410578050.8A 2014-10-24 2014-10-24 一种半导体器件结构及其制造方法 Pending CN104319284A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410578050.8A CN104319284A (zh) 2014-10-24 2014-10-24 一种半导体器件结构及其制造方法
US14/864,340 US11088274B2 (en) 2014-10-24 2015-09-24 Semiconductor device structure and method for manufacturing the same
US17/366,439 US11670712B2 (en) 2014-10-24 2021-07-02 Semiconductor device structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410578050.8A CN104319284A (zh) 2014-10-24 2014-10-24 一种半导体器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN104319284A true CN104319284A (zh) 2015-01-28

Family

ID=52374493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410578050.8A Pending CN104319284A (zh) 2014-10-24 2014-10-24 一种半导体器件结构及其制造方法

Country Status (2)

Country Link
US (2) US11088274B2 (zh)
CN (1) CN104319284A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639607A (zh) * 2022-03-16 2022-06-17 江苏东海半导体股份有限公司 Mos器件的形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319284A (zh) * 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
JP2020072158A (ja) * 2018-10-30 2020-05-07 ローム株式会社 半導体装置
US11322612B2 (en) 2019-09-17 2022-05-03 Kabushiki Kaisha Toshiba Semiconductor device with region of varying thickness

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524539B2 (ja) * 2002-08-13 2010-08-18 富士電機システムズ株式会社 半導体素子
US7859052B2 (en) * 2007-01-25 2010-12-28 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102386212A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 半导体器件结构及其制作方法
CN102738001A (zh) * 2011-03-30 2012-10-17 茂达电子股份有限公司 具有超级介面的功率晶体管的制作方法
CN103258853A (zh) * 2006-01-31 2013-08-21 株式会社电装 具有超结结构的半导体器件及其制造方法
CN103681852A (zh) * 2012-09-21 2014-03-26 株式会社东芝 电力半导体元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047967A (ja) 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US9287371B2 (en) * 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9035376B2 (en) * 2013-02-14 2015-05-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103151268B (zh) 2013-03-21 2016-02-03 矽力杰半导体技术(杭州)有限公司 一种垂直双扩散场效应管及其制造工艺
CN104319284A (zh) * 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524539B2 (ja) * 2002-08-13 2010-08-18 富士電機システムズ株式会社 半導体素子
CN103258853A (zh) * 2006-01-31 2013-08-21 株式会社电装 具有超结结构的半导体器件及其制造方法
US7859052B2 (en) * 2007-01-25 2010-12-28 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102386212A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 半导体器件结构及其制作方法
CN102738001A (zh) * 2011-03-30 2012-10-17 茂达电子股份有限公司 具有超级介面的功率晶体管的制作方法
CN103681852A (zh) * 2012-09-21 2014-03-26 株式会社东芝 电力半导体元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639607A (zh) * 2022-03-16 2022-06-17 江苏东海半导体股份有限公司 Mos器件的形成方法

Also Published As

Publication number Publication date
US20160118493A1 (en) 2016-04-28
US11088274B2 (en) 2021-08-10
US20210336053A1 (en) 2021-10-28
US11670712B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
US9786736B2 (en) Power semiconductor device
EP2680312B1 (en) High breakdown voltage LDMOS device
JP3721172B2 (ja) 半導体装置
CN103346166B (zh) 半导体器件及其制作方法
CN101299438B (zh) 一种半导体结构
US9129989B1 (en) Semiconductor device and method for manufacturing the same
US8680608B2 (en) Power semiconductor device with a low on resistence
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN102738215A (zh) 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US10784337B2 (en) MOSFET and a method for manufacturing the same
CN103199104B (zh) 一种晶圆结构以及应用其的功率器件
CN110212018B (zh) 超结结构及超结器件
CN102623504A (zh) 具有新型终端结构的超结半导体器件及其制造方法
CN104319284A (zh) 一种半导体器件结构及其制造方法
CN102593178A (zh) 具有超结结构的半导体器件及其制作方法
CN105789055A (zh) Mos结构及其形成方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
US20200335580A1 (en) Methods Of Manufacturing A Deep Trench Super Junction MOSFET
CN205177848U (zh) 一种具有特殊耐压环的高压功率器件
CN108063159B (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
US11189698B2 (en) Semiconductor power device
CN106356398A (zh) 一种具有特殊耐压环的高压功率器件
CN202534652U (zh) 具有新型终端结构的超结半导体器件
CN102403354A (zh) Coo1MOS器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150128

WD01 Invention patent application deemed withdrawn after publication