CN103151268B - 一种垂直双扩散场效应管及其制造工艺 - Google Patents

一种垂直双扩散场效应管及其制造工艺 Download PDF

Info

Publication number
CN103151268B
CN103151268B CN201310092218.XA CN201310092218A CN103151268B CN 103151268 B CN103151268 B CN 103151268B CN 201310092218 A CN201310092218 A CN 201310092218A CN 103151268 B CN103151268 B CN 103151268B
Authority
CN
China
Prior art keywords
alloy
effect pipe
diffusion field
vdmos
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310092218.XA
Other languages
English (en)
Other versions
CN103151268A (zh
Inventor
廖忠平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xinmai Semiconductor Technology Co ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201310092218.XA priority Critical patent/CN103151268B/zh
Publication of CN103151268A publication Critical patent/CN103151268A/zh
Priority to TW102144438A priority patent/TWI517267B/zh
Priority to US14/184,277 priority patent/US9245977B2/en
Application granted granted Critical
Publication of CN103151268B publication Critical patent/CN103151268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种垂直双扩散场效应管及其制造工艺，其工艺过程中在掺杂体区形成之后再垫积多晶硅形成栅极，虽然增加了光刻次数，但两次光刻可以采用光刻板共用的方法来降低生产成本。在耗尽型垂直双扩散场效应管的制造工艺中，耗尽管沟道注入为非自对准注入，这样有效的保证了垂直双扩散场效应管的击穿电压不会下降，同时解决了漏电问题。

Description

一种垂直双扩散场效应管及其制造工艺
技术领域
本发明属于半导体装置领域，尤其涉及一种垂直双扩散场效应管及其制造工艺。
背景技术
垂直双扩散场效应管（verticaldouble-diffusionMOS,VDMOS）兼具双极晶体管和普通MOS器件的优点，具有接近无限大的静态输入阻抗特性和非常快的开关时间，因此无论是开关应用还是线性应用，都是理想的功率器件，可以主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。但现有的垂直双扩散场效应管的制造工艺中一般将垫积多晶硅（Poly）形成栅极的步骤设置在掺杂体区形成之前，这样虽然只需要一次光刻，但是在耗尽型VDMOS的工艺中，其耗尽层的注入为自对准注入，因此耗尽沟道比较厚，其必然导致击穿电压下降，而且严重时会引发漏电问题。
发明内容
本发明的目的在于提供一种垂直双扩散场效应管及其制造工艺，以解决现有技术中耗尽沟道的自对准注入引发的击穿电压下降以及漏电问题。
依据本发明优选实施例的一种垂直双扩散场效应管（VDMOS）的制造工艺，包括以下步骤，
（1）在外延结构的表面形成隔离场氧化层，并对形成垂直双扩散场效应管的有源区域进行刻蚀；
（2）对所述有源区域注入第一掺杂物并扩散以形成掺杂体区；
（3）在所述有源区域的表面形成栅氧化层
（4）在所述栅氧化层的表面沉积多晶硅并进行刻蚀形成栅极；
（5）在所述掺杂体区中对应所述栅极端部的位置注入第二掺杂物形成源极，所述第二掺杂物与所述第一掺杂物的类型相反；
（6）在所述栅极之间形成接触孔，并向接触孔内注入第三掺杂物，所述第三掺杂物与所述第一掺杂物的类型相同；
（7）在整个芯片表面进行铝淀积和铝刻蚀；
（8）在整个芯片的表面覆盖钝化层，并开出用以焊接的压点区域。
优选的，步骤（2）和步骤（4）共用同一光刻版。
进一步的，在步骤（1）和步骤（2）之间加入以下步骤：
（a）在所述有源区域进行JFET注入和扩散。
进一步的，在步骤（3）和（4）之间加入以下步骤：
（b）对整个有源区域进行耗尽管沟道注入以形成耗尽层，所述耗尽层的类型与所述第一掺杂物的类型相反。
进一步的，在步骤（b）和（4）之间加入以下步骤：
（c）刻蚀掉所述栅氧化层，在所述有源区域覆盖重新覆盖新的栅氧化层。
依据本发明一优选实施例的一种垂直双扩散场效应管（VDMOS），包括：
形成于外延层内的具有第一掺杂物的掺杂体区；
位于所述掺杂体区的上方，并覆盖整个有源区域的栅氧化层；
位于所述栅氧化层的上方，其端部分别与相邻的掺杂体区对应的栅极；
位于掺杂体区中的两侧，并对应相邻栅极的源极，所述源极具有与第一掺杂物类型相反的第二掺杂物。
优选的，进一步包括：
隔离场氧化层：覆盖外延结构表面除去有源区域的其他区域；
位于所述栅极表面的介质层；
位于所述栅极之间的接触孔；所述接触孔具有与所述第一掺杂物类型相同的第三掺杂物；
位于整个芯片表面的铝金属层和钝化层以及用于焊接的压点区域。
优选的，进一步包括JFET注入层。
优选的，进一步包括位于所述栅氧化层下方并覆盖整个有源区域的耗尽层。
经由上述的技术方案可知，与现有技术相比，本发明提供了增强型VDMOS和耗尽型VDMOS的制造工艺，其工艺过程中在掺杂体区形成之后再垫积多晶硅形成栅极，虽然增加了光刻次数，但两次光刻可以采用光刻板共用的方法来降低生产成本。在耗尽型VDMOS的制造工艺中，耗尽管沟道注入为非自对准注入，这样有效的保证了VDMOS的击穿电压不会下降，同时解决了漏电问题。
附图说明
图1为依据本发明的垂直双扩散场效应管的制造工艺的流程图；
图2A-2I为依据本发明的垂直双扩散场效应管的制造工艺的步骤示意图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
参考图1，所示为依据本发明的垂直双扩散场效应管（VDMOS）的制造工艺的流程图；其具体步骤包括如下：
S1：在外延结构的表面形成隔离场氧化层，并对形成垂直双扩散场效应管的有源区域进行刻蚀；
S2：对所述有源区域通过光刻注入第一掺杂物并扩散以形成掺杂体区；S3：在所述有源区域的表面形成一第一栅氧化层
S4：在所述栅氧化层的表面沉积多晶硅并进行刻蚀形成栅极；
S5：在所述掺杂体区对应所述栅极端部的位置注入第二掺杂物形成源极，所述第二掺杂物与所述第一掺杂物的类型相反；
S6：在所述栅极之间形成接触孔，并向接触孔内注入第三掺杂物，所述第三掺杂物与所述第一掺杂物的类型相同；
S7：在整个芯片表面进行铝淀积和铝刻蚀；
S8：在整个芯片的表面覆盖钝化层，并开出用以焊接的压点区域。
其中，为了降低VDMOS管的JFET电阻，在步骤S1与步骤S2之间可以加入以下步骤：在所述有源区域进行JFET注入和扩散。在实际应用中，可以对整片芯片进行注入，但由于所述隔离场氧化层的存在，形成自对准注入，因此只有有源区的位置被注入，其中JFET杂质可以为磷。
以下结合图2A-2I，以制造N型VDMOS管为例，对本发明提供的一种垂直双扩散场效应管（VDMOS）的制造工艺中的每一步骤进行详细分析；
如图2A所示，在N型衬底101上生长N型外延层102，并在外延层102的整个表面形成隔离场氧化层103（FieldOxide），并对形成VDMOS的有源区域104进行刻蚀，将这些区域的氧化层去掉；（对应步骤S1）
参考图2B，其中在所述有源区域的表面涂覆光刻胶105，并对相应位置进行曝光，利用光刻胶作为阻挡层，在离子注入口处注入P-并扩散以形成掺杂体区106（Pbody）（对应步骤S2），其中P-的掺杂物可以为硼，为了便于说明，图中其他被隔离氧化层103覆盖的区域并没有画出。
如图2C所示，在所述有源区域的表面形成栅氧化层107（对应步骤S3）。
如果制造的N型VDMOS管为耗尽型晶体管，则需要在步骤S3后加入以下步骤S3’：以所述栅氧化层107作为阻挡层对整个有源区域进行耗尽管沟道注入以形成耗尽层108，其中耗尽层的掺杂物质优选为砷，参加图2D，所述耗尽管沟道的类型与所述第一掺杂物的类型相反，在本实施例中所述耗尽管沟道的类型为N型从而与P-相反。从图2D中可以清楚的看出，由于耗尽管沟道注入为非自对准的整片注入，所形成的耗尽层108比较薄，因此制成的VDMOS不存在击穿电压下降和漏电的问题。另外需要说明的是，当制造增强型VDMOS管时，则无需步骤S3’。
在进行耗尽管沟道注入时，所述栅氧化层107作为阻挡层可能会遭到一定程度的破坏，因此可以在步骤S3’后，将栅氧化层107刻蚀掉，再重新覆盖一层新的栅氧化层以保证栅氧化层的正常工作。
如图2E所示，在所示栅氧化层107的表面沉积多晶硅109（Poly），在多晶硅109的表面涂覆光刻胶105，并对相应位置进行曝光，以曝光后的光刻胶105作为阻挡层进行多晶硅刻蚀，以形成图2F中所示的栅极110（对应步骤S4）。一般在栅氧形成后立刻进炉管进行多晶硅淀积，以免表面粘污。对比栅极110与掺杂体区106的位置关系，可以看出步骤S2和S4中的光刻工艺可以共用同一光刻板，进步降低了生产的成本。
参见图2G，在所述掺杂体区106中对应栅极110端部的位置注入N型掺杂物形成源极111（sourceN+），其中N型掺杂物可以优选为砷、磷或锑（对应步骤S5）。其中112为在栅极表面形成的介质层。
如图2H所示，在所述栅极110之间形成接触孔113，并向接触孔内进行P+注入，杂质优选为硼（对应步骤S6）。具体的，在工艺过程中，可以先刻蚀接触孔，再用湿法对氧化层部分进行漂净。
在接触孔形成后，在整个芯片表面进行铝淀积，并刻蚀掉有源区域以外的金属铝，形成金属层114，并在整个芯片的表面覆盖钝化层，并开出用以焊接的压点区域，参加图2I（对应步骤S6、S7）。其中淀积的金属铝需要保证一定的厚度，以调高VDMOS管的可靠性。
由以上VDMOS管的工艺过程，可以看出本发明提供的VDMOS的制造工艺，其工艺过程简化、光刻次数少、不同工艺步骤可以光刻板共用，降低了生产的成本。另外需要说明的是上述实施例中均以N型VDMOS管进行说明，根据本发明的教导和本领域技术人员的基本常识，可以将同样的工艺流程应用与P型VDMOS管的制造。
本发明还提供一种垂直双扩散场效应管（VDMOS），参见图2I，其具体包括：
形成于外延层102内的具有第一掺杂物的掺杂体区106；
位于所述掺杂体区106的上方，并覆盖整个有源区域的栅氧化层107；
位于所述栅氧化层107的上方，其两端分别与相邻的掺杂体区106对应的栅极110；
位于掺杂体区106中的两侧，并对应相邻栅极110的源极111，所述源极111具有与第一掺杂物类型相反的第二掺杂物。
进一步的，还包括：隔离场氧化层，其用以覆盖外延结构表面除去有源区域的其他区域；位于所述栅极表面的介质层112；位于所述栅极之间的接触孔，所述接触孔具有与所述第一掺杂物类型相同的第三掺杂物；
位于整个芯片表面的铝金属层和钝化层114以及用于焊接的压点区域。
为降低整个VDMOS管的导通电阻，需要对其JFET电阻进行调节，因此可以进一步包括JFET注入层。
当所述VDMOS管为耗尽型VDMOS时，还进一步包括位于所述栅氧化层107下方并覆盖整个有源区域的耗尽沟道层108。
另外，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种垂直双扩散场效应管(VDMOS)的制造工艺，其特征在于，包括以下步骤，
(1)在外延结构的表面形成隔离场氧化层，并对形成垂直双扩散场效应管的有源区域进行刻蚀；
(2)对所述有源区域注入第一掺杂物并扩散以形成掺杂体区；
(3)在所述有源区域的表面形成栅氧化层；
(b)对整个有源区域以所述栅氧化层作为阻挡层进行耗尽管沟道注入以形成耗尽层，所述耗尽层的类型与所述第一掺杂物的类型相反；
(4)在所述栅氧化层的表面沉积多晶硅并进行刻蚀形成栅极；
(5)在所述掺杂体区中对应所述栅极端部的位置注入第二掺杂物形成源极，所述第二掺杂物与所述第一掺杂物的类型相反；
(6)在所述栅极之间形成接触孔，并向接触孔内注入第三掺杂物，所述第三掺杂物与所述第一掺杂物的类型相同；
(7)在整个芯片表面进行铝淀积和铝刻蚀；
(8)在整个芯片的表面覆盖钝化层，并开出用以焊接的压点区域。
2.根据权利要求1所述的垂直双扩散场效应管(VDMOS)的制造工艺，其特征在于，步骤(2)和步骤(4)共用同一光刻版。
3.根据权利要求1所述的垂直双扩散场效应管(VDMOS)的制造工艺，其特征在于，在步骤(1)和步骤(2)之间加入以下步骤：
(a)在所述有源区域进行JFET注入和扩散。
4.根据权利要求1所述的垂直双扩散场效应管(VDMOS)的制造工艺，其特征在于，在步骤(b)和(4)之间加入以下步骤：
(c)刻蚀掉所述栅氧化层，在所述有源区域覆盖重新覆盖新的栅氧化层。
5.一种基于权利要求1所述制造工艺的垂直双扩散场效应管(VDMOS)，其特征在于，包括：
形成于外延层内的具有第一掺杂物的掺杂体区；
位于所述掺杂体区的上方，并覆盖整个有源区域的栅氧化层；
位于所述栅氧化层下方并覆盖整个有源区域的耗尽层；
位于所述栅氧化层的上方，其端部分别与相邻的掺杂体区对应的栅极；
位于掺杂体区中的两侧，并对应相邻栅极的源极，所述源极具有与第一掺杂物类型相反的第二掺杂物。
6.根据权利要求5所述的垂直双扩散场效应管(VDMOS)，其特征在于，进一步包括：
隔离场氧化层：覆盖外延结构表面除去有源区域的其他区域；
位于所述栅极表面的介质层；
位于所述栅极之间的接触孔；所述接触孔具有与所述第一掺杂物类型相同的第三掺杂物；
位于整个芯片表面的铝金属层和钝化层以及用于焊接的压点区域。
7.根据权利要求5所述的垂直双扩散场效应管(VDMOS)，其特征在于，进一步包括JFET注入层。
CN201310092218.XA 2013-03-21 2013-03-21 一种垂直双扩散场效应管及其制造工艺 Active CN103151268B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310092218.XA CN103151268B (zh) 2013-03-21 2013-03-21 一种垂直双扩散场效应管及其制造工艺
TW102144438A TWI517267B (zh) 2013-03-21 2013-12-04 Vertical double diffusion field effect transistor and its manufacturing method
US14/184,277 US9245977B2 (en) 2013-03-21 2014-02-19 Vertical double-diffusion MOS and manufacturing technique for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310092218.XA CN103151268B (zh) 2013-03-21 2013-03-21 一种垂直双扩散场效应管及其制造工艺

Publications (2)

Publication Number Publication Date
CN103151268A CN103151268A (zh) 2013-06-12
CN103151268B true CN103151268B (zh) 2016-02-03

Family

ID=48549256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310092218.XA Active CN103151268B (zh) 2013-03-21 2013-03-21 一种垂直双扩散场效应管及其制造工艺

Country Status (3)

Country Link
US (1) US9245977B2 (zh)
CN (1) CN103151268B (zh)
TW (1) TWI517267B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299908B (zh) * 2013-07-19 2017-04-19 北大方正集团有限公司 Vdmos及其制造方法
CN104835736A (zh) * 2014-02-07 2015-08-12 北大方正集团有限公司 耗尽型双扩散金属氧化物晶体管制作方法
CN105097540B (zh) * 2014-05-21 2018-07-24 北大方正集团有限公司 平面vdmos器件的制造方法
CN104319284A (zh) 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
CN106033774A (zh) * 2015-03-13 2016-10-19 北大方正集团有限公司 一种场效应管及其制备方法
CN106847880B (zh) 2017-01-23 2019-11-26 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN107086245A (zh) * 2017-06-01 2017-08-22 苏州锴威特半导体有限公司 超高压vdmos晶体管及其生产方法
CN107871787B (zh) 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
CN109980009B (zh) * 2017-12-28 2020-11-03 无锡华润上华科技有限公司 一种半导体器件的制造方法和集成半导体器件
CN110047759A (zh) 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
CN110176401B (zh) * 2019-06-13 2022-08-30 深圳市锐骏半导体股份有限公司 一种降低vdmos生产成本的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN101017850A (zh) * 2007-02-14 2007-08-15 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248627A (en) * 1992-03-20 1993-09-28 Siliconix Incorporated Threshold adjustment in fabricating vertical dmos devices
JPH08236542A (ja) * 1995-02-23 1996-09-13 Fuji Electric Co Ltd 絶縁ゲート形サイリスタの製造方法
US5729037A (en) * 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
DE102005008191B4 (de) 2005-04-13 2010-12-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von VDMOS-Transistoren
DE102008035813B4 (de) * 2008-07-31 2014-05-15 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren durch lokale Gateanpassung
US8354698B2 (en) 2010-01-28 2013-01-15 System General Corp. VDMOS and JFET integrated semiconductor device
CN102299073A (zh) 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
US8963218B2 (en) * 2011-09-30 2015-02-24 Maxim Integrated Products, Inc. Dual-gate VDMOS device
US8748981B2 (en) * 2012-09-07 2014-06-10 Freescale Semiconductor, Inc. Semiconductor device and related fabrication methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN101017850A (zh) * 2007-02-14 2007-08-15 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺

Also Published As

Publication number Publication date
TW201438112A (zh) 2014-10-01
US20140284703A1 (en) 2014-09-25
CN103151268A (zh) 2013-06-12
US9245977B2 (en) 2016-01-26
TWI517267B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
CN104752511B (zh) 场效应半导体器件及其制造
TWI229941B (en) High voltage metal-oxide semiconductor device
CN102760754B (zh) 耗尽型vdmos及其制造方法
CN110459539A (zh) 集成esd保护的屏蔽栅沟槽mosfet及制造方法
CN102456578A (zh) 高压晶体管及其制造方法
CN109888017A (zh) 一种抗辐照ldmos器件
CN107910374A (zh) 超结器件及其制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN104659090B (zh) Ldmos器件及制造方法
CN102088020B (zh) 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN104659091A (zh) Ldmos器件及制造方法
CN109686736B (zh) 一种基于n型外延的jcd集成器件及其制备方法
CN105409006A (zh) 半导体装置
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
CN103208521B (zh) Hvmos器件及其形成方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
CN103531592B (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN102646712A (zh) 一种ldmos器件及其制造方法
CN105206675A (zh) Nldmos器件及其制造方法
CN110323138B (zh) 一种ldmos器件的制造方法
CN108550623A (zh) 集成有增强型和耗尽型vdmos的器件及其制造方法
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN107919398A (zh) 半超结器件及其制造方法
CN101714553A (zh) 单元晶体管、集成电路及显示系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200729

Address after: Room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou chuangqin Sensor Technology Co., Ltd

Address before: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: Silergy Semiconductor Technology (Hangzhou) Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211208

Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd.

Address before: 311100 room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou chuangqin Sensor Technology Co., Ltd

TR01 Transfer of patent right