CN106033774A - 一种场效应管及其制备方法 - Google Patents
一种场效应管及其制备方法 Download PDFInfo
- Publication number
- CN106033774A CN106033774A CN201510112044.8A CN201510112044A CN106033774A CN 106033774 A CN106033774 A CN 106033774A CN 201510112044 A CN201510112044 A CN 201510112044A CN 106033774 A CN106033774 A CN 106033774A
- Authority
- CN
- China
- Prior art keywords
- layer
- field effect
- preparation
- effect transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明所述的场效应管的制备方法，先在栅极氧化层上形成图案化的第一光刻胶层，以第一光刻胶层为掩膜进行离子注入以形成P+体区；再形成栅极，以栅极为掩膜形成P-体区；这就能够通过第一光刻胶层的图案控制P+体区在整个P体区中的相对面积，从而降低反向电流冲击时P体区的压降，使得此压降小于寄生三极管的开启电压，进而提高所述场效应管的性能，工艺简单，制备成本低。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种垂直双扩散场效应管的制备方法以及该方法制备的场效应管。
背景技术
垂直双扩散场效应管(vertical double-diffusion metal oxidesemiconductor，VDMOS)在1979年由H.W.Collins等人提出后，由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性，以及很好的热稳定性等特点，广泛应用于开关电源、照明驱动、汽车电子、马达驱动、工业控制、不间断电源等领域，逐渐改变了整个功率半导体器件的面貌。
现有技术中VDMOS的剖视图，如图1所示，包括层叠设置的N型衬底100与N型外延层101；由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的两个凹形P-体区102；由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的两个的凹形P+体区103，由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的四个凹形N+源区104；所述N+源区104、所述P+体区103形成在所述P-体区103内，沿沟道方向，所述N+源区104分别设置在所述P+体区103两侧，且设置在同一所述P+体区103两侧的所述N+源区104在所述N型衬底100上的投影与所述P+体区103在所述N型衬底100上的投影均部分重合。所述VDMOS还包括设置在所述N型外延层101远离所述N型衬底100的表面的若干栅极氧化层105，相邻所述栅极氧化层105间的区域暴露所述P+体区103以及所述N+源区104部分区域；在所述栅极氧化层105上设置的若干栅极106，所述栅极106上直接形成有覆盖所述栅极106上表面与侧壁的介质层107；所述介质层107上还形成有覆盖所述介质层107上表面与侧壁，并通过相邻所述栅极氧化层105间的区域形成与所述P+体区103以及所述N+源区104接触连接的源极108。
从上述结构可以看出，所述N+源区104、所述P+体区103、所述P-体区102以及所述N型外延层101形成了一个寄生的NPN三极管。当所述VDMOS器件关断时，由于设置在芯片两侧的源极108与漏极(图中未示出)间的反向电流会流经所述P-体区102，从而产生压降，如果此压降大于寄生三极管的开启电压，则该反向电流会因为三极管的放大作用将寄生三极管导通，此时，由于栅极电压已经不能关断所述VDMOS，从而导致所述VDMOS器件失效。为了防止器件失效的产生，现有技术中通常采用减少P+体区103电阻以避免寄生三极管的形成，或者增大P+体区103面积以降低反向电流冲击P体区的压降，使得此压降小于寄生三极管开启电压，以避免寄生三极管导通。
然而，现有技术中(如中国专利文献CN102184958A)所述P+体区103通常采用自对准注入工艺实现，即以所述栅极106为掩膜，在所述P-体区102中注入离子以形成所述P+体区103。这就意味着所述P+体区103的面积受限于相邻所述栅极106的间距，而相邻所述栅极106的间距关系到整个VDMOS器件的结构设计，如若希望增大P+体区103面积，则需要从新设计器件结构，研发投入大。
发明内容
为此，本发明所要解决的是现有解决VDMOS器件失效的方法研发投入大的问题，从而提供一种工艺简单，能够显著提高器件性能的场效应管的制备方法，以及该方法制备的场效应管。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所述的一种场效应管的制备方法，包括如下步骤：
S1、在N型衬底上依次形成层叠设置的N型外延层和栅极氧化层，在所述栅极氧化层上形成第一光刻胶层；
S2、对所述第一光刻胶层进行图案化，并以图案化后的第一光刻胶层为掩膜在所述N型外延层注入离子形成P+体区；
S3、在所述栅极氧化层上形成栅极；
S4、以所述栅极为掩膜在所述N型外延层注入离子形成P-体区；
S5、在所述N型外延层形成第二光刻胶层并图案化，以图案化后的所述第二光刻胶层以及所述栅极为掩膜在所述N型外延层注入离子形成N+源区；
S6、在所述栅极上直接形成覆盖所述栅极远离所述N型衬底的表面以及侧面的介质层；
S7、在所述介质层上直接形成覆盖所述介质层以及所述N型外延层的源极。
优选地，步骤S2中还包括对所述注入离子进行热驱入的步骤，驱入温度为1000℃～1200℃。
优选地，步骤S4中还包括对所述注入离子进行热驱入的步骤，驱入温度为1000℃～1200℃。
优选地，步骤S4之后还包括对所述P+体区以及所述P-体区中的所述注入离子进行热驱入的步骤，驱入温度均为1000℃～1200℃。
优选地，步骤S2中所述注入离子为BF2 +，剂量为1×1015～5×1015/cm2。
优选地，步骤S4中所述注入离子为B3+，剂量为1×1013～8×1013/cm2。
优选地，步骤S5中所述注入离子为P5+和/或As5+，剂量为5×1015～1×1016/cm2。
本发明所述的一种场效应管的制备方法，还包括在所述N型衬底远离所述N型外延层的一面形成漏极的步骤。
优选地，所述栅极为N型多晶硅层，厚度为所述栅极氧化层为氧化硅层，厚度为
本发明所述场效应管的制备方法所制备的场效应管。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的场效应管的制备方法，先在栅极氧化层上形成图案化的第一光刻胶层，以第一光刻胶层为掩膜进行离子注入以形成P+体区；再形成栅极，以栅极为掩膜形成P-体区；这就能够通过第一光刻胶层的图案控制P+体区在整个P体区中的相对面积，从而降低反向电流冲击时P体区的压降，使得此压降小于寄生三极管的开启电压，进而提高所述场效应管的性能，工艺简单，制备成本低。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是现有VDMOS的剖视图；
图2-1～图2-7是本发明所述的场效应管在制备过程中的剖视图；
图3是本发明所述的场效应管的制备方法的流程图。
图中附图标记表示为：100-N型衬底、101-N型外延层、102-P-体区、103-P+体区、104-N+源区、105-栅极氧化层、106-栅极、107-介质层、108-源极层、201-第一光刻胶层、202-第二光刻胶层。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
实施例
本实施例提供一种场效应管如图2-7所示，包括层叠设置的N型衬底100与N型外延层101；由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的两个凹形P-体区102；由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的两个的凹形P+体区103，由所述N型外延层101远离所述N型衬底100的表面深入其内部，且沿沟道方向依次设置的四个凹形N+源区104；所述N+源区104、所述P+体区103形成在所述P-体区102内，且所述P+体区103面积占所述P-体区102与所述P+体区103面积之和的比例为70％；沿沟道方向，所述N+源区104分别设置在所述P+体区103两侧，且设置在同一所述P+体区103两侧的所述N+源区104在所述N型衬底100上的投影与所述P+体区103在所述N型衬底100上的投影均部分重合。
所述场效应管还包括设置在所述N型外延层101远离所述N型衬底100的表面的若干栅极氧化层105，相邻所述栅极氧化层105间的区域暴露所述P+体区103以及所述N+源区104部分区域；在所述栅极氧化层105上设置的若干栅极106，所述栅极106上直接形成有覆盖所述栅极106上表面与侧壁的介质层107；所述介质层107上还形成有覆盖所述介质层107上表面与侧壁，并通过相邻所述栅极氧化层105间的区域形成与所述P+体区103以及所述N+源区104接触连接的源极108。
本实施例所述的场效应管中，所述P+体区103在所述P-体区102占比较大，这就能够通过第一光刻胶层的图案控制P+体区103在整个P体区(包括P-体区102和P+体区103)中的相对面积，从而降低反向电流冲击时P体区的压降，使得此压降小于寄生三极管的开启电压，进而提高所述场效应管的性能。
所述场效应管的制备方法，包括如下步骤：
S1、如图2-1所示，在N型衬底100上依次形成层叠设置的N型外延层101和栅极氧化层105，在所述栅极氧化层105上形成第一光刻胶层201。
所述N型衬底100选自但不限于通过直拉法、区熔法等方法生长的硅衬底，厚度通常为600μm，本实施例优选为厚度为600μm硅片；
所述N型外延层101选自但不限于掺N型杂质的N型外延层，厚度为本实施例优选为通过外延工艺制备的掺N型杂质P5+的N型外延层。由于外延层厚度主要与器件耐压大小有关，电压越高、外延层越后。本实施例中所述器件电压为600V，厚度为54μm。
所述栅极氧化层105选自但不限于氧化硅层，厚度为根据器件耐压性能选取，本实施例中所述栅极氧化层105为
所述第一光刻胶层201选自但不限于现有技术中的所有光刻胶，制备方法同现有技术。
S2、如图2-2所示，通过光刻工艺对所述第一光刻胶层201进行图案化，并以图案化后的第一光刻胶层201为掩膜在所述N型外延层101注入离子形成P+体区103。
所述注入离子选自但不限于BF2 +，剂量为1×1015～5×1015/cm2，注入能量为50KeV-150KeV，本实施例优选3×1015/cm2；
作为本发明的优选的实施例，本步骤还包括对所述注入离子进行热驱入的步骤，驱入温度为1100℃；作为本发明的可变换实施例，所述注入离子的驱入温度为1000℃～1200℃，均可以实现本发明的目的，属于本发明的保护范围。
S3、如图2-3所示，除去第一光刻胶层201，通过化学气相沉积工艺在所述栅极氧化层105上形成栅极106；
本实施例中所述栅极106为N型多晶硅层，厚度为作为本发明的可变换实施例，所述栅极106不限于此，厚度为均可以实现本发明的目的，属于本发明的保护范围。
S4、如图2-4所示，以所述栅极106为掩膜在所述N型外延层101注入离子形成P-体区102。
所述注入离子选自但不限于B3+，剂量为1×1013～8×1013/cm2，注入能量为50KeV-150KeV；本实施例优选为5×1013/cm2；作为本发明的优选的实施例，本步骤还包括对所述注入离子进行热驱入的步骤，驱入温度为1100℃，作为本发明的可变换实施例，所述驱入温度还可以为1000℃～1200℃。
S5、如图2-5所示，在所述N型外延层101形成第二光刻胶层202并图案化，以图案化后的所述第二光刻胶层202以及所述栅极106为掩膜在所述N型外延层101注入离子形成N+源区104；然后清除所述第二光刻胶层202。
所述第二光刻胶层202选自但不限于现有技术中的所有光刻胶，制备方法同现有技术。
所述注入离子选自但不限于B3+，剂量为1×1013～8×1013/cm2，注入能量为50KeV-150KeV；本实施例优选为5×1013/cm2；
作为本发明的优选的实施例，本步骤还包括对所述注入离子进行热驱入的步骤，驱入温度为1150℃；作为本发明的可变换实施例，所述注入离子的驱入温度为1000℃～1200℃，均可以实现本发明的目的，属于本发明的保护范围。
S6、如图2-6所示，通过低压力化学气相沉积法(LPCVD)工艺在所述栅极106上直接形成覆盖所述栅极106远离所述N型衬底100的表面以及侧面的介质层107；
本实施例中所述介质层107为1.1μm的氧化硅层，作为本发明的可变换实施例，所述介质层107还可以氮化硅层等其他介质层，厚度为1μm～1.2μm，均可以实现本发明的目的，属于本发明的保护范围。
作为本发明的优选实施例，本步骤前还包括通过刻蚀工艺对所述栅极氧化层105图案化的步骤，以暴露所述N型外延层101部分区域的步骤。
S7、如图2-7所示，通过磁控溅射和金属互联工艺在所述介质层107上直接形成覆盖所述介质层107以及所述N型外延层101的源极108；
本实施例中所述源极108为4μm掺杂有Si、Cu的Al层，作为本发明的可变换实施例，所述源极108还可以其它导电材料层，均可以实现本发明的目的，属于本发明的保护范围。
所述场效应管的制备方法，还包括在所述N型衬底100远离所述N型外延层101的一面形成漏极的步骤；
本实施例中所述漏极为依次层叠设置的Ti层/Ni层/Ag层，厚度为 其中，Ti层靠近所述N型衬底100设置。作为本发明的可变换实施例，所述漏极还可以其它导电材料层，均可以实现本发明的目的，属于本发明的保护范围。
作为本发明的可变换实施例，步骤S2中所述P+体区103的所述注入离子进行热驱入步骤以及步骤S5中所述P-体区102中所述注入离子进行热驱入的步骤，均可以在步骤S5之后进行，均可以实现本发明的目的，属于本发明的保护范围。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种场效应管的制备方法，其特征在于，包括如下步骤：
S1、在N型衬底(100)上依次形成层叠设置的N型外延层(101)和栅极氧化层(105)，在所述栅极氧化层(105)上形成第一光刻胶层(201)；
S2、对所述第一光刻胶层(201)进行图案化，并以图案化后的第一光刻胶层(201)为掩膜在所述N型外延层(101)注入离子形成P+体区(103)；
S3、在所述栅极氧化层(105)上形成栅极(106)；
S4、以所述栅极(106)为掩膜在所述N型外延层(101)注入离子形成P-体区(102)；
S5、在所述N型外延层(101)形成第二光刻胶层(202)并图案化，以图案化后的所述第二光刻胶层(202)以及所述栅极(106)为掩膜在所述N型外延层(101)注入离子形成N+源区(104)；
S6、在所述栅极(106)上直接形成覆盖所述栅极(106)远离所述N型衬底(100)的表面以及侧面的介质层(107)；
S7、在所述介质层(107)上直接形成覆盖所述介质层(107)以及所述N型外延层(101)的源极(108)。
2.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S2中还包括对所述注入离子进行热驱入的步骤，驱入温度为1000℃～1200℃。
3.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S4中还包括对所述注入离子进行热驱入的步骤，驱入温度为1000℃～1200℃。
4.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S4之后还包括对所述P+体区(103)以及所述P-体区(102)中的所述注入离子进行热驱入的步骤，驱入温度均为1000℃～1200℃。
5.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S2中所述注入离子为BF2 +，剂量为1×1015～5×1015/cm2。
6.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S4中所述注入离子为B3+，剂量为1×1013～8×1013/cm2。
7.根据权利要求1所述的场效应管的制备方法，其特征在于，步骤S5中所述注入离子为P5+和/或As5+，剂量为5×1015～1×1016/cm2。
8.根据权利要求1-7任一项所述的场效应管的制备方法，其特征在于，还包括在所述N型衬底(100)远离所述N型外延层(101)的一面形成漏极的步骤。
9.根据权利要求8所述的场效应管的制备方法，其特征在于，所述栅极(106)为N型多晶硅层，厚度为所述栅极氧化层(105)为氧化硅层，厚度为
10.一种权利要求1-9任一项所述场效应管的制备方法所制备的场效应管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112044.8A CN106033774A (zh) | 2015-03-13 | 2015-03-13 | 一种场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112044.8A CN106033774A (zh) | 2015-03-13 | 2015-03-13 | 一种场效应管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106033774A true CN106033774A (zh) | 2016-10-19 |
Family
ID=57150005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510112044.8A Pending CN106033774A (zh) | 2015-03-13 | 2015-03-13 | 一种场效应管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106033774A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497816A (zh) * | 2022-10-19 | 2022-12-20 | 晋芯电子制造(山西)有限公司 | 一种半导体场效应集成电路的制备系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
| CN103681842A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 一种vdmos管以及vdmos管的制造方法 |
| CN104409507A (zh) * | 2014-12-08 | 2015-03-11 | 武汉大学 | 低导通电阻vdmos器件及制备方法 |
-
2015
- 2015-03-13 CN CN201510112044.8A patent/CN106033774A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
| CN103681842A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 一种vdmos管以及vdmos管的制造方法 |
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
| CN104409507A (zh) * | 2014-12-08 | 2015-03-11 | 武汉大学 | 低导通电阻vdmos器件及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497816A (zh) * | 2022-10-19 | 2022-12-20 | 晋芯电子制造(山西)有限公司 | 一种半导体场效应集成电路的制备系统及方法 |
| CN115497816B (zh) * | 2022-10-19 | 2023-10-17 | 弘大芯源(深圳)半导体有限公司 | 一种半导体场效应集成电路及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104517852A (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| US10510834B2 (en) | High-voltage semiconductor device having a doped isolation region between a level shift region and a high voltage region | |
| CN112635540B (zh) | Ldmos器件及其制备方法 | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN114744037A (zh) | 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN113690320B (zh) | 垂直dmosfet及其制备方法、bcd器件 | |
| CN101170136A (zh) | 结型场效应管及其制造方法 | |
| CN107393814A (zh) | 一种mos功率器件及其制备方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN106033774A (zh) | 一种场效应管及其制备方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN109119473A (zh) | 一种晶体管及其制作方法 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161019 |
|
| RJ01 | Rejection of invention patent application after publication |