CN103441149B - 沟槽功率器件及其制作方法 - Google Patents

沟槽功率器件及其制作方法 Download PDF

Info

Publication number
CN103441149B
CN103441149B CN201310385747.9A CN201310385747A CN103441149B CN 103441149 B CN103441149 B CN 103441149B CN 201310385747 A CN201310385747 A CN 201310385747A CN 103441149 B CN103441149 B CN 103441149B
Authority
CN
China
Prior art keywords
hole
power device
boron
groove power
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310385747.9A
Other languages
English (en)
Other versions
CN103441149A (zh
Inventor
吴亚贞
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310385747.9A priority Critical patent/CN103441149B/zh
Publication of CN103441149A publication Critical patent/CN103441149A/zh
Application granted granted Critical
Publication of CN103441149B publication Critical patent/CN103441149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种沟槽功率器件及其制作方法,其中,所述制作方法包括:提供包括有源区和保护环区的半导体衬底;形成栅极结构;形成层间介质层,并在其上形成与所述沟槽功率器件的源级位置对应的第一通孔以及与保护环的位置对应的第二通孔;第一次离子注入形成阱区与保护环;依次沉积硼磷硅玻璃材料与隔离材料,在第一通孔上形成侧墙同时封闭第二通孔;进行第二次离子注入形成源区;刻蚀并填充第一通孔。本发明在沉积硼磷硅玻璃材料之后沉积一层隔离材料,再对硼磷硅玻璃材料进行回流,可以升高回流温度或增加回流时间,提高保护环区第二通孔的填充效果,从而防止后续的离子注入对第二通孔造成影响,提高沟槽功率器件的性能。

Description

沟槽功率器件及其制作方法
技术领域
本发明涉及半导体技术制造领域,特别涉及一种沟槽功率器件及其制作方法。
背景技术
为了缩小功率器件的尺寸,改善功率器件的性能,沟槽结构被引入到功率器件中,形成沟槽功率器件。沟槽功率器件是电子电路的重要组成部分,在截止状态时击穿电压高、漏电流小;在导通状态时,导通电阻低、导通管压降低;在开关转换时,开关速度快,并且具有通态损耗、断态损耗和开关损耗小等显著优点,已经成为集成电路等领域的主要功率器件。
图1是现有技术中沟槽功率器件的结构示意图。如图1所示,传统沟槽功率器件包括:包含有源区1与保护环区2的半导体衬底10;设置在半导体衬底10上的漏区11、在漏区11上形成的漂移区12以及在漂移区12上形成的沟道区13及保护环23;在沟道区13内形成有沟槽,栅极结构形成在所述沟槽内,栅极结构包括形成在沟槽侧壁上的栅极氧化物层16以及填充满沟槽的栅极多晶硅15;栅极结构两侧形成有有源区14。从所述半导体衬底10引出有漏极D,所述栅极结构中的多晶硅15引出有栅极G,所述源区14引出有源级S。在所述沟槽区13和保护环23上形成有层间介质层17,其中,在层间介质层17中对应源级S的位置上,形成第一通孔,对应保护环的位置上形成有第二通孔,所述第一通孔中形成有材质为硼磷硅玻璃的侧墙18,所述第二通孔被硼磷硅玻璃封闭。所述第一通孔中填充有金属,构成源级S的接触孔19,所述接触孔19实现与其它半导体器件的电性连接。
在现有技术中,制作所述沟槽功率器件的过程包括:1)在半导体衬底的漂移区中形成沟槽;2)在所述沟槽中形成沟槽功率器件的栅极;3)在半导体衬底上形成层间介质层;4)在层间介质层对应源级的位置形成第一通孔,对应保护环的位置形成第二通孔;5)进行离子注入,在第一通孔下方形成阱区,第二通孔下方形成保护环6)沉积硼磷硅玻璃并回流,在第一通孔中形成侧墙,第二通孔被封闭;7)在第一通孔下方的阱区中形成源区;8)填充第一通孔。
在现有技术中,形成内径较大的作为沟槽功率器件接触孔的第一通孔,以及作为保护环离子注入的第二通孔,进行阱区注入和保护环注入,然后利用硼磷硅玻璃形成沟槽功率器件接触孔的第一通孔的侧墙,缩小第一通孔的内径,同时封闭作为保护环离子注入的第二通孔,再进行源区离子注入。这样的工艺安排,实现了只利用一次光刻形成的通孔,就可以完成沟槽功率器件阱区注入、源区注入、保护环注入以及形成沟槽功率器件接触孔所在的通孔。但是由此形成的第二通孔的硼磷硅玻璃填充效果会受到影响,第二通孔的封闭效果不好,后续源区离子注入时,往往会导致第二通孔中有离子注入,造成沟槽功率器件的击穿电压过低。
发明内容
本发明提供了一种沟槽功率器件及其制作方法,以解决现有技术中保护环区第二通孔封闭效果不好造成的沟槽功率器件击穿电压过低的问题。
本发明提供的沟槽功率器件的制作方法,包括:
提供半导体衬底,所述半导体衬底包括有源区和保护环区;
在所述半导体衬底的有源区形成沟槽,在所述沟槽中形成沟槽功率器件的栅极;
在所述半导体衬底上形成层间介质层,并通过刻蚀在所述层间介质层上形成第一通孔与第二通孔,所述第一通孔与所述沟槽功率器件的源区位置对应,所述第二通孔与保护环的位置对应;
对所述第一通孔和第二通孔进行第一次离子注入,在所述第一通孔暴露出的半导体衬底中形成阱区,在所述第二通孔暴露出的半导体衬底中形成保护环;
在所述层间介质层上沉积硼磷硅玻璃材料,在所述硼磷硅玻璃材料上沉积一层隔离材料,通过刻蚀在所述第一通孔上形成侧墙,并对所述硼磷硅玻璃材料进行回流,封闭所述第二通孔;
进行第二次离子注入在所述第一通孔下方的阱区内形成源区,并进行退火;
对所述第一通孔暴露出的半导体衬底进行刻蚀,填充金属形成沟槽功率器件的接触孔。
进一步的,所述隔离材料的材质为氮化硅。
进一步的,所述氮化硅的厚度为
进一步的,对所述硼磷硅玻璃材料进行回流的温度为850℃~950℃。
进一步的,对所述硼磷硅玻璃材料进行回流的时间为25min~35min。
进一步的,对所述硼磷硅玻璃材料进行回流的温度为750℃~850℃。
进一步的,对所述硼磷硅玻璃材料进行回流的时间为45min~55min。
相应的,本发明还提出一种使用以上沟槽功率器件的制作方法制作的沟槽功率器件,包括:
包含有源区和保护环区的半导体衬底;
在所述半导体衬底的有源区形成有沟槽;
栅极结构形成在所述沟槽内,所述栅极结构两侧形成有阱区与源区,所述保护环区形成有保护环;
所述半导体衬底上形成有层间介质层,所述层间介质层中对应源级的位置上形成有第一通孔,对应保护环的位置上形成有第二通孔;
所述第一通孔中形成有侧墙,所述侧墙的材质从所述第一通孔内壁开始依次为硼磷硅玻璃材料与隔离材料,所述第二通孔中依次沉积有硼磷硅玻璃材料与隔离材料,将所述第二通孔封闭;
所述第一通孔延伸至源区内,其中填充有金属形成沟槽功率器件的接触孔。
发明人发现在沟槽功率器件的制作过程中,沉积硼磷硅玻璃材料之后再沉积一层氮化硅,可以提高硼磷硅玻璃材料的回流温度或者增加回流时间,从而提高保护环区第二通孔的封闭效果。发明人经过创造性劳动,获得了一种沟槽功率器件及其制作方法。
与现有技术相比,本发明具有以下优点:
1、本发明在沉积硼磷硅玻璃材料之后沉积一层隔离材料,再对硼磷硅玻璃材料进行回流,可以升高回流温度或增加回流时间,提高保护环区第二通孔的填充效果,保证第二通孔处于封闭状态,从而防止后续的离子注入对第二通孔造成影响,避免沟槽功率器件的击穿电压降低,提高沟槽功率器件的性能;
2、在沟槽功率器件的制作过程中增加一步氮化硅材料的沉积,工艺简单,便于操作,并且不会对沟槽功率器件的其他参数造成影响。
附图说明
图1是现有技术中沟槽功率器件的结构示意图。
图2为本发明一实施例所提供的沟槽功率器件的制作方法流程图。
图3~9为本发明一实施例所提供的沟槽功率器件的制作方法各步骤结构示意图。
具体实施方式
由背景技术可知,现有技术形成的保护环区第二通孔的封闭效果不好,可能会导致后续有离子注入,造成沟槽功率器件的击穿电压过低。发明人针对上述问题进行研究,发现在沟槽功率器件的制作过程中,沉积硼磷硅玻璃材料之后再沉积一层氮化硅,可以提高硼磷硅玻璃材料的回流温度或者增加回流时间,从而提高保护环区第二通孔的封闭效果。
经过进一步研究,发明人提出了一种沟槽功率器件及其制作方法。
以下结合附图和具体实施例对本发明提出的沟槽功率器件及其制作方法做进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚,需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用于方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例所提供的沟槽功率器件的制作方法流程图,如图2所示,本发明提出的一种沟槽功率器件的制作方法,包括以下步骤:
步骤01:提供半导体衬底,所述半导体衬底包括有源区和保护环区;
步骤02:在所述半导体衬底的有源区形成沟槽,在所述沟槽中形成沟槽功率器件的栅极;
步骤03:在所述半导体衬底上形成层间介质层,并通过刻蚀在所述层间介质层上形成第一通孔与第二通孔,所述第一通孔与所述沟槽功率器件的源区位置对应,所述第二通孔与保护环的位置对应;
步骤04:对所述第一通孔和第二通孔进行第一次离子注入,在所述第一通孔暴露出的半导体衬底中形成阱区,在所述第二通孔暴露出的半导体衬底中形成保护环;
步骤05:在所述层间介质层上沉积硼磷硅玻璃材料,在所述硼磷硅玻璃材料上沉积一层隔离材料,通过刻蚀在所述第一通孔上形成侧墙,并对所述硼磷硅玻璃材料进行回流,封闭所述第二通孔;
步骤06:进行第二次离子注入在所述第一通孔下方的阱区内形成源区,并进行退火;
步骤07:对所述第一通孔暴露出的半导体衬底进行刻蚀并填充金属形成沟槽功率器件的接触孔。
图3~9为本发明一实施例提供的沟槽功率器件的制作方法各步骤结构示意图,请参考图2所示,并结合图3~图9,详细说明本发明提出的沟槽功率器件的制作方法:
步骤01:提供半导体衬底,所述半导体衬底包括有源区10和保护环区20,如图3所示。在本实施例中,所述半导体衬底包括体硅层100、形成在所述体硅层100上的高掺杂N型硅层101,以及N型硅层101上外延生长的轻掺杂的N型外延层102作为漂移区。
步骤02:在所述半导体衬底的有源区10形成沟槽,在所述沟槽中形成沟槽功率器件的栅极,如图4所示。
通过曝光与刻蚀工艺在所述N型外延层102中形成沟槽,利用热氧化或者沉积工艺在所述沟槽中形成栅氧化层106,然后利用沉积工艺在所述沟槽内填充满栅极多晶硅105,以作为所述沟槽功率器件的栅极。
步骤03:在所述半导体衬底上形成层间介质层107,并通过刻蚀在所述层间介质层上形成第一通孔1与第二通孔2,所述第一通孔1与所述沟槽功率器件的源级位置对应,所述第二通孔2与保护环的位置对应,如图5所示。
本实施例中,所述层间介质层107可以是二氧化硅、磷硅玻璃层或低K介质层,或本领域技术人员公知的其他材料。在有源区10的第一通孔1,后续工艺中作为源级离子注入的掩膜图形,以及形成或作为源级上方的接触孔;在保护环区20的第二通孔2,作为保护环离子注入的掩膜图形。所述第一通孔1的径宽大于第二通孔2,且所述第一通孔1的径宽大于设定的所述沟槽功率器件的接触孔的尺寸。
步骤04:对所述第一通孔1和第二通孔2进行第一次离子注入,在所述第一通孔1暴露出的N型外延层102中形成阱区103,在所述第二通孔暴露出的N型外延层102中形成保护环203,如图6所示。
第一次离子注入为P型离子注入,第一通孔1的离子注入和第二通孔2的离子注入为同时进行,在离子注入之后进行退火工艺。
步骤05:在所述层间介质层107上沉积硼磷硅玻璃材料108,在所述硼磷硅玻璃材料108上沉积一层隔离材料109,通过刻蚀在所述第一通孔1上形成侧墙,并对所述硼磷硅玻璃材料108进行回流,封闭所述第二通孔2,如图7所示。
利用沉积工艺在第一通孔1和第二通孔2内形成硼磷硅玻璃材料108与隔离材料109,同时也会在层间介质层107的表面形成硼磷硅玻璃材料108与隔离材料109。由于第一通孔1的径宽大于第二通孔2的径宽,通过调节硼磷硅玻璃材料108与隔离材料109的厚度,可以使得第一通孔1内仅侧壁和底部被覆盖,而第二通孔2则被封闭。本实施例中,所述隔离材料是氮化硅,厚度为例如较佳的厚度为
在形成硼磷硅玻璃108与氮化硅109之后,利用垂直方向的等离子刻蚀工艺去除第一通孔1底部以及层间介质层107表面的硼磷硅玻璃108与氮化硅109,保留在第一通孔1侧壁上的硼磷硅玻璃108与氮化硅109作为侧墙,而在第二通孔2内的硼磷硅玻璃108与氮化硅109仍将所述第二通孔2封闭。
硼磷硅玻璃是一种掺硼和磷的二氧化硅玻璃,具有填充能力较好且流动性较好的性质,其通过回流可得平坦的表面。现有技术中的回流温度为800℃,回流时间为30min,通过在硼磷硅玻璃材料表面沉积一层隔离材料,可以通过提高硼磷硅玻璃的回流温度或回流时间,使得第二通孔的填充效果更好,从而保证第二通孔完全封闭。本实施例中,升高硼磷硅玻璃的回流温度至850℃~950℃,例如850℃、900℃、950℃,较佳的回流温度为900℃,同时回流时间保持在25min~35min,较佳的回流时间为300min;也可以保持硼磷硅玻璃的回流温度在750℃~850℃,较佳的为800℃,增加回流时间至45min~55min,例如45min、50min、55min,较佳的回流时间为50min。
步骤06:进行第二次离子注入在所述第一通孔1下方的阱区103内形成源区104,并进行退火,形成如图8所示的结构。
以层间介质层107和侧墙为掩膜进行第二次离子注入,在所述第一通孔1中形成源区104。由于在第一通孔1中形成了侧墙,内径较小,在这一步骤中离子注入的区域会小于前面步骤中只以层间介质层107为掩膜形成的离子注入区103。所述退火的目的是使得源区离子注入的离子具有活性。
步骤07:对所述第一通孔1暴露出的N型外延层102进行刻蚀并填充金属110形成沟槽功率器件的接触孔,形成如图9所示的结构。
所述刻蚀使得所述第一通孔1部分深入到N型外延层102中的源区104中,确保后续形成的接触孔能够充分的与源区104相接触。然后沉积金属层110填充第一通孔1形成所述沟槽功率器件源区104上的接触孔。
相应的,通过上述沟槽功率器件的制作方法形成的沟槽功率器件,参考图9,包括:
包含有源区10和保护环区20的半导体衬底;
在所述半导体衬底的有源区10形成有沟槽;
栅极结构形成在所述沟槽内,所述栅极结构包括形成在沟槽侧壁上的栅极氧化层106以及填充满沟槽的栅极多晶硅105;所述栅极结构两侧形成有阱区103与源区104,所述保护环区20形成有保护环203;
所述半导体衬底上形成有层间介质层107,所述层间介质层中对应源级的位置上形成有第一通孔1,对应保护环的位置上形成有第二通孔2;
所述第一通孔中形成有侧墙,所述侧墙的材质从所述第一通孔内壁开始依次为硼磷硅玻璃材料108与隔离材料109,所述第二通孔中依次沉积有硼磷硅玻璃材料108与隔离材料109,将所述第二通孔封闭;
所述第一通孔1延伸至源区104内,其中填充有金属110形成沟槽功率器件的接触孔。
综上所述,本发明在沉积硼磷硅玻璃材料之后沉积一层隔离材料,再对硼磷硅玻璃材料进行回流,可以升高回流温度或增加回流时间,提高保护环区第二通孔的填充效果,保证第二通孔处于封闭状态,从而防止后续的离子注入对第二通孔造成影响,避免沟槽功率器件的击穿电压降低,提高沟槽功率器件的性能;在沟槽功率器件的制作过程中增加一步氮化硅材料的沉积,工艺简单,便于操作,并且不会对沟槽功率器件的其他参数造成影响。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (7)

1.一种沟槽功率器件的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括有源区和保护环区;
在所述半导体衬底的有源区形成沟槽,在所述沟槽中形成沟槽功率器件的栅极;
在所述半导体衬底上形成层间介质层,并通过刻蚀在所述层间介质层上形成第一通孔与第二通孔,所述第一通孔与所述沟槽功率器件的源区位置对应,所述第二通孔与保护环的位置对应;
对所述第一通孔和第二通孔进行第一次离子注入,在所述第一通孔暴露出的半导体衬底中形成阱区,在所述第二通孔暴露出的半导体衬底中形成保护环;
在所述层间介质层上沉积硼磷硅玻璃材料,在所述硼磷硅玻璃材料上沉积一层隔离材料,通过刻蚀在所述第一通孔上形成侧墙,并对所述硼磷硅玻璃材料进行回流,封闭所述第二通孔;所述隔离材料的材质为氮化硅;
进行第二次离子注入在所述第一通孔下方的阱区内形成源区,并进行退火;
对所述第一通孔暴露出的半导体衬底进行刻蚀,填充金属形成沟槽功率器件的接触孔。
2.如权利要求1所述的沟槽功率器件的制作方法,其特征在于,所述氮化硅的厚度为
3.如权利要求1所述的沟槽功率器件的制作方法,其特征在于,对所述硼磷硅玻璃材料进行回流的温度为850℃~950℃。
4.如权利要求3所述的沟槽功率器件的制作方法,其特征在于,对所述硼磷硅玻璃材料进行回流的时间为25min~35min。
5.如权利要求1所述的沟槽功率器件的制作方法,其特征在于,对所述硼磷硅玻璃材料进行回流的温度为750℃~850℃。
6.如权利要求5所述的沟槽功率器件的制作方法,其特征在于,对所述硼磷硅玻璃材料进行回流的时间为45min~55min。
7.一种使用权利要求1~6所述的沟槽功率器件的制作方法制作的沟槽功率器件,其特征在于,包括:
包含有源区和保护环区的半导体衬底;
在所述半导体衬底的有源区形成有沟槽;
栅极结构形成在所述沟槽内,所述栅极结构两侧形成有阱区与源区,所述保护环区形成有保护环;
所述半导体衬底上形成有层间介质层,所述层间介质层中对应源级的位置上形成有第一通孔,对应保护环的位置上形成有第二通孔;
所述第一通孔中形成有侧墙,所述侧墙的材质从所述第一通孔内壁开始依次为硼磷硅玻璃材料与隔离材料,所述第二通孔中依次沉积有硼磷硅玻璃材料与隔离材料,将所述第二通孔封闭;
所述第一通孔延伸至源区内,其中填充有金属形成沟槽功率器件的接触孔。
CN201310385747.9A 2013-08-29 2013-08-29 沟槽功率器件及其制作方法 Active CN103441149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310385747.9A CN103441149B (zh) 2013-08-29 2013-08-29 沟槽功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310385747.9A CN103441149B (zh) 2013-08-29 2013-08-29 沟槽功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103441149A CN103441149A (zh) 2013-12-11
CN103441149B true CN103441149B (zh) 2017-06-16

Family

ID=49694834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310385747.9A Active CN103441149B (zh) 2013-08-29 2013-08-29 沟槽功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN103441149B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839780B (zh) * 2014-03-17 2017-03-08 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN103871840A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN105652176B (zh) * 2016-03-08 2018-06-05 上海华虹宏力半导体制造有限公司 一种保护环数量的测试方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258439A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置およびその製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
CN102945808B (zh) * 2012-11-30 2017-06-23 上海华虹宏力半导体制造有限公司 沟槽型mos晶体管制造方法
CN103065971B (zh) * 2012-12-24 2017-02-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法

Also Published As

Publication number Publication date
CN103441149A (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
TW200414541A (en) Trench power MOSFET and method of making the same
CN108735605A (zh) 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
CN103811549A (zh) 横向mosfet
CN114038915A (zh) 半导体功率器件及其制备方法
CN104966720A (zh) Tft基板结构及其制作方法
CN103441149B (zh) 沟槽功率器件及其制作方法
CN113921607B (zh) 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法
CN102237406A (zh) 射频ldmos器件及其制造方法
CN107393814A (zh) 一种mos功率器件及其制备方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
CN112133750A (zh) 深沟槽功率器件及其制备方法
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN105720089B (zh) 超级结及其制造方法
CN103065971B (zh) 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
TWI608609B (zh) 超接面元件及其製造方法
CN104425247A (zh) 一种绝缘栅双极型晶体管的制备方法
CN210200737U (zh) 一种多晶硅作为源区的沟槽mosfet结构
CN113299753A (zh) 屏蔽栅沟槽场效应晶体管结构及其制备方法
CN209104158U (zh) 功率器件和电子设备
TWI524524B (zh) 功率半導體元件之製法及結構
TWI517393B (zh) 半導體裝置及其製作方法
CN113054032A (zh) 一种高耐压平面型vdmos的结构及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant