CN112133750A - 深沟槽功率器件及其制备方法 - Google Patents
深沟槽功率器件及其制备方法 Download PDFInfo
- Publication number
- CN112133750A CN112133750A CN201910555460.3A CN201910555460A CN112133750A CN 112133750 A CN112133750 A CN 112133750A CN 201910555460 A CN201910555460 A CN 201910555460A CN 112133750 A CN112133750 A CN 112133750A
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- region
- power device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 118
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 25
- 239000004593 Epoxy Substances 0.000 claims description 15
- 230000001413 cellular effect Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000000197 pyrolysis Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 19
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- -1 silicide metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种深沟槽功率器件及其制备方法，包括：位于半导体基板上的外延层；位于元胞区的阱区内的多个沟槽栅，各沟槽栅间隔排布，各沟槽栅之间设置有源区；位于沟槽栅上层的源极电极及栅极电极，源极电极包括依次由下至上叠置的第一导电多晶硅层，第一金属硅化物层及第一金属层；以及位于终端保护区内的截止环结构。本发明的深沟槽功率器件及其制备方法保留自对准工艺的优点，有效增加元胞密度；通过大片多晶硅，使钛硅化物变相充分，避免漏电或雪崩能量应力变弱的情况，提高器件性能；将终端保护区的多晶硅通过沟槽直接接出，减小外围区域的面积，有利于芯片尺寸的减小。
Description
技术领域
本发明涉及集成电路设计及制造技术领域，特别是涉及一种深沟槽功率器件及其制备方法。
背景技术
深沟槽功率器件相较于平面功率器件，具有集成度高、导通电阻低、开关速度快、开关损耗小等特点，已广泛应用于电能变换及控制方面。
对于低压的深沟槽功率器件来讲，沟道电阻Rchannel占比约30％～40％，衬底电阻Rsub占比约40％～50％。沟道电阻Rchannel由沟道密度决定，沟道密度越大，沟道电阻越小。为了降低导通损耗，实现金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)极低的通态电阻，要求金属-氧化物半导体场效应晶体管并联更多更小的原胞，这就要求元胞尺寸不断减小。为了进一步提高沟道密度，自对准工艺是现有技术中一种有效的方法。
如图1所示，现有的深沟槽功率器件1常利用元胞11的栅极侧墙12形成接触孔13的自对准工艺，可以减小接触孔13的关键尺寸(Critical Dimension，CD)，减小光刻工艺中套刻误差对器件电学性能的影响，但是这种工艺相对复杂，元胞密度的增加仍然受到接触孔13的尺寸影响，元胞密度的增加有限。
为了进一步提高元胞密度，现有技术中采用栅多晶硅的下沉工艺结合自对准工艺制备深沟槽功率器件，源区与金属直接接触，可以有效增加元胞密度，但是随着元胞尺寸的不断减小，源区的尺寸越来越小，电极引出层与源区之间的钛(Ti)无法与源区的硅(Si)反应完成相变，从而产生漏电或回流，导致产品的雪崩能量应力(energy avalanche stress，EAS)下降。克服这个问题需要用到其它硅化物金属以及硅注入，增加工艺成本。
因此，如何在增加元胞密度的同时简化工艺、降低成本，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深沟槽功率器件及其制备方法，用于解决现有技术中高元胞密度与低工艺成本不能兼顾的问题。
为实现上述目的及其他相关目的，本发明提供一种深沟槽功率器件，所述深沟槽功率器件至少包括：
位于半导体基板上的外延层，所述外延层包括元胞区及终端保护区，所述终端保护区位于所述元胞区的外围；
位于所述元胞区的阱区内的多个沟槽栅，各沟槽栅间隔排布，各沟槽栅之间设置有源区，所述源区与所述沟槽栅的上表面齐平；
位于所述沟槽栅上层的源极电极及栅极电极，所述源极电极包括依次由下至上叠置的第一导电多晶硅层，第一金属硅化物层及第一金属层；
以及位于所述终端保护区内的截止环结构；
位于所述外延层下表面的衬底及位于所述衬底下表面的漏区。
可选地，所述衬底、所述外延层及所述源区的导电类型相同，所述阱区的导电类型与所述衬底、所述外延层及所述源区的导电类型相反。
可选地，所述阱区的深度小于所述沟槽栅的深度。
可选地，各沟槽栅之间的间距不大于0.2微米。
可选地，所述沟槽栅包括位于侧壁及底部的栅氧化物层，填充于所述栅氧化物层内部的栅多晶硅层，以及填充于所述栅氧化物层内部且位于所述栅多晶硅层上的绝缘介质层。
更可选地，所述绝缘介质层的材质包括氧化物。
可选地，所述第一金属硅化物层的材质包括钛硅化物。
可选地，所述第一金属层的材质包括铝。
可选地，所述第一导电多晶硅层的厚度不大于1000埃，所述第一导电多晶硅层的浓度不小于108个原子/立方厘米。
可选地，所述栅极电极包括依次由下至上叠置的第二导电多晶硅层，第二金属硅化物层及第二金属层。
更可选地，所述截止环结构包括位于沟槽侧壁及底部的截止环氧化物层，填充于所述截止环氧化物层内部的截止环多晶硅层、依次叠置于所述截止环多晶硅层上的第三导电多晶硅层、第三金属硅化物层及第三金属层，其中，所述截止环多晶硅层的上表面与所述截止环氧化物层的上表面齐平。
为实现上述目的及其他相关目的，本发明提供一种上述深沟槽功率器件的制备方法，所述深沟槽功率器件的制备方法至少包括：
1)提供一半导体基板，于所述半导体基板上形成外延层，于所述外延层的元胞区中形成第一沟槽，于所述外延层的终端保护区中形成第二沟槽；
2)于步骤1)形成的器件表面形成氧化物层，于所述氧化物层上形成第一多晶硅层，所述第一多晶硅层填充于所述第一沟槽及所述第二沟槽内且覆盖所述氧化物层；
3)将所述元胞区的第一多晶硅层的上表面刻蚀至低于所述外延层的上表面以形成栅多晶硅层，将所述终端保护区的第一多晶硅层的上表面刻蚀至与所述外延层的上表面齐平以形成截止环多晶硅层；
4)于所述元胞区的外延层中注入第一杂质离子以形成阱区，于所述阱区中注入第二杂质离子以形成源区；
5)于器件表面形成绝缘介质层，保留所述元胞区与所述终端保护区之间的绝缘介质层，将其他区域的所述绝缘介质层刻蚀至所述氧化物层的上表面，并将所述氧化物层刻蚀至所述外延层的表面，以于所述元胞区形成栅氧化物层，于所述终端保护区形成截止环氧化物层；
6)于器件表面形成第二多晶硅层；
7)刻蚀所述第二多晶硅层以确定源极电极及栅极电极的区域；
8)于所述第二多晶硅层上依次形成金属硅化物层及金属层。
可选地，所述深沟槽功率器件的制备方法还包括：在步骤2)之前于器件表面形成牺牲层，再去除所述牺牲层。
可选地，采用低压热解正硅酸乙酯或高密度电浆辅助化学气相沉积的方式形成所述绝缘介质层。
可选地，形成所述金属硅化物层的方法包括：于所述第二多晶硅层上形成金属钛并退火，所述金属钛与所述第二多晶硅层反应发生相变形成钛硅化物层。
可选地，将步骤4)移至步骤6)后执行。
如上所述，本发明的深沟槽功率器件及其制备方法，具有以下有益效果：
1、本发明的深沟槽功率器件及其制备方法保留自对准工艺的优点，有效增加元胞密度；
2、本发明的深沟槽功率器件及其制备方法通过大片多晶硅，使钛硅化物变相充分，避免漏电或雪崩能量应力变弱的情况，提高器件性能。
3、本发明的深沟槽功率器件及其制备方法将终端保护区的多晶硅通过沟槽直接接出，减小外围区域的面积，有利于芯片尺寸的减小。
附图说明
图1显示为现有技术中的深沟槽功率器件的截面结构示意图。
图2显示为本发明的深沟槽功率器件的一种制备方法流程示意图。
图3显示为本发明在半导体基板上形成外延层的截面结构示意图。
图4显示为本发明形成沟槽的截面结构示意图。
图5显示为本发明形成氧化物层及第一多晶硅层的截面结构示意图。
图6显示为本发明形成截止环多晶硅层的截面结构示意图。
图7显示为本发明形成栅多晶硅层的截面结构示意图。
图8显示为本发明形成阱区和源区的截面结构示意图。
图9显示为本发明形成绝缘介质层的截面结构示意图。
图10显示为本发明刻蚀绝缘介质层后的截面结构示意图。
图11显示为本发明形成第二多晶硅层的截面结构示意图。
图12显示为本发明刻蚀第二多晶硅层后的截面结构示意图。
图13显示为本发明刻蚀第二多晶硅层后的俯视结构示意图。
图14显示为本发明形成金属硅化物的截面结构示意图。
图15显示为本发明形成金属层的截面结构示意图。
图16显示为本发明的深沟槽功率器件的另一种制备方法流程示意图。
元件标号说明
1 深沟槽功率器件 11 元胞
12 栅极侧墙 13 接触孔
2a 元胞区 2b 终端保护区
20 半导体基板 20a 漏区
20b 衬底 21 外延层
22a 第一沟槽 22b 第二沟槽
23 氧化物层 23a 栅氧化物层
23b 截止环氧化物层 24 第一多晶硅层
24a 栅多晶硅层 24b 截止环多晶硅层
25 阱区 26 源区
27 绝缘介质层 28a 源极电极
281 第二多晶硅层 281a 第一导电多晶硅层
281b 第三导电多晶硅层 282a 第一金属硅化物层
282b 第三金属硅化物层 283a 第一金属层
283b 第三金属层 29a 沟槽栅
29b 截止环结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2～图15所示，本实施例提供一种深沟槽功率器件的制备方法，所述深沟槽功率器件的制备方法包括：
1)提供一半导体基板20，于所述半导体基板20上形成外延层21，于所述外延层21的元胞区2a中形成第一沟槽22a，于所述外延层21的终端保护区2b中形成第二沟槽22b。
具体地，如图3所示，所述半导体基板20包括位于所述外延层21下表面的衬底20b及位于所述衬底20b下表面的漏区20a。
具体地，于所述衬底20b上形成外延层21，所述外延层21的导电类型与所述衬底20b相同，在本实施例中，所述外延层21与所述衬底20b的导电类型为N型，且所述衬底20b的掺杂离子浓度大于所述外延层21的掺杂离子浓度。
具体地，如图4所示，形成所述第一沟槽22a及所述第二沟槽22b的步骤具体包括：于所述外延层21上依次形成硬掩膜层及抗反射层，并于所述抗反射层表面涂布光刻胶，基于所述第一沟槽22a及所述第二沟槽22b的图形及位置对所述光刻胶进行显影，基于所述光刻胶图形依次刻蚀所述抗反射层及所述硬掩膜层，基于所述硬掩膜层刻蚀所述外延层21以于所述外延层21的元胞区2a中形成多个第一沟槽22a，于所述外延层21的终端保护区2b中形成第二沟槽22b，再去除所述硬掩膜层。在本实施例中，各第一沟槽22a的间距不大于0.2微米。
2)于步骤1)形成的器件表面形成氧化物层23，于所述氧化物层23上形成第一多晶硅层24，所述第一多晶硅层24填充于所述第一沟槽22a及所述第二沟槽22b内且覆盖所述氧化物层23。
具体地，作为本实施例的一种实现方式，在形成所述氧化物层23之前，于器件表面形成牺牲层，所述牺牲层的材质包括氧化物，再去除所述牺牲层，以对所述第一沟槽22a及所述第二沟槽22b进行修复。
具体地，如图5所示，在器件表面沉积所述氧化物层23，所述氧化物层23形成于所述第一沟槽22a及所述第二沟槽22b的侧壁、底部，以及所述外延层23的上表面。再于所述氧化物层23的表面沉积所述第一多晶硅层24，所述第一多晶硅层24填充满所述第一沟槽22a及所述第二沟槽22b内，并完全覆盖所述氧化物层23。
3)将所述元胞区2a的第一多晶硅层24的上表面刻蚀至低于所述外延层21的上表面以形成栅多晶硅层24a，将所述终端保护区2b的第一多晶硅层24的上表面刻蚀至与所述外延层21的上表面齐平以形成截止环多晶硅层24b。
具体地，如图6所示，将所述第一多晶硅层24刻蚀至与所述外延层21的上表面齐平，以于所述终端保护区2b中形成截止环多晶硅层24b；如图7所示，再次刻蚀所述第一多晶硅层24，将所述元胞区2a的第一多晶硅层24刻蚀至所述第一沟槽22a内，且低于所述外延层21的上表面，以形成栅多晶硅层24a。
4)于所述元胞区2a的外延层21中注入第一杂质离子以形成阱区25，于所述阱区25中注入第二杂质离子以形成源区26。
具体地，如图8所示，于所述元胞区2a的外延层21中注入第一杂质离子以形成阱区25，所述阱区25的深度小于所述第一沟槽22a的深度。所述阱区25的导电类型与所述外延层21及所述衬底20b的导电类型相反，在本实施例中，所述阱区25的导电类型为P型(轻掺杂)。于所述阱区25中注入第二杂质离子以形成源区26。所述源区26的导电类型与所述阱区25的导电类型相反，在本实施例中，所述源区26的导电类型为N型(重掺杂)。
5)于步骤4)形成的器件表面形成绝缘介质层27，保留所述元胞区2a与所述终端保护区2b之间的绝缘介质层27，将其他区域的所述绝缘介质层27刻蚀至所述氧化物层23的上表面，并将所述氧化物层23刻蚀至所述外延层21的表面，以于所述元胞区2a形成栅氧化物层23a，于所述终端保护区2b形成截止环氧化物层23b。
具体地，如图9所示，于器件表面沉积所述绝缘介质层27，所述绝缘介质层27的材质包括氧化物，形成所述绝缘介质层21的方法包括但不限于低压热解正硅酸乙酯(LPTEOS)或高密度电浆辅助化学气相沉积(HDP)。
具体地，如图10所示，将所述绝缘介质层27刻蚀至所述外延层21的上表面，保留所述元胞区2a与所述终端保护区2b之间的绝缘介质层27，保留的绝缘介质层27填充至所述第一沟槽22a中，且至少覆盖所述元胞区2a与所述终端保护区2b之间位于所述外延层21上表面的所述氧化物层23；将所述氧化物层23刻蚀至所述外延层21的上表面，所述元胞区2a与所述终端保护区2b之间被所述绝缘介质层27覆盖的所述氧化物层23保留；此时，所述第一沟槽22a中形成栅氧化物层23a，所述第二沟槽22b中形成截止环氧化物层23b。
6)于步骤5)形成的器件表面形成第二多晶硅层281。
具体地，如图11所示，于器件表面沉积第二多晶硅层281，在本实施例中，所述第二多晶硅层281的厚度不大于1000埃，所述第二多晶硅层281为重掺杂，优选为掺杂浓度不小于108个原子/立方厘米。所述第二多晶硅层281形成的方式包括但不限于物理气相沉积或化学气相沉积，在此不一一列举。
7)刻蚀所述第二多晶硅层281以确定源极电极及栅极电极的区域。
具体地，如图12所示，刻蚀所述第二多晶硅层281将源极电极、栅极电极及截止环电极分开，得到所述源极电极对应的第一导电多晶硅层281a，所述栅极电极对应的第二导电多晶硅层(图中未显示)，所述截止环电极对应的第三导电多晶硅层281b。如图13所示为所述元胞区2a的俯视图，其中，包括多个间隔分布的第一导电多晶硅层281a，且各第一导电多晶硅层281a与各沟槽栅29a垂直排布；各第二导电多晶硅层通过各沟槽栅29a的端部引出，因此图中未显示。
8)于所述第二多晶硅层上依次形成金属硅化物层及金属层。
具体地，如图14所示，于器件表面溅射硅化物金属，在本实施例中采用金属钛(Ti)，再进行退火处理；然后去除所述绝缘介质层27表面的硅化物金属，再进行快速退火处理，在本实施例中，通过NH4OH+H2O2去除金属钛；所述硅化物金属与多晶硅发生相变反应得到金属硅化物层，其中，位于所述第一导电多晶硅层281a上的金属硅化物层定义为第一金属硅化物层282a，位于所述第二导电多晶硅层上的金属硅化物层定义为第二金属硅化物层(图中未显示)，位于所述第三导电多晶硅层281b上的金属硅化物层定义为第三金属硅化物层282b。
具体地，如图15所示，于器件表面沉积金属，在本实施例中采用金属铝(Al)，再通过刻蚀去除所述绝缘介质层27表面的金属，以于所述第一金属硅化物层282a上形成第一金属层283a，于所述第二金属硅化物层上形成第二金属层(图中未显示)，于所述第三金属硅化物层282b上形成第三金属层283b。
本实施例的制备方法在增加元胞密度的同时，通过大片导电多晶硅，使钛硅化物变相充分，避免漏电或雪崩能量应力变弱的情况，提高器件性能；且通过沟槽直接接出截止环中的多晶硅，减小外围区域的面积，有利于芯片尺寸的减小。
需要说明的是，本发明中的刻蚀工艺中的一个或多个采用自对准工艺，在此不一一赘述。
需要说明的是，本实施例为本发明的一种优选实施方式，可简化工艺，进一步减小芯片尺寸。在实际使用中，所述栅极电极及截止环电极的制备方法可采用现有技术中的任意一种，不限于本实施例。
实施例二
如图16所示，本实施例提供一种深沟槽功率器件的制备方法，与实施例一的不同之处在于，将实施例一中的步骤4)移至步骤6)后执行。
本实施例的其他步骤及反应条件与实施例一相同，在此不一一赘述。
实施例三
如图15所示，本实施例提供一种深沟槽功率器件，所述深沟槽功率器件包括：
半导体基板20，外延层21，多个沟槽栅29a，源极电极28a，栅极电极及截止环结构29b。
如图15所示，所述半导体基板20位于底层，所述半导体基板20包括衬底20b及位于所述衬底20b下表面的漏区20a。
如图15所示，所述外延层21位于所述半导体基板20的上层，所述外延层21包括元胞区2a及终端保护区2b，所述终端保护区2b位于所述元胞区2a的外围。
具体地，所述外延层21的导电类型与所述衬底20b的导电类型相同，在本实施例中，外延层21为N型掺杂。
如图15所示，所述沟槽栅29a位于所述元胞区2a的阱区25内，各沟槽栅29a间隔排布，各沟槽栅29a之间设置有源区26，所述源区26与所述沟槽栅29a的上表面齐平。
具体地，所述沟槽栅29a包括位于侧壁及底部的栅氧化物层23a，填充于所述栅氧化物层23a内部的栅多晶硅层24a，以及填充于所述栅氧化物层23a内部且位于所述栅多晶硅层24a上的绝缘介质层27，所述绝缘介质层27的材质包括但不限于氧化物，所述沟槽栅29a的上表面与所述外延层21的上表面齐平。在本实施例中，各沟槽栅29a之间的间距不大于0.2微米，以提高元胞密度。
具体地，所述阱区25的深度小于所述沟槽栅29a的深度；所述阱区25的导电类型与所述外延层21的导电类型相反，在本实施例中，所述阱区25为P型轻掺杂。所述源区26的导电类型与所述阱区25的导电类型相反，在本实施例中，所述源区26为N型重掺杂。
如图15所示，所述源极电极28a位于所述沟槽栅29a上层，且与所述沟槽栅29a的水平面上垂直设置。
具体地，所述源极电极28a包括依次由下至上叠置的第一导电多晶硅层281a，第一金属硅化物层282a及第一金属层283a。在本实施例中，所述第一导电多晶硅281a的厚度不大于1000埃，所述第一导电多晶硅层的浓度不小于108个原子/立方厘米；所述第一金属硅化物层282a的材质包括但不限于钛硅化物；所述第一金属层283a的材质包括但不限于铝。
具体地，如图13所示，各栅极电极通过各沟槽栅29a的端部引出，图中未显示，在本实施例中，所述栅极电极包括依次由下至上叠置的第二导电多晶硅层，第二金属硅化物层及第二金属层，各材料层的材质与所述源极电极28a对应相同，在此不一一赘述。在实际应用中，所述栅极电极可不包括所述第二导电多晶硅层，不以本实施例为限。
如图15所示，所述截止环结构29b位于所述终端保护区2b内。
具体地，所述截止环结构29b包括位于沟槽侧壁及底部的截止环氧化物层23b，填充于所述截止环氧化物层23b内部的截止环多晶硅层24b、依次叠置于所述截止环多晶硅层24b上的第三导电多晶硅层281b、第三金属硅化物层282b及第三金属层283b。所述第三导电多晶硅层281b、所述第三金属硅化物层282b及所述第三金属层283b的材质与所述源极电极28a对应相同，在此不一一赘述，其中，所述截止环多晶硅层24b的上表面与所述截止环氧化物层23b的上表面齐平。需要说明的是，所述截止环多晶硅层24b的上层可设置绝缘层，通过对绝缘层开口引出电极，不以本实施例为限。
本实施例的深沟槽功率器件通过一层重掺杂的多晶硅，将增个源区连接起来形成大块面积，再在大块的重掺杂多晶硅上沉积硅化物金属形成金属硅化物层。这样，各第一沟槽之间的源区关键尺寸可以减小到小于0.2微米以下，而不需要采用其他额外或特殊的工艺，降低工艺成本。
综上所述，本发明提供一种深沟槽功率器件及其制备方法，包括：位于半导体基板上的外延层，所述外延层包括元胞区及终端保护区，所述终端保护区位于所述元胞区的外围；位于所述元胞区的阱区内的多个沟槽栅，各沟槽栅间隔排布，各沟槽栅之间设置有源区，所述源区与所述沟槽栅的上表面齐平；位于沟槽栅上层的源极电极及栅极电极，所述源极电极包括依次由下至上叠置的第一导电多晶硅层，第一金属硅化物层及第一金属层；以及位于所述终端保护区内的截止环结构。首先，提供一半导体基板，于所述半导体基板上形成外延层，于所述外延层的元胞区中形成第一沟槽，于所述外延层的终端保护区中形成第二沟槽；于器件表面形成氧化物层，于所述氧化物层上形成第一多晶硅层，所述第一多晶硅层填充于所述第一沟槽及所述第二沟槽内且覆盖所述氧化物层；将所述元胞区的第一多晶硅层的上表面刻蚀至低于所述外延层的上表面以形成栅多晶硅层，将所述终端保护区的第一多晶硅层的上表面刻蚀至与所述外延层的上表面齐平以形成截止环多晶硅层；于所述元胞区的外延层中注入第一杂质离子以形成阱区，于所述阱区中注入第二杂质离子以形成源区；于器件表面形成绝缘介质层，保留所述元胞区与所述终端保护区之间的绝缘介质层，将其他区域的所述绝缘介质层刻蚀至所述氧化物层的上表面，并将所述氧化物层刻蚀至所述外延层的表面，以于所述元胞区形成栅氧化物层，于所述终端保护区形成截止环氧化物层；于器件表面形成第二多晶硅层；刻蚀所述第二多晶硅层以确定源极电极及栅极电极的区域；于所述第二多晶硅层上依次形成金属硅化物层及金属层。本发明的深沟槽功率器件及其制备方法保留自对准工艺的优点，有效增加元胞密度；通过大片多晶硅，使钛硅化物变相充分，避免漏电或雪崩能量应力变弱的情况，提高器件性能；将终端保护区的多晶硅通过沟槽直接接出，减小外围区域的面积，有利于芯片尺寸的减小。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种深沟槽功率器件，其特征在于，所述深沟槽功率器件至少包括：
位于半导体基板上的外延层，所述外延层包括元胞区及终端保护区，所述终端保护区位于所述元胞区的外围；
位于所述元胞区的阱区内的多个沟槽栅，多个所述沟槽栅间隔排布，多个所述沟槽栅之间设置有源区，所述源区与所述沟槽栅的上表面齐平；
位于所述沟槽栅上层的源极电极及栅极电极，所述源极电极包括依次由下至上叠置的第一导电多晶硅层、第一金属硅化物层及第一金属层；
位于所述终端保护区内的截止环结构；
位于所述外延层下表面的衬底及位于所述衬底下表面的漏区。
2.根据权利要求1所述的深沟槽功率器件，其特征在于：所述衬底、所述外延层及所述源区的导电类型相同，所述阱区的导电类型与所述衬底、所述外延层及所述源区的导电类型相反。
3.根据权利要求1所述的深沟槽功率器件，其特征在于：各沟槽栅之间的间距不大于0.2微米。
4.根据权利要求1所述的深沟槽功率器件，其特征在于：所述沟槽栅包括位于侧壁及底部的栅氧化物层，填充于所述栅氧化物层内部的栅多晶硅层，以及填充于所述栅氧化物层内部且位于所述栅多晶硅层上的绝缘介质层。
5.根据权利要求1所述的深沟槽功率器件，其特征在于：所述栅极电极包括依次由下至上叠置的第二导电多晶硅层、第二金属硅化物层及第二金属层。
6.根据权利要求1～5任意一项所述的深沟槽功率器件，其特征在于：所述截止环结构包括位于沟槽侧壁及底部的截止环氧化物层，填充于所述截止环氧化物层内部的截止环多晶硅层、依次叠置于所述截止环多晶硅层上的第三导电多晶硅层、第三金属硅化物层及第三金属层，其中，所述截止环多晶硅层的上表面与所述截止环氧化物层的上表面齐平。
7.一种如权利要求1～6任意一项所述的深沟槽功率器件的制备方法，其特征在于，所述深沟槽功率器件的制备方法至少包括：
1)提供一半导体基板，于所述半导体基板上形成外延层，于所述外延层的元胞区中形成第一沟槽，于所述外延层的终端保护区中形成第二沟槽；
2)于步骤1)形成的器件表面形成氧化物层，于所述氧化物层上形成第一多晶硅层，所述第一多晶硅层填充于所述第一沟槽及所述第二沟槽内且覆盖所述氧化物层；
3)将所述元胞区的第一多晶硅层的上表面刻蚀至低于所述外延层的上表面以形成栅多晶硅层，将所述终端保护区的第一多晶硅层的上表面刻蚀至与所述外延层的上表面齐平以形成截止环多晶硅层；
4)于所述元胞区的外延层中注入第一杂质离子以形成阱区，于所述阱区中注入第二杂质离子以形成源区；
5)于器件表面形成绝缘介质层，保留所述元胞区与所述终端保护区之间的绝缘介质层，将其他区域的所述绝缘介质层刻蚀至所述氧化物层的上表面，并将所述氧化物层刻蚀至所述外延层的表面，以于所述元胞区形成栅氧化物层，于所述终端保护区形成截止环氧化物层；
6)于器件表面形成第二多晶硅层；
7)刻蚀所述第二多晶硅层以确定源极电极及栅极电极的区域；
8)于所述第二多晶硅层上依次形成金属硅化物层及金属层。
8.根据权利要求7所述的深沟槽功率器件的制备方法，其特征在于：所述深沟槽功率器件的制备方法还包括：在步骤2)之前于器件表面形成牺牲层，再去除所述牺牲层。
9.根据权利要求7所述的深沟槽功率器件的制备方法，其特征在于：采用低压热解正硅酸乙酯或高密度电浆辅助化学气相沉积的方式形成所述绝缘介质层。
10.根据权利要求7所述的深沟槽功率器件的制备方法，其特征在于：形成所述金属硅化物层的方法包括：于所述第二多晶硅层上形成金属钛并退火，所述金属钛与所述第二多晶硅层反应发生相变形成钛硅化物层。
11.根据权利要求7～10任意一项所述的深沟槽功率器件的制备方法，其特征在于：将步骤4)移至步骤6)后执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555460.3A CN112133750B (zh) | 2019-06-25 | 2019-06-25 | 深沟槽功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555460.3A CN112133750B (zh) | 2019-06-25 | 2019-06-25 | 深沟槽功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112133750A true CN112133750A (zh) | 2020-12-25 |
| CN112133750B CN112133750B (zh) | 2024-02-13 |
Family
ID=73850003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910555460.3A Active CN112133750B (zh) | 2019-06-25 | 2019-06-25 | 深沟槽功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112133750B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113284954A (zh) * | 2021-07-22 | 2021-08-20 | 成都蓉矽半导体有限公司 | 一种高沟道密度的碳化硅mosfet及其制备方法 |
| CN117153855A (zh) * | 2023-10-30 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种背照式图像传感器的半导体结构及其制作方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63209159A (ja) * | 1987-02-25 | 1988-08-30 | Mitsubishi Electric Corp | １トランジスタ型ダイナミツクメモリセル |
| US20030020102A1 (en) * | 2001-07-24 | 2003-01-30 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices, and their manufacture |
| CN201611658U (zh) * | 2010-01-08 | 2010-10-20 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件 |
| US20120256258A1 (en) * | 2011-04-11 | 2012-10-11 | Great Power Semiconductor Corp. | Trench power mosfet structure with high cell density and fabrication method thereof |
| JP2013201451A (ja) * | 2013-06-03 | 2013-10-03 | Renesas Electronics Corp | 半導体装置 |
| WO2014075632A1 (en) * | 2012-11-19 | 2014-05-22 | Shenzhen Byd Auto R & D Company Limited | Trench mosfet and method for forming the same |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN204375758U (zh) * | 2015-01-28 | 2015-06-03 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件 |
| US20160268445A1 (en) * | 2015-03-11 | 2016-09-15 | Renesas Electronics Corporation | Semiconductor device and a manufacturing method thereof |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| US20180128774A1 (en) * | 2016-11-07 | 2018-05-10 | Epistar Corporation | Sensing device |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| CN108799461A (zh) * | 2018-08-08 | 2018-11-13 | 北京因时机器人科技有限公司 | 一种直线驱动器 |
| CN108962989A (zh) * | 2017-05-23 | 2018-12-07 | 中航（重庆）微电子有限公司 | 一种沟槽型mos器件及其制造方法 |
-
2019
- 2019-06-25 CN CN201910555460.3A patent/CN112133750B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63209159A (ja) * | 1987-02-25 | 1988-08-30 | Mitsubishi Electric Corp | １トランジスタ型ダイナミツクメモリセル |
| US20030020102A1 (en) * | 2001-07-24 | 2003-01-30 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices, and their manufacture |
| CN201611658U (zh) * | 2010-01-08 | 2010-10-20 | 无锡新洁能功率半导体有限公司 | 一种深沟槽功率mos器件 |
| US20120256258A1 (en) * | 2011-04-11 | 2012-10-11 | Great Power Semiconductor Corp. | Trench power mosfet structure with high cell density and fabrication method thereof |
| WO2014075632A1 (en) * | 2012-11-19 | 2014-05-22 | Shenzhen Byd Auto R & D Company Limited | Trench mosfet and method for forming the same |
| JP2013201451A (ja) * | 2013-06-03 | 2013-10-03 | Renesas Electronics Corp | 半導体装置 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN204375758U (zh) * | 2015-01-28 | 2015-06-03 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件 |
| US20160268445A1 (en) * | 2015-03-11 | 2016-09-15 | Renesas Electronics Corporation | Semiconductor device and a manufacturing method thereof |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| US20180128774A1 (en) * | 2016-11-07 | 2018-05-10 | Epistar Corporation | Sensing device |
| CN108962989A (zh) * | 2017-05-23 | 2018-12-07 | 中航（重庆）微电子有限公司 | 一种沟槽型mos器件及其制造方法 |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| CN108799461A (zh) * | 2018-08-08 | 2018-11-13 | 北京因时机器人科技有限公司 | 一种直线驱动器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113284954A (zh) * | 2021-07-22 | 2021-08-20 | 成都蓉矽半导体有限公司 | 一种高沟道密度的碳化硅mosfet及其制备方法 |
| CN117153855A (zh) * | 2023-10-30 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种背照式图像传感器的半导体结构及其制作方法 |
| CN117153855B (zh) * | 2023-10-30 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种背照式图像传感器的半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112133750B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| KR20000077153A (ko) | 자기-정렬 트렌치를 갖는 모스-게이트 디바이스의 성형방법 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN211295110U (zh) | 一种优化电特性的dmos | |
| CN111564493A (zh) | 沟渠式功率电晶体及其制作方法 | |
| CN210403736U (zh) | Sgt器件 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN112652652A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN112582468A (zh) | Sgt器件及其制备方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN112820645A (zh) | 一种功率半导体器件及其制备方法 | |
| CN115020240B (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| US11682725B2 (en) | Semiconductor device with isolation layer | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN112530867B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN114678425A (zh) | 碳化硅半导体器件及其制作方法 | |
| CN211480035U (zh) | 一种半导体器件 | |
| CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |