CN102945808B - 沟槽型mos晶体管制造方法 - Google Patents

沟槽型mos晶体管制造方法 Download PDF

Info

Publication number
CN102945808B
CN102945808B CN201210507109.5A CN201210507109A CN102945808B CN 102945808 B CN102945808 B CN 102945808B CN 201210507109 A CN201210507109 A CN 201210507109A CN 102945808 B CN102945808 B CN 102945808B
Authority
CN
China
Prior art keywords
contact hole
boron
deposition
contact
phosphorosilicate glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210507109.5A
Other languages
English (en)
Other versions
CN102945808A (zh
Inventor
吴亚贞
楼颖颖
刘宪周
肖培
冯凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210507109.5A priority Critical patent/CN102945808B/zh
Publication of CN102945808A publication Critical patent/CN102945808A/zh
Application granted granted Critical
Publication of CN102945808B publication Critical patent/CN102945808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种沟槽型MOS晶体管制造方法包括：在硅片中形成沟槽；在沟槽中形成栅极结构；沉积层间电介质层，并通过刻蚀在层间电介质层中形成两种接触孔的图案，一种是对应于与有源区接触的接触孔的图案，另一种是作为器件外围保护环的图案；在两种接触孔中离子注入B和P，在有源区形成阱区和源区，同时在保护环区形成保护环；在两种接触孔的图案中沉积正硅酸乙酯；在两种接触孔的图案中沉积硼磷硅玻璃；对硼磷硅玻璃进行回流，将保护环区的接触孔密封；对硼磷硅玻璃进行刻蚀以形成与有源区接触的接触孔的隔离物，从而将与有源区接触的接触孔的初始关键尺寸缩小为最终关键尺寸；以正硅酸乙酯和硼磷硅玻璃为阻挡层对硅衬底进行刻蚀，以形成与有源区接触的接触孔；形成接触孔阻挡层并沉积金属，再对金属进行刻蚀。

Description

沟槽型MOS晶体管制造方法
技术领域
本发明涉及半导体制造工艺，更具体地说，本发明涉及一种沟槽型MOS晶体管制造方法。
背景技术
沟槽型MOS(trench MOS)晶体管作为一种新型垂直结构器件，是在VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型MOS的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。
图1是传统沟槽型MOS晶体管的横截面图。如图1所示，传统沟槽型MOS晶体管包括半导体衬底100、设置在半导体衬底100上的漏区101、在漏区101上形成的漂移区102、在漂移区上形成的沟道区103和在沟道区103上形成的源区104。其中，如图1所示，栅极结构包括形成在沟槽侧壁上的栅极氧化物层106以及填充了沟槽的栅极多晶硅105。
以N型沟槽型MOS晶体管为例，漏区101采用高掺杂的N型衬底。并在其上外延生长有低浓度的N型掺杂剂作为漂移区102。沟道体103可注入有P型掺杂剂。源区104可注入有N型掺杂剂。
在现有技术中，阱区注入、源区注入以及接触孔形成这三道工艺是三个步骤完成的；具体地说，在根据现有技术的沟槽型MOS晶体管制造方法中，依次执行沟槽的光刻与刻蚀、栅极结构的形成、层间电介质(Inter Layer Dielectrics)的沉积及接触孔形成前的光刻与刻蚀、阱区注入、源区注入、接触孔形成、以及金属光刻与刻蚀等步骤。但是，由于阱区注入、源区注入以及接触孔形成这三道工艺是三个步骤完成的，所以需要3块光罩来完成这三道工艺。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够将阱区注入、源区注入以及接触孔形成这三道工艺集成在一道光刻工艺中的沟槽型MOS晶体管制造方法。
为了实现上述技术目的，根据本发明，提供了一种沟槽型MOS晶体管制造方法，于包括：沟槽形成步骤，用于在硅片中形成沟槽；栅极结构的形成步骤，用于在沟槽中形成栅极结构；层间电介质的沉积及刻蚀步骤，用于沉积层间电介质层，并通过刻蚀在层间电介质层中形成两种接触孔的图案，一种是对应于与有源区接触的接触孔的图案，另一种是作为器件外围保护环的图案；在两种接触孔中离子注入B和P，在有源区形成阱区和源区，同时在保护环区形成保护环；第一沉积步骤，用于在两种接触孔的图案中沉积正硅酸乙酯；第二沉积步骤，用于在两种接触孔的图案中沉积硼磷硅玻璃；硼磷硅玻璃回流步骤，用于对硼磷硅玻璃进行回流，将保护环区的接触孔密封；硼磷硅玻璃刻蚀步骤：对硼磷硅玻璃进行刻蚀以形成与有源区接触的接触孔的隔离物，从而将与有源区接触的接触孔的初始关键尺寸缩小为最终关键尺寸；硅片刻蚀步骤，用于以正硅酸乙酯和硼磷硅玻璃为阻挡层对硅衬底进行刻蚀，以形成与有源区接触的接触孔；后续沉积刻蚀步骤，用于形成接触孔阻挡层并沉积金属，再对金属进行刻蚀。
优选地，所述第二沉积步骤沉积的硼磷硅玻璃厚度由与有源区接触的接触孔的初始关键尺寸以及形成保护环的接触孔的关键尺寸决定。
优选地，所述第一沉积步骤沉积的正硅酸乙酯的厚度为
优选地，所述第二沉积步骤沉积的硼磷硅玻璃的厚度为
优选地，所述硼磷硅玻璃回流步骤的回流温度为700℃-900℃。
优选地，后续沉积刻蚀步骤沉积的金属为金属钨。
在本发明中，第一沉积步骤、第二沉积步骤、硼磷硅玻璃回流步骤、硼磷硅玻璃刻蚀步骤、硅片刻蚀步骤以及后续沉积刻蚀步骤形成了本发明实施例的改进后的接触孔形成处理。由此，初始有两种尺寸的接触孔即与有源区接触的接触孔和形成保护环的接触孔，有源区接触的接触孔最初作为阱区和源区离子注入的区域，在完成注入后通过第一沉积步骤、第二沉积步骤、硼磷硅玻璃回流和硼磷硅玻璃刻蚀步骤达到尺寸的缩小，形成最终关键尺寸以作为阱区和源区的接触孔；同时形成保护环的接触孔最初作为保护环注入的区域，经过以上几个步骤后最终被密封来作为器件的保护环。由此，使得将阱区注入、源区注入以及接触孔形成这三步整和到同一道光刻工艺中变得可行，也就有可能使得阱区注入、源区注入以及接触孔形成这三步只使用一块光罩。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了沟槽型MOS晶体管的结构。
图2示意性地示出了根据本发明实施例的沟槽型MOS晶体管制造方法的流程图。
图3示意性地示出了根据本发明实施例的沟槽型MOS晶体管制造方法的过程结构图。
图4示意性地示出了根据本发明实施例的沟槽型MOS晶体管制造方法的另一过程结构图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明实施例的沟槽型MOS晶体管制造方法的流程图。
如图2所示，根据本发明实施例的沟槽型MOS晶体管制造方法包括：
沟槽形成步骤S1，用于在硅片中形成沟槽；
栅极结构的形成步骤S2，用于在沟槽中形成栅极结构；
层间电介质的沉积及刻蚀步骤S3，用于沉积层间电介质层L1，并通过刻蚀在层间电介质层中形成两种接触孔的图案，一种是对应于与有源区接触的接触孔的图案P1(如图3所示)，另一种是作为器件外围保护环的图案P2；在两种接触孔中离子注入B和P，在有源区形成阱区和源区，同时在保护环区形成保护环；
第一沉积步骤S01，用于在两种接触孔的图案中沉积正硅酸乙酯(TEOS)；优选地，所沉积的正硅酸乙酯的厚度为
第二沉积步骤S02，用于在两种接触孔的图案(P1和P2)中沉积硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)，优选地，所沉积的硼磷硅玻璃的厚度为
硼磷硅玻璃回流步骤S03，用于对硼磷硅玻璃进行回流，将保护环区的接触孔(图案P2)密封(如图4所示)；优选地，回流温度为700℃-900℃。
硼磷硅玻璃刻蚀步骤S04：对硼磷硅玻璃进行刻蚀以形成与有源区接触的接触孔的隔离物，也就是形成与有源区接触的接触孔的侧墙(如图4所示)，形成与有源区接触的接触孔的隔离物的目的不仅仅是用于隔离，而且主要是用于把与有源区接触的接触孔的初始关键尺寸缩小为最终关键尺寸。
硅片刻蚀步骤S05，用于以正硅酸乙酯和硼磷硅玻璃为阻挡层对硅衬底进行刻蚀，以形成与有源区接触的接触孔。
后续沉积刻蚀步骤S06，用于形成接触孔阻挡层并沉积金属，例如金属钨，再对金属钨进行刻蚀。
其中，第一沉积步骤S01、第二沉积步骤S02、硼磷硅玻璃回流步骤S03、硼磷硅玻璃刻蚀步骤S04、硅片刻蚀步骤S05以及后续沉积刻蚀步骤S06形成了本发明实施例的改进后的接触孔形成处理。
由此，原本与有源区接触的接触孔的初始关键尺寸大于形成保护环的接触孔的关键尺寸，但是在根据本发明实施例的沟槽型MOS晶体管制造方法中，通过利用硼磷硅玻璃来将与有源区接触的接触孔的初始关键尺寸缩小为最终关键尺寸，所得缩小后的最终关键尺寸接近或等于形成保护环的接触孔的关键尺寸，由此，使得将阱区注入、源区注入以及接触孔形成这三步整和到同一道光刻工艺中(也就是只用一块光罩)变得可行。
其中，优选地，第二沉积步骤S2所沉积的硼磷硅玻璃厚度由与有源区接触的接触孔的初始关键尺寸以及形成保护环的接触孔的关键尺寸决定。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种沟槽型MOS晶体管制造方法，其特征在于包括：
沟槽形成步骤，用于在硅片中形成沟槽；
栅极结构的形成步骤，用于在沟槽中形成栅极结构；
层间电介质的沉积及刻蚀步骤，用于沉积层间电介质层，并通过刻蚀在层间电介质层中形成两种接触孔的图案，一种是对应于与有源区接触的接触孔的图案，另一种是作为器件外围保护环的图案；在两种接触孔中离子注入B和P，在有源区形成阱区和源区，同时在保护环区形成保护环；
第一沉积步骤，用于在两种接触孔的图案中沉积正硅酸乙酯；
第二沉积步骤，用于在两种接触孔的图案中沉积硼磷硅玻璃；
硼磷硅玻璃回流步骤，用于对硼磷硅玻璃进行回流，将保护环区的接触孔密封；
硼磷硅玻璃刻蚀步骤：对硼磷硅玻璃进行刻蚀以形成与有源区接触的接触孔的隔离物，从而将与有源区接触的接触孔的初始关键尺寸缩小为最终关键尺寸；
硅片刻蚀步骤，用于以正硅酸乙酯和硼磷硅玻璃为阻挡层对硅衬底进行刻蚀，以形成与有源区接触的接触孔；
后续沉积刻蚀步骤，用于形成接触孔阻挡层并沉积金属，再对金属进行刻蚀。
2.根据权利要求1所述的沟槽型MOS晶体管制造方法，其特征在于，所述第二沉积步骤沉积的硼磷硅玻璃厚度由与有源区接触的接触孔的初始关键尺寸以及形成保护环的接触孔的关键尺寸决定。
3.根据权利要求1或2所述的沟槽型MOS晶体管制造方法，其特征在于，所述第一沉积步骤沉积的正硅酸乙酯的厚度为
4.根据权利要求1或2所述的沟槽型MOS晶体管制造方法，其特征在于，所述第二沉积步骤沉积的硼磷硅玻璃的厚度为
5.根据权利要求1或2所述的沟槽型MOS晶体管制造方法，其特征在于，所述硼磷硅玻璃回流步骤的回流温度为700℃-900℃。
6.根据权利要求1或2所述的沟槽型MOS晶体管制造方法，其特征在于，后续沉积刻蚀步骤沉积的金属为金属钨。
CN201210507109.5A 2012-11-30 2012-11-30 沟槽型mos晶体管制造方法 Active CN102945808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210507109.5A CN102945808B (zh) 2012-11-30 2012-11-30 沟槽型mos晶体管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210507109.5A CN102945808B (zh) 2012-11-30 2012-11-30 沟槽型mos晶体管制造方法

Publications (2)

Publication Number Publication Date
CN102945808A CN102945808A (zh) 2013-02-27
CN102945808B true CN102945808B (zh) 2017-06-23

Family

ID=47728741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210507109.5A Active CN102945808B (zh) 2012-11-30 2012-11-30 沟槽型mos晶体管制造方法

Country Status (1)

Country Link
CN (1) CN102945808B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441149B (zh) * 2013-08-29 2017-06-16 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN109873036B (zh) 2017-12-05 2021-01-08 无锡华润上华科技有限公司 Mosfet结构及其制造方法
CN109873033B (zh) 2017-12-05 2020-08-18 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制造方法
CN116525536B (zh) * 2023-06-30 2023-10-03 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151689A (ja) * 2000-11-02 2002-05-24 Samsung Electronics Co Ltd 半導体素子及びその形成方法
EP1351287A2 (en) * 2002-03-26 2003-10-08 Fujitsu Limited Semiconductor device and method for manufacturing the same
CN1921116A (zh) * 2005-08-25 2007-02-28 国际商业机器公司 半导体结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151689A (ja) * 2000-11-02 2002-05-24 Samsung Electronics Co Ltd 半導体素子及びその形成方法
EP1351287A2 (en) * 2002-03-26 2003-10-08 Fujitsu Limited Semiconductor device and method for manufacturing the same
CN1921116A (zh) * 2005-08-25 2007-02-28 国际商业机器公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN102945808A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
US8373224B2 (en) Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
WO2006109265A1 (en) Semiconductor device and method for manufacture
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
US7601596B2 (en) Semiconductor device with trench transistors and method for manufacturing such a device
CN105720098A (zh) Nldmos及其制作方法
CN102945808B (zh) 沟槽型mos晶体管制造方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN111128706B (zh) 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法
US10818495B2 (en) Semiconductor devices and methods of making the same
CN103000533B (zh) 自对准超结功率晶体管的制作方法
CN104347475A (zh) 具有沟槽隔离区的边缘终止结构
CN106684126A (zh) 一种沟槽型晶体管器件结构及制作方法
CN105304492A (zh) 一种半导体器件及其制造方法
CN104900697A (zh) 半导体装置及其制作方法
CN101752314B (zh) 具有自对准接触孔的表面沟道pmos器件及制作方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN103441149B (zh) 沟槽功率器件及其制作方法
CN104409500A (zh) 射频ldmos及其制作方法
CN105470297B (zh) 一种vdmos器件及其制作方法
CN103065971B (zh) 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法
CN113299753A (zh) 屏蔽栅沟槽场效应晶体管结构及其制备方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
CN105551944A (zh) 功率晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140508

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant