CN101752314B - 具有自对准接触孔的表面沟道pmos器件及制作方法 - Google Patents
具有自对准接触孔的表面沟道pmos器件及制作方法 Download PDFInfo
- Publication number
- CN101752314B CN101752314B CN200810044059A CN200810044059A CN101752314B CN 101752314 B CN101752314 B CN 101752314B CN 200810044059 A CN200810044059 A CN 200810044059A CN 200810044059 A CN200810044059 A CN 200810044059A CN 101752314 B CN101752314 B CN 101752314B
- Authority
- CN
- China
- Prior art keywords
- gate
- pmos
- contact hole
- self
- aligned contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有自对准接触孔的表面沟道PMOS器件制作方法，采用氮化硅栅覆盖层和氧化硅栅覆盖层代替单一的氮化硅栅覆盖层，作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氧化硅栅覆盖层的厚度远大于氮化硅栅覆盖层的厚度。在PMOS晶体管的侧墙刻蚀后，利用有源区的反版光刻，保护场氧，然后采用湿法腐蚀掉多晶硅栅上的氧化硅栅覆盖层。这样，NMOS晶体管和PMOS晶体管的源漏离子注入都能穿过氮化硅栅覆盖层进入多晶硅栅，分别形成N型和P型多晶硅栅，使得表面沟道器件得以实现。本发明还公开了一种具有自对准接触孔的表面沟道PMOS器件。本发明能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道PMOS器件。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种具有自对准接触孔的表面沟道PMOS器件制作工艺方法。本发明还涉及一种具有自对准接触孔的表面沟道PMOS器件。
背景技术
自对准接触孔是目前半导体集成电路制作工艺中经常采用的一种工艺措施。这是因为自对准接触孔的面积小，可有效减小两个晶体管栅之间的距离，增大器件密度。但是在采用自对准接触孔的制作工艺过程中，要求在多晶硅栅上覆盖一定厚度的氮化硅薄膜，用来增加晶体管侧墙高度，隔离接自对准触孔和多晶硅栅。所述氮化硅薄膜使NMOS晶体管和PMOS晶体管的源漏离子注入都无法进入多晶硅栅。所述多晶硅栅的掺杂只能通过在其淀积后采用普通N型注入来实现。因此PMOS器件的多晶硅栅是N型，PMOS器件必须是埋沟器件，否则其阈值电压太大。埋沟器件虽然具有载流子迁移率较高的优点，但是其最大的缺点是必须有较高的阈值电压才能够拥有较低的漏电流。在现在的半导体集成电路制作工艺中低阈值电压和低漏电流都是必须要达到的技术要求，特别是在一些低电压的应用中更是如此。可以预测埋沟器件必须要被表面沟道器件所替代。
发明内容
本发明要解决的技术问题是提供一种具有自对准接触孔的表面沟道PMOS器件制作工艺方法，能够在不影响现有自对准接触孔制作工艺的基础上制作表面沟道PMOS器件；为此，本发明还要提供一种具有自对准接触孔的表面沟道PMOS器件。
为解决上述技术问题，本发明的具有自对准接触孔的表面沟道PMOS器件制作工艺方法是采用如下技术方案实现的：
在P型衬底上依次形成N阱和栅氧化层；在所述栅氧化层上淀积多晶硅栅层，形成至少两个栅极；其中，
在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层，且使氧化硅栅覆盖层的厚度大于氮化硅栅覆盖层的厚度；
刻蚀所述多晶硅栅层和两层栅覆盖层，形成所需要的形貌；
在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和两层栅覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙；
采用湿法腐蚀去除氧化硅栅覆盖层，暴露出所述的氮化硅栅覆盖层，形成侧墙高于栅极的结构；
进行PMOS晶体管的源漏硼离子注入与退火，分别形成源区和漏区；所述PMOS晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的PMOS器件；
淀积层间介质膜；
进行PMOS晶体管栅极接触孔的刻蚀；
在两个栅极之间的层间介质膜上涂敷光刻胶，曝光显影形成自对准接触孔图案，通过刻蚀形成自对准接触孔。
一种具有自对准接触孔的表面沟道PMOS器件，包括：
一P型衬底，依次位于该P型衬底上的N阱和栅氧化层；
在所述栅氧化层上形成的至少两个栅极，位于栅极两侧的氮化硅侧墙；其中：所述氮化硅侧墙高于栅极；通过PMOS晶体管的源漏硼离子注入与退火分别形成的源区和漏区，所述PMOS晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，形成表面沟道PMOS器件；通过刻蚀形成的PMOS晶体管栅极接触孔以及位于两个栅极之间的自对准接触孔。
采用本发明的方法制作表面沟道PMOS器件，作为自对准接触孔工艺所需的栅覆盖层是由氮化硅加氧化硅两层栅覆盖层组成的；在完成PMOS晶体管的侧墙刻蚀后，去除氧化硅栅覆盖层，使PMOS晶体管的源漏离子注入可以穿透较薄的氮化硅栅覆盖层，完成对PMOS晶体管栅的P型掺杂，形成表面沟道的PMOS器件。在上述方法中由于PMOS晶体管侧墙高度并未改变，不会影响自对准接触孔的形成。即使自对准接触孔偏移到PMOS晶体管栅上，由于多晶硅栅上还保留氮化硅栅覆盖层，也能够保证自对准接触孔与多晶硅栅之间的隔离，并且维持两者之间较高的击穿电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是采用本发明的方法PMOS晶体管对在侧墙刻蚀后的结构示意图；
图2是采用本发明的方法PMOS晶体管对在侧墙刻蚀后去除氧化硅栅覆盖层的结构示意图；
图3是采用本发明的方法后PMOS晶体管对栅之间的自对准接触孔示意图；
图4是PMOS晶体管对栅之间的自对准接触孔偏移后的示意图；
图5是现有的埋沟PMOS晶体管对栅之间的自对准接触孔示意图；
图6是现有的埋沟PMOS晶体管对栅之间的自对准接触孔偏移后的示意图。
具体实施方式
本发明的方法提出一种新的工艺流程，在含有自对准接触孔工艺平台中，制作表面沟道的PMOS器件。
在本发明的方法中核心是采用由氮化硅栅覆盖层和氧化硅栅覆盖层组成的复合薄膜代替常规的单一氮化硅栅覆盖层，作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氮化硅栅覆盖层和氧化硅栅覆盖层的总的厚度与采用常规的单一氮化硅栅覆盖层的厚度相同。但是氧化硅栅覆盖层的厚度要远大于氮化硅栅覆盖层的厚度。在PMOS晶体管的侧墙刻蚀后，利用有源区的反版光刻，保护场氧，然后采用湿法腐蚀掉多晶硅栅上的氧化硅栅覆盖层，只留下较薄的氮化硅栅覆盖层。这样，NMOS晶体管和PMOS晶体管的源漏离子注入都能穿过氮化硅栅覆盖层进入多晶硅栅，分别形成N型和P型多晶硅栅，使得表面沟道器件得以实现。由于多晶硅栅上还保留氮化硅薄膜，而且晶体管侧墙与常规器件侧墙相同，所以基本不影响自对准接触孔工艺步骤的实施。
下面具体说明本发明的方法实施过程。
在实施本发明的方法之前通常有一步场氧隔离、LOCOS隔离或浅槽隔离(STI)工艺步骤，用于将硅片上的有源区彼此隔离。在此基础上，本发明还包括如下步骤：
参见图1所示，在P型衬底上上进行N阱注入和PMOS阈值电压调整离子注入形成N阱。
在所述N阱上采用物理气相淀积或化学气相淀积的方法形成一层栅氧化层。
在所述栅氧化层上采用上面所述的任何一种方法或现有技术中任何一种方法淀积多晶硅栅层(栅极)，形成至少两个栅极。
在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层，
采用由氮化硅栅覆盖层和氧化硅栅覆盖层组成的复合薄膜作为自对准接触孔工艺所需要的多晶硅栅上的栅覆盖层。氧化硅栅覆盖层的厚度远大于氮化硅栅覆盖层的厚度。具体的厚度为氮化硅栅覆盖层的厚度范围为
氧化硅薄膜厚度范围为
对所述多晶硅栅和栅覆盖层采用干法刻蚀，形成所需要的形貌。
在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和栅覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙。
再参见图2所示，在PMOS晶体管的侧墙刻蚀完成以后利用有源区的反版光刻，保护场氧；采用湿法腐蚀去除位于氮化硅栅覆盖层上的氧化硅栅覆盖层，暴露出所述的氮化硅栅覆盖层，只留下较薄的氮化硅栅覆盖层，形成侧墙高于栅极的结构。湿法腐蚀所采用的液体为氢氟酸。
结合图3所示，刻蚀掉位于PMOS晶体管源漏区域上方的栅氧化层。在所述N阱内进行PMOS晶体管的源漏硼离子注入与退火，分别形成源区和漏区。PMOS晶体管的源漏注入穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的PMOS器件。PMOS晶体管源漏硼离子注入在穿透氮化硅栅覆盖层后，进入栅极的硼离子浓度低于PMOS源漏区域的浓度，有利于防止硼离子的外扩散而形成对沟道的掺杂。
淀积一层磷硅玻璃层间膜作为层间介质膜，磷硅玻璃层间膜覆盖所有源漏区域、氮化硅侧墙和氮化硅栅覆盖层的表面。当然也可采用硼硅玻璃、硼磷玻璃或其它采用作为层间介质膜。
进行PMOS晶体管栅极接触孔的刻蚀。
在两个栅极之间的磷硅玻璃层间膜上涂敷光刻胶，曝光显影形成自对准接触孔图案，通过刻蚀形成自对准接触孔。自对准接触孔的刻蚀将停在氮化硅侧墙或氮化硅栅覆盖层上，实现自对准接触孔与多晶硅栅之间的隔离。
继续实施常规的后道工艺。
参见图4所示，采用本发明的方法，即使自对准接触孔偏移到PMOS晶体管的栅极上，由于多晶硅栅上还保留氮化硅栅覆盖层，也能够保证自对准接触孔与多晶硅栅之间的隔离，并且维持两者之间较高的击穿电压。
图5、6是现有的埋沟PMOS晶体管对栅之间的自对准接触孔及自对准接触孔偏移后的示意图。通过与图3、4相对比，可以看出采用本发明完全能够达到现有技术的技术效果。
以上通过实施例对本发明进行了详细的说明，但是这些并非构成对本发明的限制。在不脱离本发明原理的情况下本领域的技术人员还可做出若干变形和改进，这些也应视为属于本发明的保护范围。
Claims (5)
1.一种具有自对准接触孔的表面沟道PMOS器件制作方法，包括如下步骤：在P型衬底上形成场氧，所述场氧隔离出有源区，在所述P型衬底上依次形成N阱和栅氧化层；在所述栅氧化层上淀积多晶硅栅层，形成至少两个栅极；其特征在于：还包括如下步骤：
在所述多晶硅栅上依次淀积氮化硅栅覆盖层和氧化硅栅覆盖层，且使氧化硅栅覆盖层的厚度大于氮化硅栅覆盖层的厚度；
刻蚀所述多晶硅栅层和两层栅覆盖层，形成所需要的形貌；
在所述栅氧化层的上表面淀积一层氮化硅，覆盖栅氧化层、多晶硅栅层和两层栅覆盖层，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙；
利用有源区的反版光刻，保护所述场氧；采用湿法腐蚀去除氧化硅栅覆盖层，暴露出所述的氮化硅栅覆盖层，形成侧墙高于栅极的结构；
进行PMOS晶体管的源漏硼离子注入与退火，分别形成源区和漏区；所述PMOS晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，实现表面沟道的PMOS器件；
淀积层间介质膜；
进行PMOS晶体管栅极接触孔的刻蚀；
在两个栅极之间的层间介质膜上涂敷光刻胶，曝光显影形成自对准接触孔图案，通过刻蚀形成自对准接触孔。
2.如权利要求1所述的方法，其特征在于：所述氮化硅栅覆盖层的厚度范围为
所述氧化硅薄膜厚度范围为
3.如权利要求1所述的方法，其特征在于：所述自对准接触孔的刻蚀停止在氮化硅侧墙或氮化硅栅覆盖层上，实现接触孔与多晶硅栅之间的隔离。
4.如权利要求1所述的方法，其特征在于：所述PMOS晶体管源漏硼离子注入在穿透氮化硅栅覆盖层后，进入栅极的硼离子浓度低于PMOS源漏区域的浓度。
5.一种具有自对准接触孔的表面沟道PMOS器件，包括：
一P型衬底，依次位于该P型衬底上的N阱和栅氧化层；
在所述栅氧化层上形成的至少两个栅极，位于栅极两侧的氮化硅侧墙；其特征在于：所述氮化硅侧墙高于栅极；通过PMOS晶体管的源漏硼离子注入与退火分别形成的源区和漏区，所述PMOS晶体管的源漏硼离子注入穿过氮化硅栅覆盖层，进入多晶硅栅层，形成表面沟道PMOS器件；通过刻蚀形成的PMOS晶体管栅极接触孔以及位于两个栅极之间的自对准接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810044059A CN101752314B (zh) | 2008-12-04 | 2008-12-04 | 具有自对准接触孔的表面沟道pmos器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810044059A CN101752314B (zh) | 2008-12-04 | 2008-12-04 | 具有自对准接触孔的表面沟道pmos器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752314A CN101752314A (zh) | 2010-06-23 |
| CN101752314B true CN101752314B (zh) | 2012-10-03 |
Family
ID=42479042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810044059A Active CN101752314B (zh) | 2008-12-04 | 2008-12-04 | 具有自对准接触孔的表面沟道pmos器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752314B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315105A (zh) * | 2010-07-08 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN102420175B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 |
| CN109166855B (zh) * | 2018-08-28 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 二比特分栅sonos器件制造工艺方法 |
| CN110879344A (zh) * | 2019-11-13 | 2020-03-13 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656519A (en) * | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| CN101295733A (zh) * | 2007-04-23 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 半导体元件 |
-
2008
- 2008-12-04 CN CN200810044059A patent/CN101752314B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656519A (en) * | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| CN101295733A (zh) * | 2007-04-23 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752314A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263570B2 (en) | Semiconductor device including a high breakdown voltage DMOS and method of manufacturing the same | |
| US20070122952A1 (en) | Semiconductor device with a dummy gate and a method of manufacturing a semiconductor device with a dummy gate | |
| CN101752313B (zh) | 一种具有自对准接触孔的表面沟道pmos器件及制作方法 | |
| KR100752194B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101752314B (zh) | 具有自对准接触孔的表面沟道pmos器件及制作方法 | |
| CN104795446A (zh) | 沟槽栅mosfet及其制造方法 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| US20080237702A1 (en) | Ldmos transistor and method of making the same | |
| CN104576532A (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| US20010044191A1 (en) | Method for manufacturing semiconductor device | |
| US20080286920A1 (en) | Method for manufacturing semiconductor device | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100850105B1 (ko) | 반도체장치의 제조방법 | |
| KR100598172B1 (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 | |
| US20070158650A1 (en) | Method for manufacturing a semiconductor device | |
| KR20120120682A (ko) | 반도체 장치 및 그 제조방법 | |
| US10943978B2 (en) | High voltage device and manufacturing method thereof | |
| US20240170549A1 (en) | Semiconductor device and fabrication method therefor | |
| KR20050122475A (ko) | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 | |
| JP2001257346A (ja) | 半導体集積回路装置 | |
| KR100562330B1 (ko) | 소자 분리막으로서의 수직 산화막을 갖는 모스 트랜지스터및 그 제조 방법 | |
| CN102956534A (zh) | 减少窄沟道效应的工艺方法 | |
| KR100903467B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101004813B1 (ko) | 트랜지스터 제조 방법 | |
| CN103208512A (zh) | 低源漏结电容的nmos开关器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |