CN105304492A - 一种半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法。该制造方法包括如下顺序进行的步骤：在硅衬底的外延层表面依次形成栅氧化层和具有图形的多晶硅层；在1000～1200℃的温度下对所述硅衬底进行氧化，使所述多晶硅层表面形成厚度为的氧化层并且所述多晶硅层的底角部被氧化；在所述外延层内部形成源区，并使所述源区的端部位于所述被氧化的多晶硅层底角部的正下方。本发明所提供的半导体器件的制造方法能够降低半导体器件的栅源寄生电容。

Description

一种半导体器件及其制造方法

技术领域

本发明属于半导体技术领域，具体涉及一种半导体器件及其制造方法。

背景技术

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)、横向扩散金属氧化物半导体(LDMOS)、互补金属氧化物半导体(CMOS)等器件的源区端部位于多晶硅层的正下方，从而使多晶硅层与源区之间形成交叠区，这些器件的栅源寄生电容大小主要取决于位于该交叠区的栅氧化层电容。

图1示出了一种常规的VDMOS器件的结构，其包括：硅衬底1，在其一侧表面具有外延层2，在外延层2的内部设有体区5、源区8和P+区9；在外延层2的表面依次设有栅氧化层3、多晶硅层4、氮化硅层13、介质层10和正面金属层11，在硅衬底1的另一侧表面设有背面金属层12；源区8的端部位于多晶硅层4的正下方。该器件的栅源寄生电容大小主要取决于多晶硅层4与源区8之间的栅氧化层电容(图1圈出部分)。

上述器件在应用于高频时栅源寄生电容较大，因此期待这些器件的栅源寄生电容尽可能地小。

发明内容

本发明提供一种半导体器件及其制造方法，该制造方法能够降低半导体器件的栅源寄生电容。

本发明提供的一种半导体器件的制造方法，包括如下顺序进行的步骤：

在硅衬底的外延层表面依次形成栅氧化层和具有图形的多晶硅层；

在1000～1200℃的温度下对所述硅衬底进行氧化，使所述多晶硅层表面形成厚度为的氧化层并且所述多晶硅层的底角部被氧化；

在所述外延层内部形成源区，并使所述源区的端部位于所述被氧化的多晶硅层底角部的正下方。

本发明的制造方法，在特定温度下(1000～1200℃)对硅衬底上的多晶硅层进行氧化，并且使形成的氧化层达到特定厚度()，该氧化不仅能够使多晶硅层的底角部被氧化，从而在多晶硅层的底角部形成了较厚的氧化层，进而使栅源寄生电容得以降低；此外，被氧化的多晶硅层底角部位于源区的正上方，其不会延伸至沟道区(即源区与体区之间的区域)，因此不会影响半导体器件的开启电压。

在本发明中，所述图形指的是注入窗口，其用于后续的离子注入；所述底角部指的是多晶硅层下端(即邻接栅氧化层的一端)的角部；所述多晶硅层表面包括多晶硅层的上表面和侧面。特别是，所述氧化的温度不宜过高，并且所述氧化层的厚度不宜过厚，否则容易使多晶硅层的底角部形成过氧化而使底角部的氧化层延伸至沟道区，进而影响器件的开启电压。

本发明所述的制造方法适用于横向扩散器件，例如VDMOS器件、LDMOS器件、CMOS器件等。除在上述特定的条件下对硅衬底进行氧化以使该多晶硅层的底角部被氧化之外，这些器件的其它必要结构可以按照本领域常规方法进行制作。例如，在外延层内部形成体区、P+区、漏区、飘移区中的一种或多种；在硅衬底表面形成介质层、接触孔、正面金属层等；在硅衬底的另一侧表面形成背面金属层等。

在本发明一具体实施方式中，所述半导体器件为VDMOS器件，并且所述制造方法具体包括如下顺序进行的步骤：

在硅衬底的外延层表面依次形成栅氧化层和具有体区图形的多晶硅层；

向所述硅衬底注入P型离子，经退火，在所述外延层内部形成体区；

在1000～1200℃的温度下对所述硅衬底进行氧化，使所述多晶硅层表面形成厚度为的氧化层并且所述多晶硅层的底角部被氧化；

刻蚀所述氧化层，并在所述体区图形上形成光刻胶层；

以所述光刻胶层作为掩膜向所述硅衬底注入N型离子，经退火，在所述外延层内部形成源区，并使所述源区的端部位于所述被氧化的多晶硅层底角部的正下方；

去除所述光刻胶层，并向所述硅衬底注入P+离子，在所述处延层内部形成P+区；

在所述硅衬底上依次形成介质层、接触孔和金属层。

本发明所述VDMOS器件的制造方法通过对硅衬底上的多晶硅层进行氧化，除了能够使多晶硅层的底角部被氧化从而降低器件栅源寄生电容之外，还能够在多晶硅层表面形成氧化层，其可在P+注入时作为自对准(即作为掩膜)，因此省略了传统制造方法中在多晶硅层表面形成氮化硅层的步骤，因此可以简化器件的制造工艺。

进一步地，所述P型离子的能量为80～120KeV，剂量为10¹³～10¹⁵/cm²，退火温度为900～1200℃，退火时间为50～200分钟。

进一步地，所述N型离子的能量为50～120KeV，剂量为10¹⁵～10¹⁶/cm²，退火温度为900～1200℃，退火时间为30～100分钟。

进一步地，所述P+离子的能量为80～120KeV，剂量为10¹⁴～10¹⁶/cm²。

本领域技术人员能够根据对器件的具体要求在上述范围内选择合适的离子注入条件和退火条件，从而使制得的器件具备相应功能。

本发明还提供一种半导体器件，其具有硅衬底，在所述硅衬底的一侧表面设有外延层，在所述外延层的内部设有源区，在所述外延层的表面设有栅氧化层，在部分栅氧化层的表面设有多晶硅层，在所述多晶硅层的表面和底角部设有氧化层；其中，所述源区的端部位于所述多晶硅层底角部的氧化层的正下方。

本发明的半导体器件，由于在多晶硅层的底角部设有氧化层，因此器件的栅源寄生电容得以降低。可以理解的是，本发明所述的半导体器件还包括其它一些必要的结构，例如体区、P+区、介质层、金属层等，这些结构及其连接关系均为本领域技术人员所公知。

在本发明一具体实施方式中，所述半导体器件为VDMOS器件，并且在所述外延层的内部还设有体区和P+区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层，在所述硅衬底的另一侧表面设有背面金属层。

在本发明另一具体实施方式中，所述半导体器件为LDMOS器件，并且在所述外延层的内部还设有体区、P+区、漏区和飘移区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层，在所述硅衬底的另一侧表面设有背面金属层。

在本发明再一具体实施方式中，所述半导体器件为CMOS器件，并且在所述外延层的内部还设有体区、P+区和漏区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层。

本发明提供的半导体器件的制造方法可以有效地降低器件的栅源寄生电容并且不影响器件的开启电压；此外该制造方法可以省略传统制造方法中在多晶硅层表面形成氮化硅层的步骤，从而简化了器件的制造工艺；利用该制造方法制成的半导体器件栅源寄生电容大大降低，因此可在高频中进行应用。

附图说明

图1为现有技术的VDMOS器件的结构示意图；

图2至图9为本发明实施例1的VDMOS器件制造方法的制造流程示意图；

图10为本发明实施例2的LDMOS器件的结构示意图；

图11为本发明实施例3的CMOS器件的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本实施例提供一种VDMOS器件的制造方法，包括如下顺序进行的步骤：

步骤11、在硅衬底的外延层表面依次形成栅氧化层和具有体区图形的多晶硅层；

具体地，如图2所示，硅衬底1可以为N型浓衬底，外延层2可以为N型轻掺杂外延层，其可以采用本领域常规方法形成；对具有外延层2的硅衬底1进行氧化，从而在外延层2表面形成栅氧化层3(即氧化硅层)，其厚度可以为例如随后可以在栅氧化层3的表面淀积多晶硅同时掺杂，从而形成多晶硅层，其厚度可以为例如并且，可以通过光刻和刻蚀技术在多晶硅层上形成体区图形，该具有体区图形的多晶硅层4可作为后续P型离子注入时的掩膜。

步骤12、向硅衬底注入P型离子，经退火，在外延层内部形成体区；

具体地，如图3所示，P型离子可以为硼离子；P型离子的能量可以为80～120KeV，例如100KeV，剂量可以为10¹³～10¹⁵/cm²，例如10¹⁴/cm²；退火温度可以为900～1200℃，例如1050℃，退火时间可以为50～200分钟，例如100分钟，本领域技术人员可以根据对器件的具体要求在上述范围内选择合适的相关参数；经注入和退火后，在外延层2内部形成体区5。

步骤13、在1000～1200℃的温度下对硅衬底进行氧化，使多晶硅层表面形成厚度为的氧化层并且多晶硅层的底角部被氧化；

具体地，如图4所示，例如可以在1000℃下对步骤12形成的硅衬底1进行氧化，使多晶硅层4表面(多晶硅层4的上表面和侧面)形成厚度为的氧化层6，此时多晶硅层4的两个底角部均被氧化形成较厚的氧化层，同时栅氧化层3的表面也被氧化形成氧化层；氧化温度过高(＞1200℃)和/或氧化层6过厚()容易使多晶硅层4的底角部形成过氧化，而在后续形成源区后，多晶硅层4底角部的氧化层延伸至沟道区而影响器件的开启电压；此外还会对所形成的体区5造成不利影响(例如使体区5纵向和横向扩散)。

步骤14、刻蚀氧化层，并在体区图形上形成光刻胶层；

具体地，如图5所示，在进行步骤13的氧化时会在栅氧化层3表面同时形成氧化层，而体区5上方的总氧化层(包括栅氧化层3和其上方的氧化层)过厚将影响后续的P+注入，因此需要对其进行刻蚀，刻蚀后体区5上方的总氧化层的厚度可以为例如

如图6所示，可以通过光刻和刻蚀技术在体区图形上形成光刻胶层7，其可以作为后续源区注入时的掩膜。

步骤15、以光刻胶层作为掩膜向硅衬底注入N型离子，经退火，在外延层内部形成源区，并使源区的端部位于被氧化的多晶硅层底角部的正下方；

具体地，如图6所示，N型离子可以为磷离子或砷离子；N型离子的能量可以为50～120KeV，例如80KeV，剂量可以为10¹⁵～10¹⁶/cm²，例如5×10¹⁵/cm²；退火温度可以为900～1200℃，例如1050℃，退火时间可以为30～100分钟，例如70分钟，本领域技术人员可以根据对器件的具体要求在上述范围内选择合适的相关参数，并使经注入和退火在外延层2内部形成的源区8的端部位于被氧化的多晶硅层4的底角部的正下方，由于在多晶硅层4的底角部形成了较厚的氧化层，因此降低了器件的栅源寄生电容。

步骤16、去除光刻胶层，并向硅衬底注入P+离子，在处延层内部形成P+区；

具体地，如图7所示，在去除光刻胶层7后，由于在多晶硅层4的侧面形成有氧化层6，因此无需再在多晶硅层4上形成氮化硅层作为P+注入的掩膜，从而可以简化器件的制造工艺；

并且，P+离子可以为硼离子；P+离子的能量可以为80～120KeV，例如100KeV，剂量可以为10¹⁴～10¹⁶/cm²，例如10¹⁵/cm²；经注入后，在外延层2内部形成P+区9。

步骤17、在硅衬底上依次形成介质层、接触孔和金属层；

具体地，如图8所示，可以先在步骤16所形成的硅底表面形成厚度例如为的无掺杂硅玻璃，然后在无掺杂硅玻璃上形成厚度例如为的磷硅玻璃，从而形成介质层10；随后可以通过光刻和刻蚀，在介质层10上形成接触孔，并且在硅衬底1上形成厚度例如为4um的铝硅铜合金作为正面金属层11，此外在硅衬底1另一侧表面可以形成钛镍银复合层作为背面金属层12，完成VDMOS器件的制造。

如图9所示，本实施例的VDMOS器件具有硅衬底1，在具有硅衬底1的一侧表面(正面)具有外延层2，在外延层2的内部设有源区8、体区5和P+区9，其在外延层2内部的设置位置为本领域公知常识；在外延层2的表面设有栅氧化层3，在部分栅氧化层3的表面设有多晶硅层4，在多晶硅层4的表面和底角部设有氧化层6，其中，源区8的端部位于多晶硅层4底角部的氧化层的正下方；此外，在多晶硅层4表面的氧化层6和栅氧化层3表面依次设有介质层10和正面金属层11，并且在硅衬底1的另一侧表面(背面)设有背面金属层12。该VDMOS器件由于在多晶硅层4的底角部设有氧化层，因此器件的栅源寄生电容得以降低。

实施例2

如图10所示，本实施例提供一种LDMOS器件的制造方法，包括如下顺序进行的步骤：

步骤21、在硅衬底1的外延层2表面依次形成栅氧化层3和具有图形的多晶硅层4；

步骤22、在1000～1200℃的温度下对步骤21制得的硅衬底1进行氧化，使多晶硅层4表面形成厚度为的氧化层6并且多晶硅层4的底角部被氧化；

步骤23、在外延层2内部形成源区8，并使源区8的端部位于被氧化的多晶硅层4底角部的正下方。

上述制造方法还包括在外延层2内部形成分别体区5、P+区9、漏区14和飘移区15的步骤，其中上述各区在外延层2内部的设置位置为本领域技术人员所公知；此外，上述制造方法进一步还包括在硅衬底1上依次形成介质层(未图示)、接触孔和金属层(未图示)的步骤，该金属层包括正面金属层和背面金属层，其均可以按照本领域常规方法进行制作。

本实施例的LDMOS器件具有硅衬底1，在具有硅衬底1的一侧表面具有外延层2，在外延层2的内部设有源区8、体区5、P+区9、漏区14和飘移区15，其在外延层2内部的设置位置为本领域技术人员所公知；在外延层2的表面设有栅氧化层3，在部分栅氧化层3的表面设有多晶硅层4，在多晶硅层4的表面和底角部设有氧化层6，其中，源区8的端部位于多晶硅层4底角部的氧化层的正下方；此外，在多晶硅层4表面的氧化层6和栅氧化层3表面依次设有介质层(未图示)和正面金属层(未图示)，并且在硅衬底1的另一侧表面设有背面金属层(未图示)。该LDMOS器件由于在多晶硅层4的底角部设有氧化层，因此器件的栅源寄生电容得以降低。

实施例3

如图11所示，本实施例提供一种CMOS器件的制造方法，包括如下顺序进行的步骤：

步骤31、在硅衬底1的外延层2内部形成体区5；

步骤32、在硅衬底1的外延层2表面依次形成栅氧化层3和具有图形的多晶硅层4；

步骤33、在1000～1200℃的温度下对硅衬底1进行氧化，使多晶硅层4表面形成厚度为的氧化层6并且多晶硅层4的底角部被氧化；

步骤34、在外延层2内部分别形成源区8、漏区14和P+区9，并使源区8的端部位于被氧化的多晶硅层4底角部的正下方；

步骤35、在硅衬底1上依次形成介质层、接触孔和正面金属层(未图示)；其中，步骤31、步骤32、步骤34和步骤35均可以采用本领域常规方法进行制作。

本实施例的CMOS器件具有硅衬底1，在具有硅衬底1的一侧表面具有外延层2，在外延层2的内部设有源区8、体区5、P+区9和漏区14，其在外延层2内部的设置位置为本领域技术人员所公知；在外延层2的表面设有栅氧化层3，在部分栅氧化层3的表面设有多晶硅层4，在多晶硅层4的表面和底角部设有氧化层6，其中，源区8的端部位于多晶硅层4一底角部的氧化层的正下方，并且漏区14的端部位于多晶硅层4另一底角部的氧化层的正下方；此外，在多晶硅层4表面的氧化层6和栅氧化层3表面依次设有介质层(未图示)和正面金属层(未图示)。该CMOS器件由于在多晶硅层4的底角部设有氧化层，因此器件的栅源寄生电容和栅漏寄生电容均得以降低。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括如下顺序进行的步骤：

在硅衬底的外延层表面依次形成栅氧化层和具有图形的多晶硅层；

在1000～1200℃的温度下对所述硅衬底进行氧化，使所述多晶硅层表面形成厚度为的氧化层并且所述多晶硅层的底角部被氧化；

在所述外延层内部形成源区，并使所述源区的端部位于所述被氧化的多晶硅层底角部的正下方。

2.根据权利要求1所述的制造方法，其特征在于，所述半导体器件为VDMOS器件、LDMOS器件或CMOS器件。

3.根据权利要求2所述的制造方法，其特征在于，所述半导体器件为VDMOS器件，并且所述制造方法包括如下顺序进行的步骤：

在硅衬底的外延层表面依次形成栅氧化层和具有体区图形的多晶硅层；

向所述硅衬底注入P型离子，经退火，在所述外延层内部形成体区；

在1000～1200℃的温度下对所述硅衬底进行氧化，使所述多晶硅层表面形成厚度为的氧化层并且所述多晶硅层的底角部被氧化；

刻蚀所述氧化层，并在所述体区图形上形成光刻胶层；

以所述光刻胶层作为掩膜向所述硅衬底注入N型离子，经退火，在所述外延层内部形成源区，并使所述源区的端部位于所述被氧化的多晶硅层底角部的正下方；

去除所述光刻胶层，并向所述硅衬底注入P+离子，在所述处延层内部形成P+区；

在所述硅衬底上依次形成介质层、接触孔和金属层。

4.根据权利要求3所述的制造方法，其特征在于，所述P型离子的能量为80～120KeV，剂量为10¹³～10¹⁵/cm²，退火温度为900～1200℃，退火时间为50～200分钟。

5.根据权利要求3所述的制造方法，其特征在于，所述N型离子的能量为50～120KeV，剂量为10¹⁵～10¹⁶/cm²，退火温度为900～1200℃，退火时间为30～100分钟。

6.根据权利要求3所述的制造方法，其特征在于，所述P+离子的能量为80～120KeV，剂量为10¹⁴～10¹⁶/cm²。

7.一种半导体器件，其特征在于，具有硅衬底，在所述硅衬底的一侧表面设有外延层，在所述外延层的内部设有源区，在所述外延层的表面设有栅氧化层，在部分栅氧化层的表面设有多晶硅层，在所述多晶硅层的表面和底角部设有氧化层；其中，所述源区的端部位于所述多晶硅层底角部的氧化层的正下方。

8.根据权利要求7所述的半导体器件，其特征在于，其为VDMOS器件，并且在所述外延层的内部还设有体区和P+区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层，在所述硅衬底的另一侧表面设有背面金属层。

9.根据权利要求7所述的半导体器件，其特征在于，其为LDMOS器件，并且在所述外延层的内部还设有体区、P+区、漏区和飘移区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层，在所述硅衬底的另一侧表面设有背面金属层。

10.根据权利要求7所述的半导体器件，其特征在于，其为CMOS器件，并且在所述外延层的内部还设有体区、P+区和漏区，在所述多晶硅层表面的氧化层和所述栅氧化层表面依次设有介质层和正面金属层。