CN109148590A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN109148590A
CN109148590A CN201811003587.6A CN201811003587A CN109148590A CN 109148590 A CN109148590 A CN 109148590A CN 201811003587 A CN201811003587 A CN 201811003587A CN 109148590 A CN109148590 A CN 109148590A
Authority
CN
China
Prior art keywords
semiconductor
ion
semiconductor layer
semiconductor regions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811003587.6A
Other languages
English (en)
Inventor
郑柳
桑玲
李嘉琳
董少华
金锐
杨霏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Shandong Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
State Grid Shandong Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Shandong Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN201811003587.6A priority Critical patent/CN109148590A/zh
Publication of CN109148590A publication Critical patent/CN109148590A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域，提供一种半导体器件及其制备方法，其中，该半导体器件包括：半导体层；栅极和源极，形成在所述半导体层上方；半导体区域，形成在栅极和源极之间的所述半导体层内，且所述半导体区域具有与所述栅极和/或所述源极交叠的部分；其中，所述半导体区域内的离子掺杂浓度为1E16‑5E21cm‑3，所述半导体区域与所述半导体层的导电类型相同。通过在栅极和源极之间的半导体层内形成半导体区域，该半导体区域具有与栅极和/或源极交叠的部分，其中，交叠部分的面积可以用于改变栅端和/或源端重合处的MOS电容，从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
半导体器件，是利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。其中，最常用的为金属氧化物半导体场效应管(Metal-Oxide Semiconductor FET，简称MOSFET)。
其中，为了提高MOS管的电气特性，尤其是耐压和耐电流能力，MOSFET大都采用垂直导电结构，又称为VMOSFET(Vertical MOSFET)，具体结构如图1所示，常用做开关元件。
然而，轨道交通、电网、光伏逆变器等不同应用领域对场效应晶体管的开关特性的需求不尽相同，甚至有很大差别。例如，在高频应用场合，如果器件开关时间长，开关速度过慢，会导致响应延迟，性能下降；在电网等高压应用场合，如果器件开关时间短，开关速度过快，会导致过冲电压过高，带来安全隐患。因此，针对不同应用领域，需要不同开关特性的场效应晶体管。
发明人在场效应晶体管的制备工艺的研究中发现，若在制备过程中考虑到不同的开关特性，则需要调节源区面积(即，如图1所示的P区中形成的N区的面积)，而调剂源区面积则需要根据具体需求调整形成N区的离子注入的窗口尺寸。对应于不同的开关特性，离子注入的窗口尺寸就需要进行调整，制备工艺较复杂；且每种离子注入的窗口尺寸对应于一种源区面积，进而导致所制备的半导体器件的开关特性相同。
发明内容
有鉴于此，本发明实施例提供了一种半导体器件及其制备方法，以解决现有半导体器件的开关特性单一的问题。
本发明实施例的第一方面提供了一种半导体器件，包括：
半导体层；
栅极和源极，形成在所述半导体层上方；
半导体区域，形成在栅极和源极之间的所述半导体层内，且所述半导体区域具有与所述栅极和/或所述源极交叠的部分；其中，所述半导体区域内的离子掺杂浓度为1E16-5E21cm-2，所述半导体区域与所述半导体层的导电类型相同。
可选地，还包括：
源极接触区，设置在相邻两个所述半导体区域之间，且与相邻两个所述半导体区域相接触；其中，所述源极接触区与所述半导体层的导电类型相反。
可选地，所述源极接触区的离子掺杂浓度为1E19～1E22cm-2。
可选地，还包括：
阱区，所述阱区内包括相邻两个所述半导体区域和所述源极接触区；其中，所述阱区与所述源极接触区的导电类型相同。
可选地，还包括：
漏极，形成在所述半导体层上方，或下方。
可选地，所述半导体器件为MOSFET、IGBT或MOSGCT。
本发明实施例的第二方面还提供了一种半导体器件的制备方法，包括：
提供半导体层；
以1E11-5E17atom/cm-2注入剂量向所述半导体层倾角注入离子，以在所述半导体层内形成半导体区域，所注入的离子的导电类型与所述半导体层的导电类型相同；
在所述半导体层上方形成栅极和源极；其中，所述半导体区域具有与所述栅极和/或所述源极交叠的部分。
可选地，所述倾角注入离子，以在所述半导体层内形成半导体区域，包括：
在所述半导体层上方形成离子注入掩膜层；
图案化所述离子注入掩膜层，以形成离子注入窗口；
以第一预设角度通过所述离子注入窗口向所述半导体层注入所述离子；
将所述半导体层旋转第二预设角度；
再次倾角注入所述离子。
可选地，所述第一预设角度为0-360°，所述第二预设角度为0-360°。
可选地，所述离子注入的温度为23℃-600℃，所述离子的注入能量10kev-1200kev。
可选地，所述离子注入窗口的开口尺寸为0.1-1μm。
可选地，在所述倾角注入离子的步骤之后，还包括：
在相邻两个所述半导体区域之间形成与所述半导体层的导电类型相反的源极接触区；其中，所述源极接触区与相邻两个所述半导体区域相接触。
可选地，在所述倾角注入离子的步骤之前，还包括：
在所述半导体层内形成与所述源极接触区的导电类型相同的阱区，其中，所述阱区包括相邻两个所述半导体区域和所述源极接触区。
本发明技术方案，具有如下优点：
1.本发明实施例提供的半导体器件，通过在栅极和源极之间的半导体层内形成半导体区域，该半导体区域具有与栅极和/或源极交叠的部分，其中，交叠部分的面积可以用于改变栅端和/或源端重合处的MOS电容，从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制。
2.本发明实施例提供的半导体器件，通过在相邻的两个半导体区域之间形成源极接触区，以便源极形成欧姆接触。
3.本发明实施例提供的半导体器件的制备方法，通过倾角注入离子使得所形成的半导体区域与栅极和/或源极具有交叠的部分，且交叠部分的面积可以通过倾角的大小进行调节，从而改变半导体区域的面积，即改变源区的面积以及栅端和/或源端重合处的MOS电容，从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制；通过倾角大小的调节，就可以在不改变设计版图和光刻工艺的条件下，针对不同的应用需求，调制栅控半导体器件的开关特性。
4.本发明实施例提供的半导体器件的制备方法，通过旋转半导体层以进行多次的倾角注入，便于根据实际情况对半导体区域的面积进行调节；即通过原有设计版图和光刻工艺能够实现制备出不同开关特性的半导体器件。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中半导体器件的结构示意图；
图2为本发明实施例中半导体器件的结构示意图；
图3为本发明实施例中半导体器件的结构示意图；
图4a-图4b为本发明实施例中半导体区域不同掺杂浓度对应的特性曲线；
图5为本发明实施例中半导体器件的制备工艺流程图；
图6a-图6c为本发明实施例中半导体器件的制备结构图；
图7a-图7k为本发明实施例中半导体器件的制备结构图；
图8为本发明实施例中半导体区域的制备工艺流程图；
附图标记：10-半导体层；11-衬底；12-外延薄膜层；13-阱区；14-半导体区域；15-源极接触区；21-栅极；21a-栅介质层；21b-栅电极；22-源极；23-漏极。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种半导体器件，如图2所示，包括半导体层10，栅极21，源极22，半导体区域14。其中，栅极21以及源极22，形成在半导体层10的上方；半导体区域14的导电类型与半导体层10的导电类型相同。例如，导电类型可以为N型，也可以为P型。本实施例中以N型的半导体层10，对应地，半导体区域14为N型为例，进行详细描述。
具体地，如图2所示，半导体区域14形成在半导体层10内，且其上表面与栅极21以及源极22的下表面平齐，且半导体区域14与栅极21以及源极22部分重叠。其中，半导体区域14的掺杂浓度为1E16-5E21cm-3。例如，可以是1E16、1E18、1E21、5E17、以及5E21等等。
可选地，半导体区域14可以与栅极21部分重叠，也可以与源极22部分重叠等等，只需保证半导体区域14与栅极21，以及源极22中的至少之一具有重合部分即可；且重叠部分的面积可以根据实际半导体器件的具体开关特性进行设置。
通过在栅极21和源极22之间的半导体层10内形成半导体区域14，该半导体区域14具有与栅极21和/或源极22交叠的部分，其中，交叠部分的面积可以用于改变栅端和/或源端重合处的MOS电容，从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制。
作为本实施例的一种可选实施方式，如图3所示，在相邻两个半导体区域14之间设置有源极接触区15，其导电类型与半导体区域14的导电类型相反。例如，当半导体区域14为N型时，源极接触区15的导电类型为P型。
具体地，在半导体层10内形成有源极接触区15，该源极接触区15的上表面与半导体区域14以及半导体层10的上表面平齐，且与相邻两个半导体区域14接触。
其中，可选地，源极接触区15的厚度可以与半导体区域14相同，也可以大于半导体区域14，也可以小于半导体区域14，只需保证在相邻半导体区域14之间设置有与其接触的源极接触区15即可。
此外，该源极接触区15的离子掺杂浓度为1E19～1E22cm-2。通过在相邻的两个半导体区域14之间形成源极接触区15，以便源极形成重掺杂的欧姆接触区域。
进一步地，如图4所示，在半导体层10内还形成有阱区13。阱区13的上表面与半导体层10的上表面平齐，且每个阱区13内形成有两个相邻的半导体区域14以及源极接触区15。其中，阱区13的导电类型与源极接触区15的导电类型相同。例如，半导体层10为N型，阱区13为P型，半导体区域14为N型，源极接触区为P型。
可选地，在沿半导体层10的长度方向上，半导体区域14的边界可以超出阱区13的边界；即，半导体区域14可以形成在阱区14内，也可以部分形成在阱区14内。
此外，半导体层10包括衬底11，以及形成在衬底11上的外延薄膜层12。上述阱区13、半导体区域14以及源极接触区15全部形成在外延薄膜层11内。其中，外延薄膜层12的导电类型与衬底11的导电类型相同。
例如，衬底11可以为N型碳化硅衬底，具体可以采用4H-SiC，或6H-SiC。外延薄膜层12的厚度可以为5μm-200μm，离子掺杂浓度为1E14-1E17cm-3。
作为本实施例的一个具体应用实例，碳化硅衬底11为N型4H-SiC，厚度为500μm，掺杂离子为氮离子，掺杂浓度为5×1018cm-3。外延薄膜层12为N型4H-SiC，厚度为60μm，掺杂离子为氮离子，掺杂浓度为1×1015cm-3。
进一步地，如图4所示，该半导体器件还包括形成在半导体层10上表面的栅极21、源极22，以及形成在半导体层10下表面的漏极23。具体地，栅极21和源极22均设置在外延薄膜层12的上表面，漏极23设置在衬底11的下表面。栅极21包括栅介质层21a以及形成在栅介质层21a表面的栅电极21b层，其中，该栅介质层21a用于提高栅电极21b的导电性。
进一步可选地，半导体区域14的掺杂浓度为1E18-1E21cm-3。发明人以该掺杂浓度对应的半导体器件的性能测试，测试结果如图4a以及图4b所示。其中，图4a示出了半导体区域14的掺杂浓度分别为1E18cm-3以及1E 21cm-3对应的半导体器件的转移特性曲线(源极电压与漏极电流之间的对应关系)如图4a所述，当半导体区域14的掺杂浓度为1E18cm-3以及掺杂浓度为1E21cm-3时，对比上述两种掺杂浓度的特性曲线可知，在上述两种离子掺杂浓度下，对应的半导体器件的转移特性曲线基本不变。即，当半导体区域14的离子掺杂浓度为1E18-1E21cm-3时，掺杂浓度的变化对半导体器件的转移特性影响不大。
图4a示出了半导体区域14的掺杂浓度分别为1E18cm-3以及1E 21cm-3对应的半导体器件的输出特性曲线(漏极电压与漏极电流之间的对应关系)如图4a所述，当半导体区域14的掺杂浓度为1E18cm-3以及掺杂浓度为1E21cm-3时，对比上述两种掺杂浓度的特性曲线可知，在上述两种离子掺杂浓度下，对应的半导体器件的输出特性曲线基本不变。即，当半导体区域14的离子掺杂浓度为1E18-1E21cm-3时，掺杂浓度的变化对半导体器件的输出特性影响不大。
因此，当掺杂浓度为1E18-1E21cm-3时，可以通过改变半导体区域14与栅极11和/或源极12的重叠面积，在半导体器件的其他特性保持不变的情况下，调整该半导体器件的开关特性。即，掺杂浓度为1E18-1E21cm-3时，对于半导体区域14与栅极11和/或源极12的重叠面积的改变，不会影响半导体器件的其他特性。
作为本实施例的一种可选实施方式，该半导体器件的可以是MOSFET、IGBT或MOSGCT。
本发明实施例还提供了一种半导体器件的制备方法，如图5所示，该方法包括：
S10，提供半导体层。
结构如图6a所示，半导体层10的导电类型可以是N型，也可以是P型。本实施例中为N型半导体层10为例，进行详细描述。
S20，以1E11-5E17atom/cm-2的注入剂量向半导体层倾角注入离子，以在半导体层内形成半导体区域，所注入的离子的导电类型与半导体层的导电类型相同。
在提供半导体层10之后，以倾角离子注入方式向半导体层10注入离子以形成半导体区域14，所注入的离子的导电类型与半导体层10的导电类型相同，具体结构如图6b所示。
其中，倾角离子注入可以是单步注入，也可以是分为多步注入。不论是单步注入还是多步注入，所有的注入剂量为1E11-5E17atom/cm-2，对应的半导体区域14的离子掺杂浓度为1E16-5E21cm-3。
此外，在离子注入时，对应的倾角角度可以根据实际情况进行具体调整。可选地，在多步离子注入中，每次进行离子注入对应的角度都可以是不同的，可以是相同的。具体倾角离子注入所对应地角度是根据最终所形成的半导体器件的开关特性设置的；例如，半导体器件的开关时间长，对应地，半导体区域14与栅极21和/源极22的接触面积大，因此，可以进行大角度的离子注入；半导体器件的开关时间短，对应地，半导体区域14与栅极21和/源极22的接触面积小，因此，可以进行小角度的离子注入。
S30，在半导体层上方形成栅极和源极；其中，半导体区域具有与栅极和/或源极交叠的部分。
如图6c所示，在半导体层1的上方形成栅极11和源极12。对应地，半导体区域14具有与栅极21和源极22交叠的部分。
可选地，半导体区域14仅具有与栅极11交叠的部分，或，半导体区域14仅具有与源极12交叠的部分。
进一步地，漏极23可以是形成在半导体层10的下表面，也可以是形成在半导体层10的上表面。当漏极23形成在半导体层的10的下表面时，半导体器件的基极形成在源极21的上表面，对应的半导体器件为垂直导电结构；当漏极23形成在半导体层10的上表面，即漏极23与栅极21以及源极22形成在半导体层10的同一侧，半导体器件的基极形成在半导体层10的下表面，对应的半导体器件为横向导电结构。
具体例如，在半导体层10上表面淀积金属层并对该金属层进行光刻和刻蚀形成栅极21和源极22，在半导体层10的背面淀积金属层，并对该金属层进行光刻和刻蚀形成漏极23。
通过倾角注入离子使得所形成的半导体区域12与栅极21和/或源极22具有交叠的部分，且交叠部分的面积可以通过倾角的大小进行调节，从而改变半导体区域14的面积，即改变源区的面积以及栅端和/或源端重合处的MOS电容，从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制；通过倾角大小的调节，就可以在不改变设计版图和光刻工艺的条件下，针对不同的应用需求，调制栅控半导体器件的开关特性。
作为本实施例的一种可选实施方式，S10中的半导体层10包括衬底11以及形成在衬底11上表面的外延薄膜层12。
具体地，如图7a所示，衬底11为N型碳化硅衬底，在衬底11的上表面形成外延薄膜层12。其中，衬底11为4H-SiC或6H-SiC，外延薄膜层12的厚度为5μm-200μm，掺杂浓度为1E14-1E17cm-3。
例如，衬底11为N型4H-SiC，厚度为500μm，掺杂离子为氮离子，掺杂浓度为5×1018cm-3。外延薄膜12为N型4H-SiC，厚度为60μm，掺杂离子为氮离子，掺杂浓度为1×1015cm-3。
进一步地，S20之前还包括：在外延薄膜层12内形成阱区14的步骤，具体地如图7b至图7d所示。如图7b所示，在外延薄膜层12表面形成离子掩膜层a；如图7c所示，对离子掩膜层a进行图案化形成离子注入窗口；如图7d所示，利用离子注入窗口向外延薄膜层12内垂直注入离子，以在外延薄膜层12内形成阱区14。其中，阱区14的导电类型与外延薄膜层12的导电类型相反。
可选地，阱区14也可以通过倾角离子注入的方式形成。此外，离子掩膜层a的材料可以为由硅、硅氧化合物、硅氮化合物或金属构成的单层薄膜层，也可以为由硅、硅氧化合物、硅氮化合物和金属中至少两种材料构成的多层薄膜层，多层薄膜层中各薄膜层的厚度均为0.01-4μm。阱区14所注入的离子为氮离子、磷离子、铝离子或硼离子，掺杂离子的浓度为1E11-1E15cm-2。在阱区14形成之后，可以去除离子掩膜层a；也可以将离子掩膜层a作为下一次离子注入的掩膜层。
具体地例如，采用PECVD沉积方法在外延薄膜12的上表面形成离子掩膜层a。其中，离子掩膜层a为由二氧化硅构成的单层薄膜层，厚度为2.5μm。对离子掩膜层a进行光刻和刻蚀，形成阱区离子注入窗口。其中，阱区离子注入窗口为10μm×10μm的方形离子注入窗口。采用垂直离子注入法，通过离子注入窗口向外延薄膜层12注入铝离子，形成阱区14。
更进一步地，如图8所示，S20包括：
S21，在半导体层上方形成离子注入掩膜层。
如图7e所示，在半导体层10上方形成离子注入掩膜层b，即在外延薄膜层12的上表面形成离子注入掩膜层b。
S22，图案化离子注入掩膜层，以形成离子注入窗口。
如图7f所示，对离子注入掩膜层b进行图案化，以形成离子注入窗口。其中，所形成离子注入窗口的开口尺寸为0.1-1μm。
其中，离子注入窗口可以为叉指结构或平行长条状或圆环形或方形，也可以为包含叉指结构、平行长条状、圆环形和方形中至少两种形状的组合图形。其中，平行长条状包括多个平行的长方形。
例如，对离子注入掩膜层b进行光刻和刻蚀，形成半导体区域14的离子注入窗口。
S23，以第一预设角度通过离子注入窗口向半导体层注入离子。
如图7g所示，以第一预设角度通过离子注入窗口向半导体层10注入离子，即以第一预设角度向外延薄膜层12中注入离子，以形成半导体区域14。
其中，可以采用单步离子注入法，也可以采用多步离子注入法向外延薄膜层12注入离子。此外，离子注入的温度为23℃-600℃，离子的注入能量10kev-1200kev，总的离子注入剂量为1E11-5E17atom/cm-2，第一预设角度为0-360°。
S24，将半导体层旋转第二预设角度。
在第一次倾角注入离子之后，将半导体层10旋转第二预设角度，以便后续再次进行离子注入。其中，第二预设角度为0-360°。
S25，再次倾角注入离子。
将半导体层10旋转第二预设角度之后，再次倾角注入离子。
具体地，采用倾角离子注入法形成半导体区域14的离子注入条件如下表所示：
此外，在S30之前还包括在阱区14内形成源极接触区15的步骤。具体如图7i以及图7j所示。如图7i所示，在半导体层10上表面形成离子掩膜层c；如图7j所示，对离子掩膜层c进行图案化，形成离子注入窗口，采用垂直离子注入法，利用离子注入窗口向阱区14中注入离子，以形成源极接触区15。其中，源极接触区15与相邻两个半导体区域14接触。
作为本实施例的一种可选实施方式，如图7k所示，栅极21包括栅介质层21a以及栅电极21b，即在外延薄膜层12上沉积金属层之前，先在外延薄膜层12上形成一层栅介质层21a，然后对栅介质层21a进行图案化，以在对应与栅电极21b的区域保留栅介质层21a。
其余未在本实施例中详细描述的半导体器件的结构细节，请参照图2至图4b所示实施例的相关描述，在此不再赘述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (13)

1.一种半导体器件，其特征在于，包括：
半导体层；
栅极和源极，形成在所述半导体层上方；
半导体区域，形成在栅极和源极之间的所述半导体层内，且所述半导体区域具有与所述栅极和/或所述源极交叠的部分；其中，所述半导体区域内的离子掺杂浓度为1E16-5E21cm-3，所述半导体区域与所述半导体层的导电类型相同。
2.根据权利要求1所述的半导体器件，其特征在于，还包括：
源极接触区，设置在相邻两个所述半导体区域之间，且与相邻两个所述半导体区域相接触；其中，所述源极接触区与所述半导体层的导电类型相反。
3.根据权利要求2所述的半导体器件，其特征在于，所述源极接触区的离子掺杂浓度为1E19～1E22cm-2。
4.根据权利要求2所述的半导体器件，其特征在于，还包括：
阱区，所述阱区内包括相邻两个所述半导体区域和所述源极接触区；其中，所述阱区与所述源极接触区的导电类型相同。
5.根据权利要求1-4中任一所述的半导体器件，其特征在于，还包括：
漏极，形成在所述半导体层上方，或下方。
6.根据权利要求1-4中任一所述的半导体器件，其特征在于，所述半导体器件为MOSFET、IGBT或MOSGCT。
7.一种半导体器件的制备方法，其特征在于，包括：
提供半导体层；
以1E11-5E17atom/cm-2的注入剂量向所述半导体层倾角注入离子，以在所述半导体层内形成半导体区域，所注入的离子的导电类型与所述半导体层的导电类型相同；
在所述半导体层上方形成栅极和源极；其中，所述半导体区域具有与所述栅极和/或所述源极交叠的部分。
8.根据权利要求7所述的方法，其特征在于，所述倾角注入离子，以在所述半导体层内形成半导体区域，包括：
在所述半导体层上方形成离子注入掩膜层；
图案化所述离子注入掩膜层，以形成离子注入窗口；
以第一预设角度通过所述离子注入窗口向所述半导体层注入所述离子；
将所述半导体层旋转第二预设角度；
再次倾角注入所述离子。
9.根据权利要求8所述的方法，其特征在于，所述第一预设角度为0-360°，所述第二预设角度为0-360°。
10.根据权利要求7所述的方法，其特征在于，所述离子注入的温度为23℃-600℃，所述离子的注入能量10kev-1200kev。
11.根据权利要求8所述的方法，其特征在于，所述离子注入窗口的开口尺寸为0.1-1μm。
12.根据权利要求7所述的方法，其特征在于，在所述倾角注入离子的步骤之后，还包括：
在相邻两个所述半导体区域之间形成与所述半导体层的导电类型相反的源极接触区；其中，所述源极接触区与相邻两个所述半导体区域相接触。
13.根据权利要求12所述的方法，其特征在于，在所述倾角注入离子的步骤之前，还包括：
在所述半导体层内形成与所述源极接触区的导电类型相同的阱区，其中，所述阱区包括相邻两个所述半导体区域和所述源极接触区。
CN201811003587.6A 2018-08-30 2018-08-30 半导体器件及其制备方法 Pending CN109148590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811003587.6A CN109148590A (zh) 2018-08-30 2018-08-30 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811003587.6A CN109148590A (zh) 2018-08-30 2018-08-30 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN109148590A true CN109148590A (zh) 2019-01-04

Family

ID=64829434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003587.6A Pending CN109148590A (zh) 2018-08-30 2018-08-30 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109148590A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038234A (zh) * 2020-08-13 2020-12-04 矽力杰半导体技术(杭州)有限公司 SiC MOSFET器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465132A (ja) * 1990-07-05 1992-03-02 Oki Electric Ind Co Ltd 二重拡散型ｍｏｓ　ｆｅｔの製造方法
CN103872111A (zh) * 2012-12-10 2014-06-18 上海联星电子有限公司 一种igbt及其制作方法
CN105304492A (zh) * 2014-07-30 2016-02-03 北大方正集团有限公司 一种半导体器件及其制造方法
WO2017092940A1 (en) * 2015-12-02 2017-06-08 Abb Schweiz Ag Semiconductor device and method for manufacturing such a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465132A (ja) * 1990-07-05 1992-03-02 Oki Electric Ind Co Ltd 二重拡散型ｍｏｓ　ｆｅｔの製造方法
CN103872111A (zh) * 2012-12-10 2014-06-18 上海联星电子有限公司 一种igbt及其制作方法
CN105304492A (zh) * 2014-07-30 2016-02-03 北大方正集团有限公司 一种半导体器件及其制造方法
WO2017092940A1 (en) * 2015-12-02 2017-06-08 Abb Schweiz Ag Semiconductor device and method for manufacturing such a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038234A (zh) * 2020-08-13 2020-12-04 矽力杰半导体技术(杭州)有限公司 SiC MOSFET器件及其制造方法
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法

Similar Documents

Publication Publication Date Title
US11916066B2 (en) MOSFET device of silicon carbide having an integrated diode and manufacturing process thereof
US9941272B2 (en) Method of producing a semiconductor device
CN105097682B (zh) 半导体器件
CN103855223B (zh) 半导体装置
CN103928516B (zh) 具有双平行沟道结构的半导体器件及其制造方法
WO2010098076A1 (ja) 蓄積型絶縁ゲート型電界効果型トランジスタ
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN101449384A (zh) 半导体元件及其制造方法
US20090020765A1 (en) Semiconductor Device and Method for Manufacturing Same
KR20110061641A (ko) 탄화규소 반도체 장치
CN111933685B (zh) 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件
CN113571584A (zh) 一种SiC MOSFET器件及其制备方法
CN107910267A (zh) 功率半导体器件及其制造方法
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
TWI742210B (zh) 半導體裝置及其製造方法
CN107393814B (zh) 一种mos功率器件及其制备方法
CN109148590A (zh) 半导体器件及其制备方法
WO2000046850A1 (en) A LATERAL FIELD EFFECT TRANSISTOR OF SiC, A METHOD FOR PRODUCTION THEREOF AND A USE OF SUCH A TRANSISTOR
CN105321988B (zh) 半导体装置及其制造方法
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN207398150U (zh) 功率半导体器件
KR20160088074A (ko) 반도체 소자 및 그 제조 방법
CN104617142A (zh) 半导体器件和用于生产其的方法
CN207781609U (zh) 功率半导体器件
JP6687476B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104

RJ01 Rejection of invention patent application after publication