CN111933685B - 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 - Google Patents
碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 Download PDFInfo
- Publication number
- CN111933685B CN111933685B CN202010591568.0A CN202010591568A CN111933685B CN 111933685 B CN111933685 B CN 111933685B CN 202010591568 A CN202010591568 A CN 202010591568A CN 111933685 B CN111933685 B CN 111933685B
- Authority
- CN
- China
- Prior art keywords
- region
- drift layer
- well region
- layer
- boss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 52
- 210000003850 cellular structure Anatomy 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims description 5
- 210000004027 cell Anatomy 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 185
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 2
- 238000012216 screening Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000007774 longterm Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 11
- 238000002513 implantation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。
Description
技术领域
本公开涉及半导体器件技术领域，具体涉及一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件。
背景技术
碳化硅(SiC)是新型宽禁带半导体材料，具有出色的物理、化学和电性能。碳化硅的击穿电场强度是传统硅的10倍，导热率是硅的3倍，且具有更高的开关频率，可减小电路中储能元件的损耗和体积。理论上，SiC器件可以在600℃以上的高温环境下工作，且具有优异的抗辐射性能，大大提高了其高温稳定性。这使得基于碳化硅的功率半导体器件，在大功率和高温应用环境中非常具有吸引力和应用前景。其中，碳化硅金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。
碳化硅功率器件在阻断状态时，由于碳化硅材料的高击穿电场，相对于硅器件，碳化硅功率器件的栅氧层承受着更高的电场应力，不利于器件使用的长期可靠性。传统的碳化硅MOSFET器件的元胞结构，如图1所示，其为平面栅结构，主要依靠缩短阱区103之间的距离，即缩短JFET区105的宽度来降低阻断态时栅极氧化层107的电场应力，这通常会损害器件的通流能力，导致芯片的导通电阻增大、导通损耗增大。
发明内容
针对上述问题，本公开提供了一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，解决了现有技术中碳化硅MOSFET不能实现良好的栅极氧化层的电场应力与器件导通电阻之间的折中关系的技术问题。
第一方面，本公开提供一种碳化硅MOSFET器件的元胞结构，包括：
第一导电类型碳化硅衬底；
位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；
设置于所述漂移层内且位于所述侧部沟槽下方的第二导电类型阱区；其中，所述侧部沟槽的底部靠近所述凸台的一侧未被所述阱区完全覆盖；
位于所述阱区表面内的第一导电类型源区；其中，所述阱区表面靠近所述凸台的一侧未被所述源区完全覆盖；
设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
位于所述漂移层上方，且覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层；
位于所述栅极氧化层上方的栅极。
根据本公开的实施例，优选地，所述侧部沟槽的深度为0.5至1.0um；和/或
所述屏蔽区的离子掺杂浓度大于5E17cm-3，所述屏蔽区的深度大于0.2um。
根据本公开的实施例，优选地，还包括：
与所述源区并排设置于所述阱区表面内且与所述源区远离所述凸台的一端接触的第二导电类型增强区；
其中，所述增强区的离子掺杂浓度大于所述阱区的离子掺杂浓度。
根据本公开的实施例，优选地，还包括：
位于所述源区和所述增强区上方且同时与所述源区和所述增强区形成欧姆接触的源极金属层；
位于所述衬底下方并与所述衬底形成欧姆接触的漏极金属层；
其中，所述栅极通过层间介质层与所述源极金属层隔离。
第二方面，本公开提供一种碳化硅MOSFET器件的元胞结构的制备方法，包括：
提供第一导电类型碳化硅衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面于元胞结构的两侧形成侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；
在所述漂移层内于所述侧部沟槽下方形成第二导电类型阱区；其中，所述侧部沟槽的底部靠近所述凸台的一侧未被所述阱区完全覆盖；
在所述阱区表面内形成第一导电类型源区；其中，所述阱区表面靠近所述凸台的一侧未被所述源区完全覆盖；
在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层；
在所述栅极氧化层上方形成栅极。
根据本公开的实施例，优选地，在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区，包括以下步骤：
在所述侧部沟槽底部形成覆盖所述阱区的掩膜层；
通过旋转注入的方式，注入第二导电类型的高能离子到所述漂移层内，以在所述凸台的顶部和侧壁以及未被所述掩膜层遮盖的所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区；
去除所述掩膜层。
根据本公开的实施例，优选地，所述旋转注入的注入倾角为30°至60°。
根据本公开的实施例，优选地，在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层，包括以下步骤：
对所述漂移层表面进行牺牲氧化处理；
在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层。
根据本公开的实施例，优选地，对所述漂移层表面进行牺牲氧化处理，包括以下步骤：
对所述漂移层表面进行热氧化，以形成牺牲氧化层；通过湿法刻蚀将所述牺牲氧化层去除。
根据本公开的实施例，优选地，在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区的步骤之前，还包括以下步骤：
在所述阱区表面内形成与所述源区并排设置，且与所述源区远离所述凸台的一端接触的第二导电类型增强区；
其中，所述增强区的离子掺杂浓度大于所述阱区的离子掺杂浓度。
根据本公开的实施例，优选地，在所述栅极氧化层上方形成栅极的步骤之后，还包括以下步骤：
在所述栅极上方形成覆盖所述栅极的层间介质层；
在所述源区和所述增强区上方形成同时与所述源区和所述增强区形成欧姆接触的源极金属层；其中，所述栅极通过所述层间介质层与所述源极金属层隔离；
在所述衬底下方形成与所述衬底欧姆接触的漏极金属层。
第三方面，本公开提供一种碳化硅MOSFET器件，包括若干如第一方面中任一项所述的碳化硅MOSFET器件的元胞结构。
采用上述技术方案，至少能够达到如下技术效果：
本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高芯片长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是传统的碳化硅MOSFET器件的元胞结构的剖面结构示意图；
图2是本公开一示例性实施例示出的一种碳化硅MOSFET器件的元胞结构的剖面结构示意图；
图3是本公开一示例性实施例示出的一种碳化硅MOSFET器件的元胞结构的制备方法流程示意图；
图4-10是本公开一示例性实施例示出的一种碳化硅MOSFET器件的元胞结构的制备方法的相关步骤形成的剖面结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
如图2所示，本公开实施例提供一种碳化硅MOSFET器件的元胞结构200，包括衬底201、漂移层202、阱区203、源区204、增强区205、JFET区206、屏蔽区207、栅极氧化层208、栅极209、层间介质层210、源极金属层211、漏极金属层212。
示例性地，衬底201为第一导电类型的碳化硅衬底201。衬底201的厚度较厚，离子掺杂浓度较高，离子掺杂浓度大于1E19cm-3。
漂移层202为第一导电类型的漂移层202，位于衬底201上方，离子掺杂浓度约为1E14至5E16cm-3，具体需要根据芯片耐压来优化。其中，在元胞结构200两侧，于漂移层202表面向下设置有侧部沟槽(图中未标注)，以在漂移层202表面于元胞结构200中心位置形成凸台(图中未标注)。侧部沟槽的深度(即凸台的高度)为0.5至1.0um。
阱区203为第二导电类型的阱区，位于漂移层202内，且位于元胞结构200两侧的侧部沟槽下方，阱区203的上表面与侧部沟槽底部相平齐。侧部沟槽的底部靠近凸台的一侧未被阱区203完全覆盖。阱区203的离子掺杂浓度为1E16至5E18cm-3，深度为0.5至1.5um。
源区204为第一导电类型的源区，位于阱区203表面内，源区204的上表面与阱区203的上表面和侧部沟槽底部相平齐。源区204的离子掺杂浓度大于衬底201的离子掺杂浓度。源区204的宽度小于阱区203的宽度，阱区203与源区204两端均有宽度差即阱区203表面靠近凸台的一侧和远离凸台的一侧均未被源区204完全覆盖，靠近凸台的宽度差与栅极氧化层208之间形成沟道(图未示出)，相邻两个沟道之间的区域为JFET区206，即在元胞结构200中，两个阱区203之间的区域为JFET区206。源区204的离子掺杂浓度大于1E19cm-3，深度为0.3至0.5um。
增强区205为第二导电类型的掺杂区，增强区205与源区204并排设置于阱区203内，增强区205的上表面与阱区203的上表面和侧部沟槽底部相平齐，增强区205与源区204远离凸台的一端接触。增强区205的离子掺杂浓度大于阱区203的离子掺杂浓度，增强区205的深度小于或等于阱区203的深度。增强区205的离子掺杂浓度大于5E18cm-3，深度为0.5至1.5um。
屏蔽区207为第二导电类型的掺杂区，屏蔽区207设置于漂移层202内(具体位于漂移层202表面内)，且位于凸台的顶部和侧壁以及侧部沟槽的底部靠近凸台的一侧的下方，即屏蔽区207从凸台的顶部沿漂移层202的表面延伸至侧部沟槽下方，但是不与阱区203接触。凸台内除屏蔽区207以外的区域的离子掺杂浓度不变，仍且漂移层202的离子掺杂浓度相同，屏蔽区207的离子掺杂浓度大于5E17cm-3，屏蔽区207的深度大于0.2um。
其中，屏蔽区207的设置，大幅降低阻断态下器件的栅极氧化层208的电场应力，大幅提高芯片长期使用的可靠性。这种情况下，无需减小JFET区206的宽度，就可达到阻断栅极氧化层208的电场应力的效果。而且屏蔽区207设置在凸台上，对器件导通特性的影响很小，可实现良好的栅极氧化层208的电场应力和导通电阻之间的折中关系。
栅极氧化层208位于漂移层202上方，且覆盖凸台的顶部和侧壁并与阱区203和源区204接触。
栅极209位于栅极氧化层208上方，栅极209为多晶硅栅极。该多晶硅栅极为高浓度掺杂的多晶硅，离子掺杂浓度大于1E18cm-3。
层间介质层210，位于栅极209上方且覆盖栅极209，以将栅极209与源极金属层211隔离开。
源极金属层211，位于源区204和增强区205上方且同时与源区204和增强区205形成欧姆接触。源极金属层211可以为铝等具有低接触电阻率的金属。
漏极金属层212，位于衬底201下方并与衬底201形成欧姆接触。
对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。
本实施例提供一种碳化硅MOSFET器件的元胞结构200，该元胞结构包括：位于衬底201上方的第一导电类型漂移层202；其中，在元胞结构两侧，于漂移层202表面向下设置有侧部沟槽，以在漂移层202表面于元胞结构200中心位置形成凸台；位于侧部沟槽下方的第二导电类型阱区203；位于阱区203表面内的第一导电类型源区204；设置于漂移层204内，且位于凸台的顶部和侧壁以及侧部沟槽的底部靠近凸台的一侧的下方的第二导电类型屏蔽区207。屏蔽区207的加入，可大幅降低阻断态下器件的栅极氧化层208的电场应力，大幅提高芯片长期使用的可靠性。而且屏蔽区207对器件导通特性的影响很小，可实现良好的栅极氧化层208的电场应力和导通电阻之间的折中关系。
实施例二
在实施例一的基础上，本实施例提供一种碳化硅MOSFET器件的元胞结构200的制备方法。图3是本公开实施例示出的一种碳化硅MOSFET器件的元胞结构200的制备方法流程示意图。图4-图10是本公开实施例示出的一种碳化硅MOSFET器件的元胞结构200的制备方法的相关步骤形成的剖面结构示意图。下面，参照图3和图4-图10来描述本公开实施例提出的碳化硅MOSFET器件的元胞结构200的制备方法一个示例性方法的详细步骤。
如图3所示，本实施例的碳化硅MOSFET器件的元胞结构200的制备方法，包括如下步骤：
步骤S101：如图4所示，提供第一导电类型碳化硅衬底201。
衬底201的厚度较厚，离子掺杂浓度较高，离子掺杂浓度大于1E19cm-3。
步骤S102：在衬底201上方形成第一导电类型漂移层202。
具体地，漂移层202的形成采用化学气相沉积(CVD)外延方式，漂移层202为均匀掺杂的碳化硅层，离子掺杂浓度约为1E14至5E16cm-3，具体需要根据芯片耐压来优化。
步骤S103：如图5所示，在漂移层202表面于元胞结构200的两侧形成侧部沟槽(图中未标注)，以在漂移层202表面于元胞结构200中心位置形成凸台(图中未标注)。
具体的，侧部沟槽与芯片记号(图中未示出)可同步刻蚀形成，简化工艺过程，不会增加器件工艺制造成本。侧部沟槽的深度(即凸台的高度)为0.5至1.0um。
步骤S104：如图6所示，在漂移层202内于侧部沟槽下方形成第二导电类型阱区203；其中，侧部沟槽的底部靠近凸台的一侧未被阱区203完全覆盖。
具体的，采用光刻工艺，通过光刻胶选择性屏蔽凸台的上方和侧壁，再采用离子注入，将第二导电类型高能离子注入侧部沟槽下方的漂移层202内，以在侧部沟槽下方形成阱区203，阱区203的上表面与侧部沟槽底部相平齐。阱区203的离子掺杂浓度为1E16至5E18cm-3，深度为0.5至1.5um。且侧部沟槽的底部靠近凸台的一侧未被阱区203完全覆盖，为后续形成屏蔽区207做准备。
步骤S105：在阱区203表面内形成第一导电类型源区204；其中，阱区203表面靠近凸台的一侧未被源区204完全覆盖。
具体的，采用光刻工艺，通过光刻胶选择性屏蔽凸台的上方和侧壁以及侧部沟槽底部不需要形成源区204的部分，然后通过离子注入在阱区203内注入第一高能离子，以在阱区203表面内形成源区204，源区204的上表面与阱区203的上表面和侧部沟槽底部相平齐。且阱区203表面靠近凸台的一侧未被源区204完全覆盖，以形成沟道。相邻两个沟道之间的区域为JFET区206，即在元胞结构200中，两个阱区203之间的区域为JFET区206。源区204的浓度大于1E19cm-3，深度为0.3至0.5um。
除此之外，且阱区203表面远离凸台的一侧也未被源区204完全覆盖，用于后续形成增强区205。
本实施例中，步骤S105之后，还包括以下步骤：
在阱区203表面内形成与源区204并排设置，且与源区204远离凸台的一端接触的第二导电类型增强区205；其中，增强区205的离子掺杂浓度大于阱区203的离子掺杂浓度。
具体的，采用光刻工艺，通过光刻胶选择性屏蔽凸台的上方和侧壁以及沟道和源区204上方，即通过光刻胶选择性屏蔽JFET区206以及沟道和源区204上方，然后通过离子注入，注入第二高能离子到阱区203内，以在阱区203表面内形成与源区204并排设置，且与源区204远离凸台的一端接触的增强区205。增强区205的上表面与阱区203的上表面和侧部沟槽底部相平齐。
增强区205的离子掺杂浓度大于阱区203的离子掺杂浓度，增强区205的深度小于或等于阱区203的深度。增强区205的离子掺杂浓度大于5E18cm-3，深度为0.5至1.5um。
步骤S106：如图7所示，在漂移层202内于凸台的顶部和侧壁以及侧部沟槽的底部靠近凸台的一侧的下方，形成第二导电类型屏蔽区207；其中，屏蔽区207不与阱区203接触。
具体的，步骤S106包括以下步骤：
S106a：在侧部沟槽底部形成覆盖阱区203的掩膜层213；
S106b：通过旋转注入的方式，注入第二导电类型的高能离子到漂移层202内，以在凸台的顶部和侧壁以及未被掩膜层213遮盖的侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区207；
S106c：去除掩膜层213。
其中，掩膜层213可以为光刻工艺形成的光刻胶掩膜层213，旋转注入工艺中的注入倾角可以为30°至60°，最佳注入倾角为45°，掩膜层213的去除采用湿法刻蚀的方式。
可以这样认为，屏蔽区207从凸台的顶部沿漂移层202的表面延伸至侧部沟槽下方，但是不与阱区203接触。
屏蔽区207的离子掺杂浓度大于5E17cm-3，屏蔽区207的深度大于0.2um。
步骤S107：如图8所示，在漂移层202上方形成覆盖凸台的顶部和侧壁并与阱区203和源区204接触的栅极氧化层208。
具体的，步骤S107包括以下步骤：
S107a：对漂移层202表面进行牺牲氧化处理；
S107b：在漂移层202上方形成覆盖凸台的顶部和侧壁并与阱区203和源区204接触的栅极氧化层208。
其中，牺牲氧化处理包括以下步骤：
(a)对漂移层202表面进行热氧化以形成牺牲氧化层(图中未示出)；其中，牺牲氧化层的厚度为10至20nm；
(b)通过湿法刻蚀将牺牲氧化层去除。
栅极氧化层208与牺牲氧化层类似，也是在高温(如1300℃)氧气范围内进行热氧化形成。其中，屏蔽区207的设置，大幅降低阻断态下器件的栅极氧化层208的电场应力，大幅提高芯片长期使用的可靠性。这种情况下，无需减小JFET区206的宽度，就可达到阻断栅极氧化层208的电场应力的效果。而且屏蔽区207设置在凸台上，对器件导通特性的影响很小，可实现良好的栅极氧化层208的电场应力和导通电阻之间的折中关系。
步骤S108：在栅极氧化层208上方形成栅极209。
具体的，在栅极氧化层208上方进行多晶硅沉积，形成整面的多晶硅层，然后进行刻蚀，最终在栅极氧化层208上方形成栅极209。沉积的多晶硅层为高浓度掺杂的多晶硅，离子掺杂浓度大于1E18cm-3。
步骤S109：如图9所示，在栅极209上方形成覆盖栅极209的层间介质层210。
具体的，在栅极209上方沉积整面的层间介质层210，然后进行刻蚀开孔，在源区204和增强区205上方形成连接孔，使层间介质层210只保留覆盖栅极209的部分。
步骤S110：如图10所示，在源区204和增强区205上方形成同时与源区204和增强区205形成欧姆接触的源极金属层211；其中，栅极209通过层间介质层210与源极金属层211隔离。
具体的，通过金属化工艺，在层间介质层210上方形成源极金属层211，其中，源极金属层211通过层间介质层210上的连接孔与源区204和增强区205形成欧姆接触，源极金属层211通过层间介质层210与栅极209隔离开。
步骤S111：在衬底201下方形成与衬底201欧姆接触的漏极金属层212。
具体的，通过金属化工艺，在衬底201下方形成与衬底201欧姆接触的漏极金属层212。
对应地，第一导电类型和第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。
本实施例提供一种碳化硅MOSFET器件的元胞结构200的制备方法，通过在漂移层202表面于元胞结构200的两侧形成侧部沟槽，以在漂移层202表面于元胞结构200中心位置形成凸台；并在漂移层202内于凸台的顶部和侧壁以及侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区207。屏蔽区207的加入，可大幅降低阻断态下器件的栅极氧化层208的电场应力，大幅提高芯片长期使用的可靠性。而且屏蔽区207对器件导通特性的影响很小，可实现良好的栅极氧化层208的电场应力和导通电阻之间的折中关系。屏蔽区207与芯片记号可同步刻蚀形成，简化工艺过程，不会增加器件工艺制造成本。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (12)
1.一种碳化硅MOSFET器件的元胞结构，其特征在于，包括：
第一导电类型碳化硅衬底；
位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；
设置于所述漂移层内且位于所述侧部沟槽下方的第二导电类型阱区；其中，所述侧部沟槽的底部靠近所述凸台的一侧未被所述阱区完全覆盖；
位于所述阱区表面内的第一导电类型源区；其中，所述阱区表面靠近所述凸台的一侧未被所述源区完全覆盖；
设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
位于所述漂移层上方，且覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层；
位于所述栅极氧化层上方的栅极。
2.根据权利要求1所述的碳化硅MOSFET器件的元胞结构，其特征在于，所述侧部沟槽的深度为0.5至1.0um；和/或
所述屏蔽区的离子掺杂浓度大于5E17 cm-3，所述屏蔽区的深度大于0.2um。
3.根据权利要求1所述的碳化硅MOSFET器件的元胞结构，其特征在于，还包括：
与所述源区并排设置于所述阱区表面内且与所述源区远离所述凸台的一端接触的第二导电类型增强区；
其中，所述增强区的离子掺杂浓度大于所述阱区的离子掺杂浓度。
4.根据权利要求3所述的碳化硅MOSFET器件的元胞结构，其特征在于，还包括：
位于所述源区和所述增强区上方且同时与所述源区和所述增强区形成欧姆接触的源极金属层；
位于所述衬底下方并与所述衬底形成欧姆接触的漏极金属层；
其中，所述栅极通过层间介质层与所述源极金属层隔离。
5.一种碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，包括：
提供第一导电类型碳化硅衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层表面于元胞结构的两侧形成侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；
在所述漂移层内于所述侧部沟槽下方形成第二导电类型阱区；其中，所述侧部沟槽的底部靠近所述凸台的一侧未被所述阱区完全覆盖；
在所述阱区表面内形成第一导电类型源区；其中，所述阱区表面靠近所述凸台的一侧未被所述源区完全覆盖；
在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区；其中，所述屏蔽区不与所述阱区接触；
在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层；
在所述栅极氧化层上方形成栅极。
6.根据权利要求5所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区，包括以下步骤：
在所述侧部沟槽底部形成覆盖所述阱区的掩膜层；
通过旋转注入的方式，注入第二导电类型的高能离子到所述漂移层内，以在所述凸台的顶部和侧壁以及未被所述掩膜层遮盖的所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区；
去除所述掩膜层。
7.根据权利要求6所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，所述旋转注入的注入倾角为30°至60°。
8.根据权利要求5所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层，包括以下步骤：
对所述漂移层表面进行牺牲氧化处理；
在所述漂移层上方形成覆盖所述凸台的顶部和侧壁并与所述阱区和所述源区接触的栅极氧化层。
9.根据权利要求8所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，对所述漂移层表面进行牺牲氧化处理，包括以下步骤：
对所述漂移层表面进行热氧化，以形成牺牲氧化层；
通过湿法刻蚀将所述牺牲氧化层去除。
10.根据权利要求5所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，所述在所述漂移层内于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方，形成第二导电类型屏蔽区的步骤之前，还包括以下步骤：
在所述阱区表面内形成与所述源区并排设置，且与所述源区远离所述凸台的一端接触的第二导电类型增强区；
其中，所述增强区的离子掺杂浓度大于所述阱区的离子掺杂浓度。
11.根据权利要求10所述的碳化硅MOSFET器件的元胞结构的制备方法，其特征在于，所述在所述栅极氧化层上方形成栅极的步骤之后，还包括以下步骤：
在所述栅极上方形成覆盖所述栅极的层间介质层；
在所述源区和所述增强区上方形成同时与所述源区和所述增强区形成欧姆接触的源极金属层；其中，所述栅极通过所述层间介质层与所述源极金属层隔离；
在所述衬底下方形成与所述衬底欧姆接触的漏极金属层。
12.一种碳化硅MOSFET器件，其特征在于，包括若干如权利要求1至4任一项所述的碳化硅MOSFET器件的元胞结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010591568.0A CN111933685B (zh) | 2020-06-24 | 2020-06-24 | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010591568.0A CN111933685B (zh) | 2020-06-24 | 2020-06-24 | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933685A CN111933685A (zh) | 2020-11-13 |
| CN111933685B true CN111933685B (zh) | 2022-09-09 |
Family
ID=73317349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010591568.0A Active CN111933685B (zh) | 2020-06-24 | 2020-06-24 | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933685B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115424938B (zh) * | 2022-09-22 | 2024-04-05 | 深圳安森德半导体有限公司 | 一种碳化硅mosfet器件的元胞结构制备工艺 |
| CN116190446B (zh) * | 2022-12-20 | 2023-12-08 | 瑶芯微电子科技(上海)有限公司 | 高可靠性的碳化硅基mosfet器件及其制作方法 |
| CN116130431B (zh) * | 2023-04-12 | 2023-07-28 | 通威微电子有限公司 | 一种半导体器件与半导体器件制作方法 |
| CN116759461A (zh) * | 2023-08-18 | 2023-09-15 | 深圳市冠禹半导体有限公司 | 一种高温稳定性的功率mosfet器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191241A (ja) * | 2003-12-25 | 2005-07-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| TW200746432A (en) * | 2006-05-10 | 2007-12-16 | Sanyo Electric Co | Insulation gate type semiconductor device |
| CN102468327A (zh) * | 2010-11-10 | 2012-05-23 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI656640B (zh) * | 2017-09-08 | 2019-04-11 | 黃知澍 | N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法 |
-
2020
- 2020-06-24 CN CN202010591568.0A patent/CN111933685B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191241A (ja) * | 2003-12-25 | 2005-07-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| TW200746432A (en) * | 2006-05-10 | 2007-12-16 | Sanyo Electric Co | Insulation gate type semiconductor device |
| CN102468327A (zh) * | 2010-11-10 | 2012-05-23 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933685A (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111933685B (zh) | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 | |
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN111933710B (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| EP1054451B1 (en) | MOS-gated power device and process for forming the same | |
| JP3202021B2 (ja) | パンチスルー電界効果トランジスタ | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| CN110914996B (zh) | 半导体器件 | |
| US20230045954A1 (en) | Schottky diode integrated into superjunction power mosfets | |
| CN112614879A (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| US20160247881A1 (en) | Mos-based power semiconductor device having increased current carrying area and method of fabricating same | |
| CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| CN102945806A (zh) | 集成肖特基二极管的mos器件的制造方法 | |
| CN112786679B (zh) | 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件 | |
| CN113394277B (zh) | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt | |
| CN116581150B (zh) | 非对称双沟槽SiC MOSFET元胞结构、器件及制备方法 | |
| CN111986991A (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| CN115020240B (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN114068721B (zh) | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 | |
| CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
| CN115224111A (zh) | 沟槽栅器件的制备方法及沟槽栅器件 | |
| CN112002751A (zh) | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 | |
| CN114068668A (zh) | 一种沟槽型肖特基二极管终端结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |