CN116190446B - 高可靠性的碳化硅基mosfet器件及其制作方法 - Google Patents
高可靠性的碳化硅基mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN116190446B CN116190446B CN202211644189.9A CN202211644189A CN116190446B CN 116190446 B CN116190446 B CN 116190446B CN 202211644189 A CN202211644189 A CN 202211644189A CN 116190446 B CN116190446 B CN 116190446B
- Authority
- CN
- China
- Prior art keywords
- region
- shielding
- silicon carbide
- semiconductor substrate
- jfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 63
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 230000000903 blocking effect Effects 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 210000004027 cell Anatomy 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 239000012300 argon atmosphere Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 210000003850 cellular structure Anatomy 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000002829 reductive effect Effects 0.000 abstract description 7
- 239000007943 implant Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- -1 aluminum ions Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种高可靠性的碳化硅基MOSFET器件及其制作方法，通过优化版图设计在保留原有的JFET区的情况下于JFET区内浮空设置屏蔽区，极大程度上保留了JFET区内的通流区域，同时利用屏蔽区，优化阻断状态下JFET区的电场分布，使峰值电场分散并显著降低栅氧化层内电场强度，实现了器件可靠性和较小导通电阻之间的折中方案。本发明通过在形成碳化硅基MOSFET的阱区同时于JFFT区内形成屏蔽区，没有引入额外工艺，不会增加器件的制作难度和制作成本，实现低导通电阻，同时避免栅氧化层底部的电场强度超过临界击穿场强而影响器件可靠性。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种碳化硅基MOSFET器件及其制作方法。
背景技术
碳化硅(SiC)基金属氧化物场效应晶体管(Metal Oxide Semiconductor FieldEffect Transistor，MOSFET)因其高击穿电压、高电流密度、工作频率高、热稳定性好及等优势，而在电动汽车、充电桩、数据电子等应用领域得到广泛应用。
SiC MOSFET的可靠性是制约其在车规级应用上的重要因素。其中，组成SiCMOSFET的元胞结构之间的JFET区是可靠性容易出现问题的关键结构点之一，这是因为设计端往往采用相对宽的JFET宽度实现较大的通流区域以获得较低的导通电阻。然而，受限于SiO2-SiC界面特性，长时间工作在高电场下会导致栅氧化层发生退化，栅氧化层内的电场强度会受到SiO2-SiC界面态密度影响之外，还与JFET区垂直沟道的宽度强相关。具体地，JFET区宽度的扩展，导致在施加反向偏压时器件处于阻断状态时，栅氧化层上所承受的电压较高，局部区域的电场会超过栅氧化层的临界击穿场强，使得器件提前击穿，器件的可靠性下降。因此，有必要提供一种高可靠性的碳化硅基MOSFET器件及其制作方法以在寻求器件可靠性与导通特性之间的折中。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高可靠性的碳化硅基MOSFET器件及其制作方法，用于解决现有技术中通过使JFET区的宽度扩展带来导通电阻较低的同时器件可靠性下降的问题。
为实现上述目的及其他相关目的，本发明提供一种高可靠性的碳化硅基MOSFET器件，所述碳化硅基MOSFET器件包括第一掺杂类型的半导体基底和以设定的元胞阵列设置于所述半导体基底表面的多个碳化硅MOSFET器件元胞，所述碳化硅MOSFET器件元胞包括：
漂移区，位于所述半导体基底上，所述漂移区内设置有沿元胞结构表面横向邻接的JFET区和第二掺杂类型的阱区；
源区，设置于所述阱区内；
栅结构，所述栅结构包括栅氧化层和位于所述栅氧化层上的栅电极，所述栅氧化层设置于所述JFET区上方且覆盖部分阱区；
屏蔽区，所述屏蔽区浮空设置于所述栅氧化层下方，所述屏蔽区设置成沿所述元胞结构纵向延伸的多角星形柱且其中心与所述栅氧化层的中心对准以使所述栅氧化层底部的峰值电场分散，所述屏蔽区的多角星形柱的顶角区数量与元胞阵列中的元胞数量相同或为元胞阵列中元胞数量的整数倍，所述屏蔽区具有与所述阱区相同的深度和掺杂分布。
可选地，所述设定的元胞阵列包括方形阵列、六角形阵列、八角形阵列或上述阵列的任意组合。
可选地，所述屏蔽区的多角星形柱还包括设置于各顶角区的圆柱体，所述屏蔽区的多角星形柱的凹角介于120°与160°之间。
可选地，所述碳化硅MOSFET器件元胞还包括第二掺杂类型的接触区，所述接触区设置成沿元胞结构表面横向邻接所述源区且相对于所述源区更为远离所述JFET区，所述接触区的深度大于所述阱区的深度。
进一步，所述屏蔽区设置成其多角星形柱的横向对角线与单个元胞的对角线方向一致。
进一步，以方形阵列设置的碳化硅MOSFET器件元胞之间，所述屏蔽区设置成其多角星形柱的横向对角线与单个元胞的对角线方向成45°夹角。
进一步，所述屏蔽区的多角星形柱具有沿元胞结构表面介于0.8μm～4.0μm之间的横向对角线长度，且所述多角星形柱的对角线长度大于所述JFET区的最大宽度。
本发明还提供一种高可靠性的碳化硅基MOSFET器件的制作方法，包括以下步骤：
提供半导体基底，所述半导体基底上形成有漂移区以及于所述漂移区内定义的JFET区；
于所述漂移区内进行第二掺杂类型的离子注入以同时形成阱区和屏蔽区，所述屏蔽区设置成沿所述元胞结构纵向延伸的多角星形柱，所述屏蔽区具有的多角星形柱的顶角区数量与元胞阵列中的元胞数量相同或为元胞阵列中元胞个数的整数倍；
于所述阱区内进行第一掺杂类型的离子注入以形成源区；
于所述JFET区上方依次形成栅氧化层和栅电极，所述栅氧化层的中心与所述屏蔽区的中心对准。
可选地，形成所述阱区和所述屏蔽区包括：
于所述半导体基底的第一表面上形成注入阻挡层，其中所述注入阻挡层选自Al层、SiO2和SiN层中的一种；
通过光刻工艺和刻蚀工艺图形化所述注入阻挡层，于所述注入阻挡层中定义出与所述阱区和所述屏蔽区对应的图形区域；
以所述图形区域限定的窗口进行多次第二掺杂类型的离子注入，形成阱注入区和所述屏蔽区，所述阱注入区和所述屏蔽区具有渐变掺杂的掺杂分布；
于所述半导体基底的第一表面形成保护膜，于氩气氛围中、1700℃～1750℃温度下对所述阱注入区和所述屏蔽区进行离子激活退火。
可选地，所述制作方法还包括：
于所述阱区远离所述源区的一侧进行第二掺杂类型的离子注入以形成接触区；
对所述半导体基底的第一主面进行预清洗工艺；
于所述半导体基底的第一主面形成保护膜，于氩气氛围中、1700℃～1750℃温度下进行离子激活退火。
进一步，于所述源区和和所述接触区的表面形成源极金属，以及于所述半导体基底的第二表面形成漏极金属，其中所述半导体基底包括第一掺杂类型重掺杂的衬底和第一掺杂类型轻掺杂的外延层。
进一步，形成所述栅氧化层的步骤包括：热氧化所述外延层的表面，其中所述衬底和所述外延层的材质选用4H-SiC。
如上所述，本发明的高可靠性碳化硅基MOSFET器件及其制作方法，具有以下有益效果：
本发明提供了一种高可靠性的碳化硅基MOSFET器件，通过优化版图设计在保留原有的JFET区的情况下于JFET区内浮空设置屏蔽区，极大程度上保留了JFET区内的通流区域，同时利用屏蔽区，优化阻断状态下JFET区的电场分布，使峰值电场分散并显著降低栅氧化层内电场强度，实现了器件可靠性和较小导通电阻之间的折中方案。
本发明通过在形成碳化硅基MOSFET的阱区同时于JFFT区内形成屏蔽区，没有引入额外工艺，不会增加器件的制作难度和制作成本，实现低导通电阻，同时避免栅氧化层底部的电场强度超过临界击穿场强而影响器件可靠性。
附图说明
图1显示为现有技术中SiC基MOSFET器件处于反向偏置状态下JFET区内电场分布的俯视示意图。
图2显示为本发明实施例中制作高可靠性碳化硅基MOSFET器件的工艺流程图。
图3～图7显示为本发明实施例中高可靠性碳化硅基MOSFET器件的制作工艺各步骤所得的结构示意图，其中图4B为图4A所示结构的俯视图，图5B为图5A所示结构的俯视图，图6B为图6A所示结构的俯视图。
图8显示为本发明实施例中碳化硅基MOSFET器件的元胞结构的侧视截面图。
图9显示为本发明实施例碳化硅基MOSFET器件的制作方法中形成阱区和屏蔽区步骤所得的结构示意图，其中所述碳化硅基MOSFET器件的元胞结构设置为六角形阵列。
图10显示为本发明实施例中碳化硅基MOSFET器件的元胞结构设置为方形阵列的结构示意图。
图11显示为本发明实施例中碳化硅基MOSFET器件的元胞结构设置为方形阵列另一示例的结构示意图。
元件标号说明
101-衬底；200-外延层；201-漂移区；202-阱区；203-源区；204-接触区；屏蔽区-2021；301-栅氧化层；302-栅电极；310-源极金属；410-漏极金属；2020-阱注入区；2021-屏蔽区；3010-栅氧化物；S1～S5-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
本文所称的JFET为结型场效应晶体管的缩写(Junction Field-EffectTransistor，JFET)。
本文所使用的“半导体基底”可以包括各种半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、氮化镓、磷化铟、砷化镓、合金半导体或其组合。
图1示意了SiC基MOSFET器件处于阻断状态下的JFET区内电场分布的示意图，从图中可以看出：JFET区内沿单个元胞的对角线区域为局部高电场区域；此外，多个元胞排列成元胞阵列共用同一JFET区，JFET区内空间电场区叠加成局部高电场区，使栅氧化层承受较高电压，一旦达到栅氧化层的临界击穿场强，使得器件提前击穿，降低了可靠性。
为了实现器件可靠性和较小导通电阻之间的折中方案，本发明提供了一种高可靠性的碳化硅基MOSFET器件及其制作方法。
参阅图2，本实施例提供一种高可靠性碳化硅基MOSFET器件的制作方法，包括以下步骤：
S1：提供半导体基底，所述半导体基底上形成有漂移区以及于所述漂移区内定义的JFET区；
S2：于所述漂移区内进行第二掺杂类型的离子注入以同时形成阱区和屏蔽区，所述屏蔽区浮空设置于所述JFET区的表面，所述屏蔽区设置成沿所述元胞结构纵向延伸的多角星形柱；
S3：于所述阱区内进行第一掺杂类型的离子注入以形成源区；
S4：于所述半导体基底的第一主面上形成栅氧化层，所述栅氧化层的中心与所述屏蔽区的中心对准；
S5：于所述源区的表面形成源极金属，于所述半导体基底的第二表面形成漏极金属。
以下结合附图2和图3～图7，对有关所述高可靠性的碳化硅基MOSFET器件的制作方法进行介绍。
作为示例，所述MOSFET可为N型或所述MOSFET为P型，
本实施例中，所述第一掺杂类型所采用的为N型，第二掺杂类型为P型，以制备N型所述MOSFET，但并非局限于此，在另一实施例中，所述第一掺杂类型也可为P型，以及所述第二掺杂类型也可为N型，此处不作过分限制。
首先，参阅图3，执行步骤S1，提供半导体基底，所述半导体基底上形成有漂移区201以及于所述漂移区201内定义的JFET区。
具体地，所述半导体基底包括第一掺杂类型重掺杂的衬底101和第一掺杂类型轻掺杂的外延层200，其中，所述衬底101的材质可为硅(Si)、锗硅(SiGe)、氮化镓(GaN)或碳化硅(SiC)等掺杂半导体材料，具体种类可根据需要进行选择，此处不作过分限制。本实施例中，步骤S1中，形成漂移区201的步骤包括：于N+型衬底上生长第一掺杂类型的外延层，例如是N-外延层，其中所述衬底101和所述外延层200的材质可以选用N型4H-SiC。
需要说明的是，尽管本实施例提供于半导体衬底外延生长的漂移区作为一个非限制性的示例，在其他实施例中也可以直接使用N型衬底形成所述漂移区。所述衬底101的尺寸可包括4英寸、6英寸、8英寸及12英寸中的一种，关于所述半导体基底的尺寸、材质、结构及制备工艺可根据具体需要进行选择，此处不作过分限制。
作为示例，步骤S1中，所述漂移区201内定义JFET区的步骤，包括：对所述外延层的表面进行预清洗处理；接着，于所述漂移区201内定义出JFET区。
然后，参见图4A～图4B，进行步骤S2：于所述漂移区201内进行第二掺杂类型的离子注入以同时形成阱区202和屏蔽区2021，其中所述屏蔽区2021形成为沿元胞结构纵向延伸的多角星形柱，所述屏蔽区具有的多角星形柱的顶角区数量与元胞阵列中的元胞个数相同或为元胞阵列中元胞个数的整数倍。
具体地，步骤S2中，形成阱区202和屏蔽区2021的步骤包括：
S2-1，于所述半导体基底的第一表面上形成第一注入阻挡层；
S2-2，通过光刻工艺和刻蚀工艺图形化所述第一注入阻挡层，于所述第一注入阻挡层中定义出与所述阱区和所述屏蔽区对应的第一图形区域；
S2-3，以所述第一图形区域限定的窗口采用第二掺杂类型的离子执行多次注入，形成阱注入区2020和屏蔽区2021；
S2-4，对所述阱注入区2020和所述屏蔽区2021进行离子激活退火，所得的阱区202与屏蔽区2021具有相同的深度和掺杂分布。
其中，所述碳化硅MOSFET器件具有多个碳化硅MOSFET器件设置成设定阵列的元胞布局以提升器件导通状态下的电流密度，所述屏蔽区具有的多角星形柱的顶角区数量与元胞阵列中的元胞数量相同或为元胞阵列中元胞个数的整数倍。举例而言，如图4B和图9所示，所述碳化硅MOSFET器件设置成方形阵列的元胞布局，所述屏蔽区具有的多角星形柱的顶角区数量可为4个、8个或为4的整数倍的其他自然数，例如是图4B所示的4个；或者所述碳化硅MOSFET器件设置成六边形阵列的元胞布局，所述屏蔽区具有的多角星形柱的顶角区数量与元胞阵列中的元胞数量可为6个、12个或为6的整数倍的其他自然数，例如是图4B所示的6个。
作为示例，步骤S2-1中，通过低压热壁化学气相沉积法于N-型外延层上形成第一牺牲氧化层，例如是二氧化硅层，以及沉积第一注入阻挡层，所述第一注入阻挡层可以选用Al层或诸如SiO2层和SiN层的绝缘材料层。
本实施例中，所述第一掺杂类型为N型，所述阱注入区2020和所述屏蔽区2021分别为P型阱注入区和P型屏蔽区，步骤S2-3包括：于650℃的环境温度下、采用Al离子进行四次离子注入，先后采用注入能量分别为450keV、300keV、200keV和120keV的铝离子，每次铝离子的注入剂量依次为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2，所得的阱区202和屏蔽区2021具有相同的深度和掺杂分布，例如是渐变掺杂，使得靠近栅极的区域采用低掺杂保证击穿特性和阈值电压的稳定，而内部材料采用高掺杂降低导通电阻，有利于降低器件内部的温度。
作为示例，步骤S2-4包括，离子注入之后，采用例如RCA清洗标准对半导体基底的表面进行清洗，烘干后制作保护膜，例如是C膜；然后在1700～1750℃氩气氛围中进行离子激活退火10min，所述阱区202和所述屏蔽区2021形成为具有渐变掺杂的掺杂分布。
然后，参见图5A～图5B，进行步骤S3：于所述阱区202内进行第一掺杂类型的离子注入以形成源区203。本实施例中所述第一掺杂类型为N型，采用例如是N离子于P型阱区内进行离子注入，以形成N+型源区。
具体地，步骤S3包括：S3-1，采用类似于步骤S2-1形成第一牺牲氧化层和第一注入阻挡层的方式，于半导体基底的第一表面上形成第二牺牲氧化层和第二注入阻挡层。本实施例中，以所述第二注入阻挡层中定义出的第二图形区域为窗口，采用第二掺杂类型的离子执行多次注入，形成阱注入区2020和屏蔽区2021。本实施例中，步骤S3-1处，在650℃的环境温度下、以所述第二图形区域限定的窗口进行两次离子注入，先后采用注入能量分别为80keV、30keV的氮离子，每次氮离子的注入剂量为3.9×1014cm-2、1.88×1014cm-2，以形成N+注入区。
作为示例，步骤S3-1还包括，离子注入之后，采用例如RCA清洗标准对所述半导体基底表面进行清洗，烘干后制作保护膜，例如是C膜；然后在1700～1750℃氩气氛围中对N+注入区进行离子激活退火10min以形成N+型源区。
作为示例，步骤S3还包括：S3-2，于所述阱区202内进行第二掺杂类型的离子注入以形成接触区204，参见图5A～图5B所示，所述接触区204设置成横向邻接源区203且相对于所述源区203更为远离JFET区。较佳地，所述接触区204可以形成为具有大于所述阱区202的深度。
具体地，如图5A～图5B所示，形成接触区204的步骤S3-2包括：采用类似于步骤S2-1形成第一牺牲氧化层和第一注入阻挡层的方式，于半导体基底的第一表面上形成第三牺牲氧化层和第三注入阻挡层；可以通过光刻工艺和刻蚀工艺图形化所述注入阻挡层，于所述第三注入阻挡层中定义出第三图形区域；在650℃环境温度下、以第三图形区域限定的窗口于所述阱区202内进行两次Al离子注入，采用注入能量依次为90keV、30keV的Al离子，每次Al离子的注入剂量依次为1.88×1014cm-2、3.8×1014cm-2，以对应形成P+注入区，所述P+注入区沿元胞结构表面横向邻接源区203。在一些示例中，采用方形阵列的元胞布局中，所述P+注入区设置成被所述源区围绕。
作为示例，步骤S3-2还包括，离子注入之后，采用例如RCA清洗标准对所述半导体基底表面进行清洗，烘干后制作保护膜，例如是C膜；然后在1700～1750℃氩气氛围中进行离子激活退火10min以形成P+型接触区。
然后，参见图7，进行步骤S4：于所述半导体基底的第一表面依次形成栅氧化层301和栅电极302。其中，步骤S4中，所述栅氧化层301的材质选用SiO2，所述栅电极的材质包括金属和多晶硅中的一种，于所述半导体基底的第一表面形成栅氧化物3010之后，在所述栅介质材料层上依次进行多晶硅的沉积、掺杂和光刻刻蚀工艺，形成栅极区域。
作为示例，通过热氧化第一掺杂类型的外延层200的表面形成栅氧化层。较佳地，于形成所述栅氧化层之后，采用NO高温退火栅氧化层，去除表面残留的碳原子，进而达到降低界面态密度的效果。
参见图8，还包括步骤S5：于所述源区的表面形成源极金属310，以及于所述半导体基底的第二表面形成漏极金属410。
本实施例中，步骤S5处，于所述源区203的表面形成源极金属310的步骤包括：通过磁控溅射或电子束蒸发工艺于P+接触区和部分N+型源区上形成源极金属310，例如是Ti/Al/Ni；以及于所述衬底远离外延层的主面形成漏极金属410的步骤包括，通过磁控溅射或电子束蒸发工艺于N+型衬底上形成漏极金属410，例如是Ti/Ni。
作为示例，步骤S5还包括：于形成源极金属310和漏极金属410之后，对半导体基底整体进行快速热退火，例如于1000℃的温度下热退火达3min，以使源区203与源极金属310之间形成源区欧姆接触金属层和使半导体基底的第二表面与漏极金属410之间形成源区欧姆接触金属层，以降低接触电阻，优化电极的电连接特性。
作为示例，于快速热退火的步骤之后，在半导体基底上形成金属栅极，例如铝电极。
需要说明的是，尽管本实施例提供采用多晶硅栅作为一个非限制性的示例，在其他实施例中所述栅电极也可以采用金属栅极，可以于快速热退火的步骤之后通过光刻胶剥离工艺于栅氧化层上形成所述金属栅极。
本实施例还提供一种碳化硅基MOSFET器件，所述碳化硅基MOSFET器件可采用上述制备方法制备，但并非局限于此，本实施例中，直接采用前述的制作工艺制作所述碳化硅基MOSFET器件，从而关于制作方法此处不作赘述。
以下结合附图8～图11，对本发明的碳化硅基MOSFET器件结构进行描述。
参见图8和图10～图11，所述碳化硅基MOSFET器件包括半导体基底和以设定的元胞阵列设置于所述半导体基底表面的多个碳化硅MOSFET器件元胞，所述碳化硅MOSFET器件元胞包括：漂移区201，设置于所述半导体基底的表面，所述漂移区201内设置有沿元胞结构表面横向邻接的JFET区和阱区202，所述JFET区内设置有屏蔽区；源区203，设置于所述阱区202内；栅结构，所述栅结构包括栅氧化层301和位于所述栅氧化层上的栅电极302，所述栅氧化层301设置于所述JFET区上方且覆盖部分阱区；其中，所述屏蔽区2021浮空设置于所述JFET区的表面且具有与所述阱区202相同的深度和掺杂分布，所述屏蔽区2021设置成沿所述元胞结构纵向延伸的多角星形柱且其中心与所述栅氧化层301的中心对准以JFET区处于阻断状态下的峰值电场分散，使得栅氧化层内电场强度显著降低，抑制栅氧化层承受高电压而引起提前击穿。
具体地，所述半导体基底包括第一掺杂类型重掺杂的衬底101和第一掺杂类型轻掺杂的外延层102。本实施例中，所述衬底101和所述外延层102的材质可以选用N型4H-SiC。
作为示例，屏蔽区2021与阱区202可以同时形成，两者具有相同的掺杂分布和深度，例如，所述屏蔽区2021与所述阱区202可以是固定掺杂，或是渐变掺杂。本实施例中，第二掺杂类型为P型，屏蔽区2021和阱区202可设置成P型屏蔽区和P型阱区，并且具有沿N-型外延层的表面向内的方向逐渐升高的掺杂浓度。
作为示例，如图10和11所示，所述屏蔽区2021还包括于多角星形柱的顶角区设置沿元胞结构纵向延伸的圆柱面，所述屏蔽区的多角星形柱的凹角介于120°与160°之间，所述圆柱面的圆心可以设置成与所述多角星形柱的顶角区重合。
如图10和如图11所示，所述碳化硅MOSFET器件中包括以设定的元胞阵列设置的多个元胞，所述设定的元胞阵列包括方形阵列、六角形阵列、八角形阵列或上述阵列的任意组合，以增加相同面积下的沟道数量，进一步降低了导通电阻。在一示例中，所述碳化硅MOSFET器件具有方形阵列或六角形阵列的元胞布局，所述屏蔽区2021设置成其多角星形柱沿元胞结构表面的横向对角线与单个元胞的对角线方向一致。在另一示例中，所述碳化硅基MOSFET器件包括方形阵列的元胞布局，以方形阵列设置的碳化硅MOSFET器件元胞之间，所述屏蔽区2021整体形成为沿所述元胞结构纵向延伸的圆柱体形状，所述屏蔽区2021设置成其多角星形柱沿元胞结构表面的横向对角线与单个元胞的对角线方向具有45°夹角。本实施例中，所述屏蔽区2021的多角星形柱具有沿元胞结构表面介于0.8μm～4.0μm之间的对角线长度，且所述多角星形柱的对角线长度大于所述JFET区的最大宽度。
作为示例，所述碳化硅MOSFET器件元胞还包括第二掺杂类型的接触区204，所述接触区204位于阱区202内，所述接触区204设置成沿元胞结构表面横向邻接源区203且相对于所述源区203更为远离JFET区。本实施例中，所述接触区204具有大于所述阱区202的深度，有利于改善器件的高温性能和提升器件的浪涌耐受性。
如图8所示，所述碳化硅基MOSFET器件还包括；源极金属310和漏极金属410，所述源极金属310设置成与接触区204和部分源区203接触，所述漏极金属410设置成与所述半导体基底的第二表面接触，即所述衬底101远离所述外延层200的表面。举例而言，所述源极金属310可以选用依次叠置的Ti/Al/Ni层。类似地，漏极金属410选用，例如是依次叠置的Ti/Ni层。
作为示例，碳化硅基MOSFET器件还包括源区欧姆接触层和漏区欧姆接触层，所述源区欧姆接触层位于所述源区203和所述接触区204的表面，且位于源极金属310下方，所述漏区欧姆接触层位于所述半导体基底的第二表面，且位于漏极金属410下方。
作为示例，所述MOSFET可为N型或所述MOSFET为P型，此处不作过分限制。
综上所述，本发明提供了一种高可靠性的碳化硅基MOSFET器件，通过优化版图设计在保留原有的JFET区的情况下于JFET区内浮空设置屏蔽区，极大程度上保留了JFET区内的通流区域，同时利用屏蔽区，优化阻断状态下JFET区的电场分布，使峰值电场分散并显著降低栅氧化层内电场强度，实现了器件可靠性和较小导通电阻之间的折中方案。
本发明通过在形成碳化硅基MOSFET的阱区同时于JFFT区内形成屏蔽区，没有引入额外工艺，不会增加器件的制作难度和制作成本，实现低导通电阻，同时避免栅氧化层底部的电场强度超过临界击穿场强而影响器件可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种高可靠性的碳化硅基MOSFET器件，所述碳化硅基MOSFET器件包括第一掺杂类型的半导体基底和以设定的元胞阵列设置于所述半导体基底表面的多个碳化硅MOSFET器件元胞，其特征在于，所述碳化硅MOSFET器件元胞包括：
漂移区，位于所述半导体基底的表面，所述漂移区内设置有沿元胞结构表面横向邻接的JFET区和第二掺杂类型的阱区；
源区，设置于所述阱区内；
接触区，具有第二掺杂类型，所述接触区设置成沿元胞结构表面横向邻接所述源区且相对于所述源区更为远离所述JFET区，所述接触区的深度大于所述阱区的深度；
栅结构，所述栅结构包括栅氧化层和位于所述栅氧化层上的栅电极，所述栅氧化层设置于所述JFET区上方且覆盖部分阱区；
屏蔽区，所述屏蔽区浮空设置于所述JFET区的表面，所述屏蔽区设置成沿所述元胞结构纵向延伸的多角星形柱且其中心与所述栅氧化层的中心对准以使所述栅氧化层底部的峰值电场分散，所述屏蔽区设置成其多角星形柱的横向对角线与单个元胞的对角线方向一致，所述屏蔽区的多角星形柱的顶角区数量与元胞阵列中的元胞数量相同或为元胞阵列中元胞个数的整数倍，所述屏蔽区具有与所述阱区相同的深度和掺杂分布。
2.根据权利要求1所述的碳化硅基MOSFET器件，其特征在于：所述设定的元胞阵列包括方形阵列、六角形阵列、八角形阵列或上述阵列的任意组合。
3.根据权利要求2所述的碳化硅基MOSFET器件，其特征在于：所述屏蔽区的多角星形柱的凹角介于120°与160°之间，所述屏蔽区的多角星形柱还包括设置于各顶角区的圆柱体。
4.根据权利要求2所述的碳化硅基MOSFET器件，其特征在于：所述屏蔽区的多角星形柱具有沿元胞结构表面介于0.8μm~4.0μm之间的横向对角线长度，且所述多角星形柱的对角线长度大于所述JFET区的最大宽度。
5.根据权利要求1所述的碳化硅基MOSFET器件，其特征在于：所述半导体基底包括第一掺杂类型重掺杂的衬底和第一掺杂类型轻掺杂的外延层，所述碳化硅MOSFET器件还包括：源金属电极和漏金属电极，所述源金属电极设置成与所述接触区和部分源区接触，所述漏金属电极设置成与所述衬底远离所述外延层的表面接触。
6.一种高可靠性碳化硅基MOSFET器件的制作方法，其特征在于，包括以下步骤：
提供半导体基底，所述半导体基底具有相对的第一表面和第二表面，所述半导体基底的第一表面形成有漂移区以及于所述漂移区内定义的JFET区；
于所述漂移区内进行第二掺杂类型的离子注入以同时形成阱区和屏蔽区，所述屏蔽区浮空设置于所述JFET区的表面，所述屏蔽区设置成沿元胞结构纵向延伸的多角星形柱，所述屏蔽区设置成其多角星形柱的横向对角线与单个元胞的对角线方向一致，所述屏蔽区具有的多角星形柱的顶角区数量与元胞阵列中的元胞个数相同或为元胞阵列中元胞数量的整数倍；
于所述阱区内进行第一掺杂类型的离子注入以形成源区；
于所述阱区内进行第二掺杂类型的离子注入以形成接触区，所述接触区设置成沿元胞结构表面横向邻接所述源区且相对于所述源区更为远离所述JFET区；
于所述JFET区上方依次形成栅氧化层和栅电极，所述栅氧化层的中心与所述屏蔽区的中心对准。
7.根据权利要求6所述的制作方法，其特征在于，形成所述阱区和所述屏蔽区包括：
于所述半导体基底的第一表面上形成注入阻挡层，其中所述注入阻挡层选自Al层、SiO2和SiN层中的一种；
通过光刻工艺和刻蚀工艺图形化所述注入阻挡层，于所述注入阻挡层中定义出与所述阱区和所述屏蔽区对应的图形区域；
以所述图形区域限定的窗口进行多次第二掺杂类型的离子注入，形成阱注入区和屏蔽区，所述阱注入区和所述屏蔽区具有渐变掺杂的掺杂分布；
于所述半导体基底的第一表面形成保护膜，于氩气氛围中、1700℃～1750℃温度下对所述阱注入区和所述屏蔽区进行离子激活退火。
8.根据权利要求6所述的制作方法，其特征在于，所述制作方法还包括：
对所述半导体基底的第一表面进行预清洗工艺；
于所述半导体基底的第一表面形成保护膜，于氩气氛围中、1700℃～1750℃温度下进行离子激活退火。
9.根据权利要求6所述的制作方法，其特征在于，于所述源区和和所述接触区的表面形成源极金属，以及于所述半导体基底的第二表面形成漏极金属，其中所述半导体基底包括第一掺杂类型重掺杂的衬底和第一掺杂类型轻掺杂的外延层。
10.根据权利要求9所述的制作方法，其特征在于，形成所述栅氧化层的步骤包括：热氧化所述外延层的表面，其中所述衬底和所述外延层的材质选用4H-SiC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211644189.9A CN116190446B (zh) | 2022-12-20 | 2022-12-20 | 高可靠性的碳化硅基mosfet器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211644189.9A CN116190446B (zh) | 2022-12-20 | 2022-12-20 | 高可靠性的碳化硅基mosfet器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116190446A CN116190446A (zh) | 2023-05-30 |
| CN116190446B true CN116190446B (zh) | 2023-12-08 |
Family
ID=86435493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211644189.9A Active CN116190446B (zh) | 2022-12-20 | 2022-12-20 | 高可靠性的碳化硅基mosfet器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116190446B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290011A (ja) * | 1997-03-11 | 1998-10-27 | Sgs Thomson Microelettronica Spa | 絶縁ゲートバイポーラトランジスタ |
| JP2011258635A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| CN106784008A (zh) * | 2017-01-22 | 2017-05-31 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN109155337A (zh) * | 2016-05-23 | 2019-01-04 | 通用电气公司 | 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽 |
| CN111933685A (zh) * | 2020-06-24 | 2020-11-13 | 株洲中车时代半导体有限公司 | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 |
| CN112234095A (zh) * | 2020-09-30 | 2021-01-15 | 济南星火技术发展有限公司 | 含有增强元胞设计的功率mosfet器件 |
| CN114400255A (zh) * | 2022-01-17 | 2022-04-26 | 海科(嘉兴)电力科技有限公司 | 集成结势垒肖特基二极管的平面型功率mosfet器件 |
| CN114597257A (zh) * | 2022-05-05 | 2022-06-07 | 南京微盟电子有限公司 | 一种沟槽栅碳化硅mosfet器件及其工艺方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800286B2 (ja) * | 2007-10-16 | 2011-10-26 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置とその製造方法 |
| US10062749B2 (en) * | 2013-06-18 | 2018-08-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
-
2022
- 2022-12-20 CN CN202211644189.9A patent/CN116190446B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290011A (ja) * | 1997-03-11 | 1998-10-27 | Sgs Thomson Microelettronica Spa | 絶縁ゲートバイポーラトランジスタ |
| JP2011258635A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| CN109155337A (zh) * | 2016-05-23 | 2019-01-04 | 通用电气公司 | 使用沟道区延伸部在碳化硅金属氧化物半导体（mos）器件单元中的电场屏蔽 |
| CN106784008A (zh) * | 2017-01-22 | 2017-05-31 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN111933685A (zh) * | 2020-06-24 | 2020-11-13 | 株洲中车时代半导体有限公司 | 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件 |
| CN112234095A (zh) * | 2020-09-30 | 2021-01-15 | 济南星火技术发展有限公司 | 含有增强元胞设计的功率mosfet器件 |
| CN114400255A (zh) * | 2022-01-17 | 2022-04-26 | 海科(嘉兴)电力科技有限公司 | 集成结势垒肖特基二极管的平面型功率mosfet器件 |
| CN114597257A (zh) * | 2022-05-05 | 2022-06-07 | 南京微盟电子有限公司 | 一种沟槽栅碳化硅mosfet器件及其工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116190446A (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6049784B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
| US8637922B1 (en) | Semiconductor device | |
| CN102420249B (zh) | 功率半导体装置 | |
| US8035158B2 (en) | Semiconductor device | |
| CN104380471A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN101097947A (zh) | 半导体器件 | |
| US10818788B2 (en) | Schottky diode integrated into superjunction power MOSFETs | |
| US20090072304A1 (en) | Trench misfet | |
| CN112655096A (zh) | 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| JP2006332199A (ja) | ＳｉＣ半導体装置 | |
| CN110212026B (zh) | 超结mos器件结构及其制备方法 | |
| CN116190446B (zh) | 高可靠性的碳化硅基mosfet器件及其制作方法 | |
| JP4211480B2 (ja) | 半導体装置及びその製造方法 | |
| CN116110937B (zh) | 碳化硅基mosfet器件及制作方法 | |
| US20210134960A1 (en) | Silicon Carbide Device with Trench Gate Structure and Method of Manufacturing | |
| US20200279912A1 (en) | Super junction semiconductor device and method of manufacturing the same | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| KR102554248B1 (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
| JP2004253510A (ja) | 半導体装置 | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |