CN104810289A - 一种vdmos管的制造方法和vdmos - Google Patents
一种vdmos管的制造方法和vdmos Download PDFInfo
- Publication number
- CN104810289A CN104810289A CN201410040108.3A CN201410040108A CN104810289A CN 104810289 A CN104810289 A CN 104810289A CN 201410040108 A CN201410040108 A CN 201410040108A CN 104810289 A CN104810289 A CN 104810289A
- Authority
- CN
- China
- Prior art keywords
- layer
- source region
- titanium
- silicide
- type source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 239000010936 titanium Substances 0.000 claims description 49
- 229910052719 titanium Inorganic materials 0.000 claims description 49
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 41
- 229910021332 silicide Inorganic materials 0.000 claims description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000407 epitaxy Methods 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 12
- 150000003608 titanium Chemical class 0.000 description 8
- -1 boron ion Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
Abstract
本发明提供一种VDMOS管的制造方法和VDMOS，该方法包括：在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接。
Description
技术领域
本发明涉及半导体芯片形成工艺技术，尤其涉及一种垂直双扩散金属氧化物半导体晶体管（Vertical Double-diffused MOSFET；简称：VDMOS）的制造方法和VDMOS。
背景技术
图1为现有技术中平面型VDMOS管的结构原理图，如图1中所示，为了确保单脉冲雪崩击穿（Single Pulse Avalanche Energy；简称：EAS）能力，在平面型VDMOS管的结构中，源区与体区需要短接起来。目前，现有技术中将源区与体区进行短接的做法是：在刻蚀出来的硅孔中填充金属，从而通过金属将源区和体区短接，其中，金属与源区的接触面可以如图1中的虚线圆圈所示。
但是，由图1可知，金属与源区的接触面积非常小，即主要靠源区的侧面和金属连接，然后金属再与P+区短接起来，从而使得短接的效果相对较差，进而造成EAS能力较差的问题。
发明内容
本发明提供一种VDMOS管的制造方法和VDMOS，用于提高源区与P+体区的短接效果，进而提高EAS能力。
本发明的第一个方面是提供一种EAS能力的改进方法，包括：
在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；
对所述氮化硅层以及所述栅氧化层进行刻蚀处理，以在所述多晶硅层的侧壁形成侧墙；
在所述多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低所述钛的硅化物的电阻；
依次形成介质层、接触孔和金属层，以使得所述金属层分别与所述N型源区的侧面以及所述N型源区的上表面的钛的硅化物的侧面相连接。
本发明的另一个方面是提供一种VDMOS，包括：N型衬底，在所述N型衬底上表面形成的N型外延层，在所述N型外延层上表面形成的栅氧化层，在所述栅氧化层上表面形成的多晶硅层，在所述N型衬底上形成的P-体区、N型源区和P+体区，由对所述多晶硅层上形成的氮化硅层以及所述栅氧化层的刻蚀而形成的所述多晶硅层的侧墙，在所述多晶硅层和N型源区的上表面形成的钛的硅化物层，在所述多晶硅层、所述多晶硅层的侧墙和所述硅化物层的表面形成的介质，在所述P+体区上方形成的接触孔，以及在所述介质层的上表面、所述接触孔中以及所述N型衬底的下表面形成的金属层；
其中，所述金属层分别与所述N型源区的侧面以及所述N型源区的表面的钛的硅化物的侧面相连接。
本发明的技术效果是：在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；再依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接，由于金属层与该N型源区的侧面相连接的同时，与该N型源区的上表面的钛的硅化物的侧面相连接，且源区上的表面的钛硅化物的电阻率极小，且覆盖了整个源区的上表面，这将相当于金属层延伸到了整个源区的表面，因此使得源区与金属层的接触面积变大，从而提高了源区与P+体区的短接效果，进而提高了EAS能力。
附图说明
图1为现有技术中平面型VDMOS管的结构原理图；
图2为本发明VDMOS管的制造方法的一个实施例的流程图；
图3a为本实施例中栅氧化层和多晶硅层的形成方法的示意图；
图3b为本实施例中P-体区的形成方法的示意图；
图3c为本实施例中N型源区的形成方法的示意图；
图3d为本实施例中氮化硅层和P+体区的形成方法的示意图；
图3e为本实施例中多晶硅层的侧壁形成侧墙的形成方式的示意图；
图3f为本实施例中钛的硅化物的示意图；
图3g为本实施例中介质层和接触孔的形成方式的示意图；
图3h为本实施例中金属层的形成方式的示意图；
图4为本发明VDMOS管的制造方法的另一个实施例的流程图。
具体实施方式
图2为本发明VDMOS管的制造方法的一个实施例的流程图，如图2所示，本实施例的方法包括：
步骤101、在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区。
在本实施例中，图3a为本实施例中栅氧化层和多晶硅层的形成方法的示意图，如图3a所示，将该栅氧化层形成在N型外延层的上表面，并在该栅氧化层的上表面形成多晶硅层。其中，N型外延层形成在N型衬底的上表面。该栅氧化层生长温度大于或等于900℃，且小于或等于1100℃；其厚度大于或等于0.05um，且小于或等于0.20um。
另外，图3b为本实施例中P-体区的形成方法的示意图，如图3b所示，P-体区的形成方式具体为：注入硼离子以形成P-体区，其中，硼离子的剂量大于或等于1.0E14个/cm，且小于或等于1.0E15个/cm；其能量大于或等于100KEV，且小于或等于150KEV。然后采用预设驱入温度和预设驱入时间对该P-体区进行驱入，其中，该预设驱入温度大于或等于1100℃，且小于或等于1200℃；预设驱入时间大于或等于50分钟，且小于或等于200分钟。
图3c为本实施例中N型源区的形成方法的示意图，如图3c所示，N型源区的形成方式具体为：注入砷离子或者磷离子以形成N型源区，其中，该砷离子或者磷离子的剂量大于或等于1.0E15个/cm，且小于或等于1.0E16个/cm；其能量为大于或等于100KEV，且小于或等于150KEV。
图3d为本实施例中氮化硅层和P+体区的形成方法的示意图，如图3d所示，该氮化硅层和P+体区的形成方式具体为：在多晶硅层和栅氧化层的上表面形成氮化硅层，其中，该氮化硅层的生长温度大于或等于700℃，且小于或等于900℃；其厚度大于或等于0.1um，且小于或等于0.3um。然后注入硼离子（即图3d中所示的P型离子）以形成该P+体区，其中，该硼离子剂量大于或等于1.0E15个/cm，且小于或等于1.0E16个/cm；其能量为大于或等于100KEV，且小于或等于150KEV。
步骤102、对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙。
在本实施例中，具体的，图3e为本实施例中多晶硅层的侧壁形成侧墙的形成方式的示意图，如图3e所示，对该氮化硅层以及该栅氧化层进行刻蚀处理，从而在该多晶硅层的侧壁形成侧墙。
步骤103、在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻。
在本实施例中，具体的，图3f为本实施例中钛的硅化物的示意图，如图3f所示，该钛的硅化物形成在多晶硅层和N型源区的表面。
步骤104、依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接。
在本实施例中，具体的，图3g为本实施例中介质层和接触孔的形成方式的示意图，如图3g所示，介质层由不掺杂二氧化硅和磷硅玻璃制成，其中，不掺杂的二氧化硅的厚度为0.2um；磷硅玻璃的厚度为0.8um。
另外，图3h为本实施例中金属层的形成方式的示意图，如图3h所示，在介质层侧的金属层可以称之为正面金属层，其需要进行光刻和刻蚀处理。在N型衬底侧的金属层称之为背面金属层（或者钛镍银复合层）。由图3h可知，正面金属层与源区的侧面连接时，也同时与源区的表面的钛硅化物的侧面相连接，由于源区的表面的钛硅化物的电阻率极小，且覆盖了整个源区的上表面，这将相当于金属层延伸到了整个源区的表面，从而使得源区与金属层的接触面积变大，进而提高了源区与P+体区的短接效果。
在本实施例中，依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；对该氮化硅层以及该栅氧化层进行刻蚀处理，以在该多晶硅层的侧壁形成侧墙；在该多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低该钛的硅化物的电阻；再依次形成介质层、接触孔和金属层，以使得该金属层分别与该N型源区的侧面以及该N型源区的上表面的钛的硅化物的侧面相连接，由于金属层与该N型源区的侧面相连接的同时，与该N型源区的上表面的钛的硅化物的侧面相连接，且源区的上表面的钛硅化物的电阻率极小，且覆盖了整个源区的上表面，这将相当于金属层延伸到了整个源区的表面，因此使得源区与金属层的接触面积变大，从而提高了源区与P+体区的短接效果，进而提高了EAS能力。
图4为本发明VDMOS管的制造方法的另一个实施例的流程图，在上述图2所示实施例的基础上，如图4所示，步骤103中在该多晶硅层和N型源区的表面形成一层钛的硅化物的一种具体实现方式为：
步骤201、在该多晶硅层和N型源区的上表面上形成钛层。
步骤202、对硅片进行第一预设温度的高温退火处理，以使得与该钛层接触的该多晶硅层和N型源区的上表面形成一层钛的硅化物。
步骤203、通过硫酸和双氧水的混合液，去除多余未反应的钛层。
在本实施中，该多晶硅层和N型源区的上表面上形成钛层，该钛层的厚度大于或等于0.02毫米，且小于或等于0.06毫米。并对硅片进行第一预设温度的高温退火处理，从而使得与钛层接触的多晶硅层和N型源区的上的表面都会形成一层钛的硅化物，而需要说明的是，钛与氮化硅，即在多晶硅层的侧壁所形成的侧墙表面不会形成钛的硅化物。然后通过硫酸和双氧水的混合液，去除多余未反应的钛层。其中，该第一预设温度大于或等于600℃，且小于或等于800℃。
优选地，步骤103中降低该钛的硅化物的电阻的一种具体实现方式为：
步骤204、对该硅片进行第二预设温度的高温退火处理，以降低该钛的硅化物的电阻。
在本实施例中，该第二预设温度大于或等于800℃，且小于或等于1000℃。
本发明还提供了一种VDMOS，包括：N型衬底，在该N型衬底上表面形成的N型外延层，在该N型外延层上表面形成的栅氧化层，在该栅氧化层上表面形成的多晶硅层，在该N型衬底上形成的P-体区、N型源区和P+体区，由对该多晶硅层上形成的氮化硅层以及该栅氧化层的刻蚀而形成的该多晶硅层的侧墙，在该多晶硅层和N型源区的上表面形成的钛的硅化物层，在该多晶硅层、该多晶硅层的侧墙和该硅化物层的表面形成的介质，在该P+体区上方形成的接触孔，以及在该介质层的上表面、该接触孔中以及该N型衬底的下表面形成的金属层；其中，该金属层分别与该N型源区的侧面以及该N型源区的表面的钛的硅化物的侧面相连接。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种垂直双扩散金属氧化物半导体晶体VDMOS管的制造方法，其特征在于，包括：
在硅片上依次形成栅氧化层、多晶硅层、P-体区、N型源区、氮化硅层和P+体区；
对所述氮化硅层以及所述栅氧化层进行刻蚀处理，以在所述多晶硅层的侧壁形成侧墙；
在所述多晶硅层和N型源区的上表面形成一层钛的硅化物，并降低所述钛的硅化物的电阻；
依次形成介质层、接触孔和金属层，以使得所述金属层分别与所述N型源区的侧面以及所述N型源区的上表面的钛的硅化物的侧面相连接。
2.根据权利要求1所述的方法，其特征在于，所述在所述多晶硅层和N型源区的表面形成一层钛的硅化物，包括：
在所述多晶硅层和N型源区的上表面上形成钛层；
对所述硅片进行第一预设温度的高温退火处理，以使得与所述钛层接触的所述多晶硅层和N型源区的上表面形成一层钛的硅化物；
通过硫酸和双氧水的混合液，去除多余未反应的钛层。
3.根据权利要求2所述的方法，其特征在于，所述降低所述钛的硅化物的电阻，包括：
对所述硅片进行第二预设温度的高温退火处理，以降低所述钛的硅化物的电阻。
4.根据权利要求2所述的方法，其特征在于，所述钛层的厚度大于或等于0.02毫米，且小于或等于0.06毫米。
5.根据权利要求2所述的方法，其特征在于，所述第一预设温度大于或等于600℃，且小于或等于800℃。
6.根据权利要求3所述的方法，其特征在于，所述第二预设温度大于或等于800℃，且小于或等于1000℃。
7.一种VDMOS，其特征在于，包括：N型衬底，在所述N型衬底上表面形成的N型外延层，在所述N型外延层上表面形成的栅氧化层，在所述栅氧化层上表面形成的多晶硅层，在所述N型衬底上形成的P-体区、N型源区和P+体区，由对所述多晶硅层上形成的氮化硅层以及所述栅氧化层的刻蚀而形成的所述多晶硅层的侧墙，在所述多晶硅层和N型源区的上表面形成的钛的硅化物层，在所述多晶硅层、所述多晶硅层的侧墙和所述硅化物层的表面形成的介质，在所述P+体区上方形成的接触孔，以及在所述介质层的上表面、所述接触孔中以及所述N型衬底的下表面形成的金属层；
其中，所述金属层分别与所述N型源区的侧面以及所述N型源区的表面的钛的硅化物的侧面相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410040108.3A CN104810289A (zh) | 2014-01-27 | 2014-01-27 | 一种vdmos管的制造方法和vdmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410040108.3A CN104810289A (zh) | 2014-01-27 | 2014-01-27 | 一种vdmos管的制造方法和vdmos |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104810289A true CN104810289A (zh) | 2015-07-29 |
Family
ID=53695020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410040108.3A Pending CN104810289A (zh) | 2014-01-27 | 2014-01-27 | 一种vdmos管的制造方法和vdmos |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810289A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155239A (zh) * | 2017-12-21 | 2018-06-12 | 深圳市晶特智造科技有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
| CN111933700A (zh) * | 2020-09-29 | 2020-11-13 | 中芯集成电路制造(绍兴)有限公司 | 功率半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937176A (zh) * | 2005-09-23 | 2007-03-28 | 半导体元件工业有限责任公司 | 制作低阻半导体接触的方法及其结构 |
| CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
| CN102738229A (zh) * | 2011-03-31 | 2012-10-17 | 无锡维赛半导体有限公司 | 功率晶体管结构及其制作方法 |
-
2014
- 2014-01-27 CN CN201410040108.3A patent/CN104810289A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937176A (zh) * | 2005-09-23 | 2007-03-28 | 半导体元件工业有限责任公司 | 制作低阻半导体接触的方法及其结构 |
| CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
| CN102738229A (zh) * | 2011-03-31 | 2012-10-17 | 无锡维赛半导体有限公司 | 功率晶体管结构及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155239A (zh) * | 2017-12-21 | 2018-06-12 | 深圳市晶特智造科技有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
| CN108155239B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 垂直双扩散金属氧化物晶体管及其制作方法 |
| CN111933700A (zh) * | 2020-09-29 | 2020-11-13 | 中芯集成电路制造(绍兴)有限公司 | 功率半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257327B2 (en) | Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN205159322U (zh) | 一种mosfet器件 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
| CN104900526B (zh) | Vdmos的制造方法和vdmos | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN103123898B (zh) | 超级结双扩散金属氧化物半导体器件的制作方法 | |
| CN103065966B (zh) | 一种超级结的制备工艺方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN104867832B (zh) | 垂直双扩散金属氧化物半导体场效应管的制造方法 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN102142375B (zh) | 一种平面型场控功率器件的制造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN102130003A (zh) | 纵向沟槽mos器件的制备方法 | |
| CN103050395A (zh) | 半导体器件场氧化层的腐蚀方法 | |
| CN104465773A (zh) | 金属氧化物半导体场效应管的终端结构及其制造方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |