JPH08236542A - 絶縁ゲート形サイリスタの製造方法 - Google Patents
絶縁ゲート形サイリスタの製造方法Info
- Publication number
- JPH08236542A JPH08236542A JP3484595A JP3484595A JPH08236542A JP H08236542 A JPH08236542 A JP H08236542A JP 3484595 A JP3484595 A JP 3484595A JP 3484595 A JP3484595 A JP 3484595A JP H08236542 A JPH08236542 A JP H08236542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- conductivity type
- type region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＰＳＧ膜をｎソース領域形成用の拡散源とする
ことで該領域の微細化を図り、マスクなしにＰＳＧ膜を
除去することでリソグラフィ回数を低減、低コスト化で
きる絶縁ゲート型サイリスタの製造方法を提供する。 【構成】ｎ層１の表面にゲート酸化膜４、ゲートポリシ
リコン膜５、酸化膜１３を積層後、選択開口した開口部
からｐ型不純物をイオン注入しｐ領域２を形成し、その
表面層に第２ｐ+ 領域７を形成する。次に高濃度リンを
含むＰＳＧ膜を堆積させ、該膜をゲートポリＳｉ膜５上
の酸化膜１３が露出するまでエッチング除去し、このエ
ッチングで前記ゲート酸化膜、ゲートポリＳｉ膜及び酸
化膜の側面にＰＳＧ膜６２が残存する。このＰＳＧ膜を
拡散源としてｎソース領域３を形成後、プラズマＣＶＤ
で酸化膜１４を選択形成した上に抵抗用ポリＳｉ膜８被
覆する。該膜８を選択除去後酸化膜９を選択形成し、そ
の上にＡｌ−Ｓｉ膜でエミッタ電極１０を形成する。
ことで該領域の微細化を図り、マスクなしにＰＳＧ膜を
除去することでリソグラフィ回数を低減、低コスト化で
きる絶縁ゲート型サイリスタの製造方法を提供する。 【構成】ｎ層１の表面にゲート酸化膜４、ゲートポリシ
リコン膜５、酸化膜１３を積層後、選択開口した開口部
からｐ型不純物をイオン注入しｐ領域２を形成し、その
表面層に第２ｐ+ 領域７を形成する。次に高濃度リンを
含むＰＳＧ膜を堆積させ、該膜をゲートポリＳｉ膜５上
の酸化膜１３が露出するまでエッチング除去し、このエ
ッチングで前記ゲート酸化膜、ゲートポリＳｉ膜及び酸
化膜の側面にＰＳＧ膜６２が残存する。このＰＳＧ膜を
拡散源としてｎソース領域３を形成後、プラズマＣＶＤ
で酸化膜１４を選択形成した上に抵抗用ポリＳｉ膜８被
覆する。該膜８を選択除去後酸化膜９を選択形成し、そ
の上にＡｌ−Ｓｉ膜でエミッタ電極１０を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＯＳ構造のゲート
を有し、電圧駆動のスイッチング素子として用いらる絶
縁ゲート形サイリスタに関する。
を有し、電圧駆動のスイッチング素子として用いらる絶
縁ゲート形サイリスタに関する。
【０００２】
【従来の技術】ＩＧＢＴの特性限界に伴いサイリスタ構
造を有する絶縁ゲート形サイリスタ（以下ＩＧＢＴと略
す）の要求が強い。図６にＩＧＴＨの断面図を示す。ｎ
層１の一主面にｐ領域２が選択的に形成され、ｐ領域２
の表面層に第２ｐ+ 領域７とｎソース領域３が選択的に
形成され、ｎソース領域３とｎ層１に挟まれるｐ領域上
にゲート酸化膜４が形成され、ゲート酸化膜４上にゲー
トポリシリコン膜５が形成され、ゲートポリシリコン膜
５上にＰＳＧ膜６が被覆され、ＰＳＧ膜６上および第２
ｐ+ 領域７上にホウ素またはリンをドープした抵抗用ポ
リシリコン膜８を被覆し、窓開けされた酸化膜９が抵抗
用ポリシリコン８上に形成され、その上にエミッタ電極
１０が形成され、ｎ層１の他面側はｐ+ 層１１が拡散で
形成され、その表面にコレクタ電極１２が形成される。
造を有する絶縁ゲート形サイリスタ（以下ＩＧＢＴと略
す）の要求が強い。図６にＩＧＴＨの断面図を示す。ｎ
層１の一主面にｐ領域２が選択的に形成され、ｐ領域２
の表面層に第２ｐ+ 領域７とｎソース領域３が選択的に
形成され、ｎソース領域３とｎ層１に挟まれるｐ領域上
にゲート酸化膜４が形成され、ゲート酸化膜４上にゲー
トポリシリコン膜５が形成され、ゲートポリシリコン膜
５上にＰＳＧ膜６が被覆され、ＰＳＧ膜６上および第２
ｐ+ 領域７上にホウ素またはリンをドープした抵抗用ポ
リシリコン膜８を被覆し、窓開けされた酸化膜９が抵抗
用ポリシリコン８上に形成され、その上にエミッタ電極
１０が形成され、ｎ層１の他面側はｐ+ 層１１が拡散で
形成され、その表面にコレクタ電極１２が形成される。
【０００３】図３ないし図５は図６のＩＧＴＨを製造す
るための工程図を順に示す。図３（ａ）はｎ層１の表面
にゲート酸化膜４、ゲートポリシリコン膜５を成膜した
後、選択的に開口し、ゲートポリシリコン膜５の開口部
からｐ形の不純物をイオン注入し、ドライブすることで
ｐ領域２が形成される工程図を示す。図３（ｂ）はドラ
イブした時の酸化膜（図示されていない）を選択的に開
口し、第２ｐ+ 領域７を形成する。その後に選択的にレ
ジストを成膜してｎソース領域３を形成する工程図を示
す。図４（ａ）はＰＳＧ膜６を成膜した後にＰＳＧ膜６
を選択的に除去し、その上に抵抗用ポリシリコン膜８を
成膜する工程図を示す。図４（ｂ）は抵抗用ポリシリコ
ン膜８を選択的に除去して酸化膜９を形成する工程図を
示す。図５は酸化膜９を選択的に除去した後エミッタ電
極１０をＡｌ（またはＡｌ−Ｓｉ）で形成した工程図を
示す。工程図では省略されているが、ｎ層１の他面に拡
散でｐ+ 層が拡散で形成され、その表面にコレクタ電極
が形成される。
るための工程図を順に示す。図３（ａ）はｎ層１の表面
にゲート酸化膜４、ゲートポリシリコン膜５を成膜した
後、選択的に開口し、ゲートポリシリコン膜５の開口部
からｐ形の不純物をイオン注入し、ドライブすることで
ｐ領域２が形成される工程図を示す。図３（ｂ）はドラ
イブした時の酸化膜（図示されていない）を選択的に開
口し、第２ｐ+ 領域７を形成する。その後に選択的にレ
ジストを成膜してｎソース領域３を形成する工程図を示
す。図４（ａ）はＰＳＧ膜６を成膜した後にＰＳＧ膜６
を選択的に除去し、その上に抵抗用ポリシリコン膜８を
成膜する工程図を示す。図４（ｂ）は抵抗用ポリシリコ
ン膜８を選択的に除去して酸化膜９を形成する工程図を
示す。図５は酸化膜９を選択的に除去した後エミッタ電
極１０をＡｌ（またはＡｌ−Ｓｉ）で形成した工程図を
示す。工程図では省略されているが、ｎ層１の他面に拡
散でｐ+ 層が拡散で形成され、その表面にコレクタ電極
が形成される。
【０００４】
【発明が解決しようとする課題】従来の製造方法では、
ｎソース領域の微細化には限界があり、チップの一層の
小型化、性能向上が困難であり、またフォトリソグラフ
ィーの回数が多くコスト高であった。この発明は、前記
課題を解決するために、ＰＳＧ膜をｎソース領域形成の
ための拡散源とすることで、ｎソース領域の微細化を図
り、ＰＳＧ膜をマスクなしで除去する工程にすることで
フォトリソグラフィーの回数を低減し、低コスト化を実
現できる絶縁ゲート形サイリスタの製造方法を提供する
ことを目的とする。
ｎソース領域の微細化には限界があり、チップの一層の
小型化、性能向上が困難であり、またフォトリソグラフ
ィーの回数が多くコスト高であった。この発明は、前記
課題を解決するために、ＰＳＧ膜をｎソース領域形成の
ための拡散源とすることで、ｎソース領域の微細化を図
り、ＰＳＧ膜をマスクなしで除去する工程にすることで
フォトリソグラフィーの回数を低減し、低コスト化を実
現できる絶縁ゲート形サイリスタの製造方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、第一導電形層および第二導電形層の二層からなる半
導体基板の第一導電形層の表面に第一絶縁膜を形成する
工程と、第一絶縁膜上に第一ポリシリコン膜と第二絶縁
膜を形成し、積層された第一絶縁膜、第一ポリシリコン
膜、第二絶縁膜を選択的に除去する工程と、、積層され
た第一絶縁膜、第一ポリシリコン膜、第二絶縁膜をマス
クとして第一導電形基板の表面層に第二導電形領域を形
成する工程と、第二導電形領域の表面層に選択的に高濃
度第二導電形領域を形成する工程と、第一導電形不純物
を含む第三絶縁膜を第二絶縁膜上、第二導電形領域上、
高濃度第二導電形領域上に形成し、第二絶縁膜が部分的
に露出するように第三絶縁膜を除去し、第一絶縁膜側
面、第一ポリシリコン膜側面、第二絶縁膜側面に第三絶
縁膜を残す工程と、側面の第三絶縁膜を拡散源として第
二導電形領域と高濃度第二導電形領域を含む第二導電形
領域とに第一導電形不純物を拡散させ、高濃度第一導電
形領域を形成する工程と、第二絶縁膜上、第三絶縁膜
上、高濃度第一導電形領域上、第二導電形領域上、高濃
度第二導電形領域上に選択的に第四絶縁膜を形成する工
程と、第二ポリシリコン膜を少なくと第二絶縁膜上、第
三絶縁膜上、第四絶縁膜上に形成する工程と、第二ポリ
シリコン膜を選択的に除去し、第四絶縁膜上、第二ポリ
シリコン膜上に第二ポリシリコン膜が露出する開口部を
設けた第五絶縁膜を選択的に形成する工程と、露出した
第五絶縁膜上、第二ポリシリコン膜上、第四絶縁膜上、
第三絶縁膜上、第二絶縁膜上、高濃度第一導電形領域
上、高濃度第二導電形領域上に選択的に第一金属膜を形
成する工程と、半導体基板の第二導電形層の表面に第二
金属膜を形成する工程と、を含むことである。
に、第一導電形層および第二導電形層の二層からなる半
導体基板の第一導電形層の表面に第一絶縁膜を形成する
工程と、第一絶縁膜上に第一ポリシリコン膜と第二絶縁
膜を形成し、積層された第一絶縁膜、第一ポリシリコン
膜、第二絶縁膜を選択的に除去する工程と、、積層され
た第一絶縁膜、第一ポリシリコン膜、第二絶縁膜をマス
クとして第一導電形基板の表面層に第二導電形領域を形
成する工程と、第二導電形領域の表面層に選択的に高濃
度第二導電形領域を形成する工程と、第一導電形不純物
を含む第三絶縁膜を第二絶縁膜上、第二導電形領域上、
高濃度第二導電形領域上に形成し、第二絶縁膜が部分的
に露出するように第三絶縁膜を除去し、第一絶縁膜側
面、第一ポリシリコン膜側面、第二絶縁膜側面に第三絶
縁膜を残す工程と、側面の第三絶縁膜を拡散源として第
二導電形領域と高濃度第二導電形領域を含む第二導電形
領域とに第一導電形不純物を拡散させ、高濃度第一導電
形領域を形成する工程と、第二絶縁膜上、第三絶縁膜
上、高濃度第一導電形領域上、第二導電形領域上、高濃
度第二導電形領域上に選択的に第四絶縁膜を形成する工
程と、第二ポリシリコン膜を少なくと第二絶縁膜上、第
三絶縁膜上、第四絶縁膜上に形成する工程と、第二ポリ
シリコン膜を選択的に除去し、第四絶縁膜上、第二ポリ
シリコン膜上に第二ポリシリコン膜が露出する開口部を
設けた第五絶縁膜を選択的に形成する工程と、露出した
第五絶縁膜上、第二ポリシリコン膜上、第四絶縁膜上、
第三絶縁膜上、第二絶縁膜上、高濃度第一導電形領域
上、高濃度第二導電形領域上に選択的に第一金属膜を形
成する工程と、半導体基板の第二導電形層の表面に第二
金属膜を形成する工程と、を含むことである。
【０００６】また第三絶縁膜を１０18ｃｍ-3以上のリン
原子を含むリンガラスで形成すると効果的である。前記
の第二導電形領域をイオン注入（ドープ）と熱処理（ド
ライブ）で形成するとよい。また第二ポリシリコン膜形
成時にホウ素原子もしくはリン原子をイオン注入し、そ
の後熱処理（アニール）し、抵抗用ポリイミド膜とす
る。
原子を含むリンガラスで形成すると効果的である。前記
の第二導電形領域をイオン注入（ドープ）と熱処理（ド
ライブ）で形成するとよい。また第二ポリシリコン膜形
成時にホウ素原子もしくはリン原子をイオン注入し、そ
の後熱処理（アニール）し、抵抗用ポリイミド膜とす
る。
【０００７】前記の二層の半導体基板の一方の層をエピ
タキシャル成長もしくは拡散により形成することができ
る。
タキシャル成長もしくは拡散により形成することができ
る。
【０００８】
【作用】ｎソース領域を拡散で形成するときの拡散源を
エッチングで残存した第三絶縁膜のリンガラスとするこ
とで、ｎソース領域の幅を従来の１／４程度に縮小でき
る。これは、従来のマスクの開口部からの拡散幅４〜５
μｍと比べ、残存したリンガラスの幅を１μｍ程度と小
さくできるためである。また、従来必要とされたｎソー
ス領域形成のためのマスクが不要となり、フォトリソグ
ラフィーが一回低減できる。
エッチングで残存した第三絶縁膜のリンガラスとするこ
とで、ｎソース領域の幅を従来の１／４程度に縮小でき
る。これは、従来のマスクの開口部からの拡散幅４〜５
μｍと比べ、残存したリンガラスの幅を１μｍ程度と小
さくできるためである。また、従来必要とされたｎソー
ス領域形成のためのマスクが不要となり、フォトリソグ
ラフィーが一回低減できる。
【０００９】
【実施例】図１、図２はこの発明の実施例で、製造工程
順に表した工程図を示す。図１（ａ）はｎ層１の表面に
１０００Å程度の厚さのゲート酸化膜４、０．５μｍ程
度の厚さで、３０Ω／□程度のゲートポリシリコン膜５
（ドーズ量が１０16ｃｍ2程度のリン原子をイオン注入
とその後のアニールで形成）、０．３μｍの酸化膜１３
を積層するように成膜した後、フォトリソグラフィーで
選択的に開口し、開口部からｐ形不純物であるホウ素を
ドーズ量が２×１０15ｃｍ2 程度で、加速電圧４５ｋｅ
Ｖの条件でイオン注入し、１１００℃でドライブするこ
とで、ｐ領域２が形成される工程図を示す。図１（ｂ）
はドライブした時の酸化膜（図示されていない）をフォ
トリソグラフィーで選択的に開口し、ホウ素をドーズ量
が１×１０13ｃｍ2 程度で加速電圧１００ｋｅＶの条件
でイオン注入し、アニールして第２ｐ+ 領域７を形成す
る。その後に１０18ｃｍ3 以上のリン原子が導入された
ＰＳＧ膜６１を０．５μｍの厚さに堆積させ、１０００
℃でアニールして成膜する工程図を示す。図２（ａ）は
図１（ｂ）に引き続く工程図を示し、成膜したＰＳＧ膜
６１をエッチングによりゲートポリシリコン膜５上の酸
化膜１３が露出するまで除去する。このエッチングでゲ
ート酸化膜４、ゲートポリシリコン膜５、酸化膜１３の
側面にＰＳＧ膜６２が残存し、このＰＳＧ膜６２がシリ
コン表面と接触する部分は１μｍ程度の幅となり、この
ＰＳＧ膜６２を拡散源として、１μｍ程度のｎソース領
域３を形成し、その後プラズマＣＶＤにより、３００℃
の低温で厚さ１μｍ程度の酸化膜１４を選択的に形成
し、その上に０．５μｍの厚さでゲートポリシリコン膜
５よりドーズ量の少ないリン原子（ホウ素原子でもよ
い）をイオン注入し、その後アニールしてシート抵抗が
ゲートポリシリコン膜５より高い抵抗用ポリシリコン膜
８で被覆する工程図を示す。図２（ｂ）は抵抗用ポリシ
リコン膜８をフォトリソグラフィーでパターンニング
し、選択的に除去して、その後プラズマＣＶＤで３００
℃程度の温度で１μｍ程度の厚さの酸化膜９を選択的に
形成し、抵抗用ポリシリコン膜８が露出するようにこの
酸化膜９に窓開けし、その上を、１μｍ程度の厚さのＡ
ｌ−Ｓｉ膜（またはＡｌ膜）で被覆し、エミッタ電極１
０を形成する工程図を示す。工程図では省略されている
が、ｎ層１の他面にｐ+ 層が拡散で形成され、その表面
にコレクタ電極が形成される。
順に表した工程図を示す。図１（ａ）はｎ層１の表面に
１０００Å程度の厚さのゲート酸化膜４、０．５μｍ程
度の厚さで、３０Ω／□程度のゲートポリシリコン膜５
（ドーズ量が１０16ｃｍ2程度のリン原子をイオン注入
とその後のアニールで形成）、０．３μｍの酸化膜１３
を積層するように成膜した後、フォトリソグラフィーで
選択的に開口し、開口部からｐ形不純物であるホウ素を
ドーズ量が２×１０15ｃｍ2 程度で、加速電圧４５ｋｅ
Ｖの条件でイオン注入し、１１００℃でドライブするこ
とで、ｐ領域２が形成される工程図を示す。図１（ｂ）
はドライブした時の酸化膜（図示されていない）をフォ
トリソグラフィーで選択的に開口し、ホウ素をドーズ量
が１×１０13ｃｍ2 程度で加速電圧１００ｋｅＶの条件
でイオン注入し、アニールして第２ｐ+ 領域７を形成す
る。その後に１０18ｃｍ3 以上のリン原子が導入された
ＰＳＧ膜６１を０．５μｍの厚さに堆積させ、１０００
℃でアニールして成膜する工程図を示す。図２（ａ）は
図１（ｂ）に引き続く工程図を示し、成膜したＰＳＧ膜
６１をエッチングによりゲートポリシリコン膜５上の酸
化膜１３が露出するまで除去する。このエッチングでゲ
ート酸化膜４、ゲートポリシリコン膜５、酸化膜１３の
側面にＰＳＧ膜６２が残存し、このＰＳＧ膜６２がシリ
コン表面と接触する部分は１μｍ程度の幅となり、この
ＰＳＧ膜６２を拡散源として、１μｍ程度のｎソース領
域３を形成し、その後プラズマＣＶＤにより、３００℃
の低温で厚さ１μｍ程度の酸化膜１４を選択的に形成
し、その上に０．５μｍの厚さでゲートポリシリコン膜
５よりドーズ量の少ないリン原子（ホウ素原子でもよ
い）をイオン注入し、その後アニールしてシート抵抗が
ゲートポリシリコン膜５より高い抵抗用ポリシリコン膜
８で被覆する工程図を示す。図２（ｂ）は抵抗用ポリシ
リコン膜８をフォトリソグラフィーでパターンニング
し、選択的に除去して、その後プラズマＣＶＤで３００
℃程度の温度で１μｍ程度の厚さの酸化膜９を選択的に
形成し、抵抗用ポリシリコン膜８が露出するようにこの
酸化膜９に窓開けし、その上を、１μｍ程度の厚さのＡ
ｌ−Ｓｉ膜（またはＡｌ膜）で被覆し、エミッタ電極１
０を形成する工程図を示す。工程図では省略されている
が、ｎ層１の他面にｐ+ 層が拡散で形成され、その表面
にコレクタ電極が形成される。
【００１０】この実施例ではｎ形半導体にｐ+ 層を拡散
して２層とし、それを半導体基板として用いているが、
高濃度ｐ形半導体にｎ層をエピタキシャルで成長させた
ものを２層の半導体基板としてもよい。
して２層とし、それを半導体基板として用いているが、
高濃度ｐ形半導体にｎ層をエピタキシャルで成長させた
ものを２層の半導体基板としてもよい。
【００１１】
【発明の効果】ｎソース領域を拡散で形成するときの拡
散源をエッチングで残存した第三絶縁膜のリンガラスと
することで、ｎソース領域の幅を従来の１／４程度に縮
小でき、チップの小型化を図ることができる。またチッ
プサイズが同一の場合は活性領域の拡大により性能向上
が図れる。また、従来必要とされたｎソース領域形成の
ためのマスクが不要となり、フォトリソグラフィーが一
回削減できる。チップサイズの小型化と製造工程の短縮
によりコストを大幅に低減できる。
散源をエッチングで残存した第三絶縁膜のリンガラスと
することで、ｎソース領域の幅を従来の１／４程度に縮
小でき、チップの小型化を図ることができる。またチッ
プサイズが同一の場合は活性領域の拡大により性能向上
が図れる。また、従来必要とされたｎソース領域形成の
ためのマスクが不要となり、フォトリソグラフィーが一
回削減できる。チップサイズの小型化と製造工程の短縮
によりコストを大幅に低減できる。
【図１】この発明の実施例の製造工程を順に（ａ）およ
び（ｂ）に示す図
び（ｂ）に示す図
【図２】この発明の実施例で、図１の製造工程に続く工
程を順に（ａ）および（ｂ）に示す図
程を順に（ａ）および（ｂ）に示す図
【図３】従来の製造工程を順に（ａ）および（ｂ）に示
す図
す図
【図４】従来の製造工程で、図３に続く工程を順に
（ａ）および（ｂ）に示す図
（ａ）および（ｂ）に示す図
【図５】従来の製造工程で、図４に続く工程を示す図
【図６】絶縁ゲート形サイリスタの要部断面図
１ ｎ層 ２ ｐ領域 ３ ｎソース領域 ４ ゲート酸化膜 ５ ゲートポリシリコン膜 ６ ＰＳＧ膜 ６１ ＰＳＧ膜（りん原子を高濃度含んでいる） ６２ ＰＳＧ膜（リン原子の拡散源） ７ 第２ｐ+ 領域 ８ 抵抗用ポリシリコン膜 ９ 酸化膜 １０ エミッタ電極 １１ ｐ+ 層 １２ コレクタ電極 １３ 酸化膜 １４ 酸化膜
Claims (5)
- 【請求項１】絶縁ゲート形サイリスタの製造方法におい
て、第一導電形層および第二導電形層の二層からなる半
導体基板の第一導電形層の表面に第一絶縁膜を形成する
工程と、第一絶縁膜上に第一ポリシリコン膜と第二絶縁
膜を形成し、積層された第一絶縁膜、第一ポリシリコン
膜、第二絶縁膜を選択的に除去する工程と、、積層され
た第一絶縁膜、第一ポリシリコン膜、第二絶縁膜をマス
クとして第一導電形基板の表面層に第二導電形領域を形
成する工程と、第二導電形領域の表面層に選択的に高濃
度第二導電形領域を形成する工程と、第一導電形不純物
を含む第三絶縁膜を第二絶縁膜上、第二導電形領域上、
高濃度第二導電形領域上に形成し、第二絶縁膜が部分的
に露出するように第三絶縁膜を除去し、第一絶縁膜側
面、第一ポリシリコン膜側面、第二絶縁膜側面に第三絶
縁膜を残す工程と、側面の第三絶縁膜を拡散源として第
二導電形領域と高濃度第二導電形領域を含む第二導電形
領域とに第一導電形不純物を拡散させ、高濃度第一導電
形領域を形成する工程と、第二絶縁膜上、第三絶縁膜
上、高濃度第一導電形領域上、第二導電形領域上、高濃
度第二導電形領域上に選択的に第四絶縁膜を形成する工
程と、第二ポリシリコン膜を少なくと第二絶縁膜上、第
三絶縁膜上、第四絶縁膜上に形成する工程と、第二ポリ
シリコン膜を選択的に除去し、第四絶縁膜上、第二ポリ
シリコン膜上に第二ポリシリコン膜が露出する開口部を
設けた第五絶縁膜を選択的に形成する工程と、露出した
第五絶縁膜上、第二ポリシリコン膜上、第四絶縁膜上、
第三絶縁膜上、第二絶縁膜上、高濃度第一導電形領域
上、高濃度第二導電形領域上に選択的に第一金属膜を形
成する工程と、半導体基板の第二導電形層の表面に第二
金属膜を形成する工程と、を含むことを特徴とする絶縁
ゲート形サイリスタの製造方法。 - 【請求項２】第三絶縁膜を１０18ｃｍ-3以上のリン原子
を含むリンガラス膜（ＰＳＧ膜）で形成することを特徴
とする請求項１記載の絶縁ゲート形サイリスタの製造方
法。 - 【請求項３】第二導電形領域をイオン注入（ドープ）と
熱処理（ドライブ）で形成することを特徴とする請求項
１記載の絶縁ゲート形サイリスタの製造方法。 - 【請求項４】第二ポリシリコン膜形成時にホウ素原子も
しくはリン原子をイオン注入し、その後熱処理（アニー
ル）し、抵抗用ポリイミド膜とすることを特徴とする請
求項１記載の絶縁ゲート形サイリスタの製造方法。 - 【請求項５】二層の半導体基板の一方の層をエピタキシ
ャル成長もしくは拡散により形成することを特徴とする
請求項１記載の絶縁ゲート形サイリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3484595A JPH08236542A (ja) | 1995-02-23 | 1995-02-23 | 絶縁ゲート形サイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3484595A JPH08236542A (ja) | 1995-02-23 | 1995-02-23 | 絶縁ゲート形サイリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236542A true JPH08236542A (ja) | 1996-09-13 |
Family
ID=12425533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3484595A Pending JPH08236542A (ja) | 1995-02-23 | 1995-02-23 | 絶縁ゲート形サイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
-
1995
- 1995-02-23 JP JP3484595A patent/JPH08236542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0555593A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPS6360549B2 (ja) | ||
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JPH08236542A (ja) | 絶縁ゲート形サイリスタの製造方法 | |
| JPH0468565A (ja) | 半導体装置及びその製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| JPH08236543A (ja) | 絶縁ゲート形サイリスタの製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JP2820284B2 (ja) | 半導体装置の製造方法 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03120836A (ja) | 半導体装置 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63300564A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |