CN102088020B - 功率mos晶体管内集成肖特基二极管的器件及制造方法 - Google Patents

功率mos晶体管内集成肖特基二极管的器件及制造方法 Download PDF

Info

Publication number
CN102088020B
CN102088020B CN200910201907A CN200910201907A CN102088020B CN 102088020 B CN102088020 B CN 102088020B CN 200910201907 A CN200910201907 A CN 200910201907A CN 200910201907 A CN200910201907 A CN 200910201907A CN 102088020 B CN102088020 B CN 102088020B
Authority
CN
China
Prior art keywords
schottky
etching
contact hole
raceway groove
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910201907A
Other languages
English (en)
Other versions
CN102088020A (zh
Inventor
邵向荣
魏炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201907A priority Critical patent/CN102088020B/zh
Publication of CN102088020A publication Critical patent/CN102088020A/zh
Application granted granted Critical
Publication of CN102088020B publication Critical patent/CN102088020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率MOS晶体管内集成肖特基二极管的器件，通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间形成肖特基二极管。此外，本发明还公开了该器件的制造方法，包括如下步骤：(1)在硅衬底上进行栅极沟道和肖特基沟道刻蚀，形成栅极沟道之间嵌入肖特基沟道；(2)有光刻胶阻挡肖特基沟道区域的本体注入与源注入；(3)层间电介质淀积，接触孔曝光、刻蚀，接触孔注入形成欧姆接触；(4)肖特基接触沟槽曝光、刻蚀；(5)金属沉积，在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管；(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。本发明在不增加芯片面积的前提下提高了器件的交频特性。

Description

功率MOS晶体管内集成肖特基二极管的器件及制造方法
技术领域
本发明涉及一种半导体集成电路制造技术，具体涉及一种功率MOS晶体管内集成肖特基二极管的器件，本发明还涉及该器件的制造工艺方法。
背景技术
在半导体集成电路中，现有典型的功率MOS(金属氧化物半导体)晶体管结构如图1所示。其通过沟道型栅极控制垂直沟道的开启，实现MOS管的开关功能。
为了提高器件的交频特性，目前较普遍的做法为在功率MOS晶体管芯片上集成肖特基二极管，多为分离器件，即在原有功率MOS晶体管芯片旁并联一个肖特基二极管芯片，此方法虽然能提高器件的交频特性，却存在工艺流程不够优化，芯片面积增大，单位芯片成本较高等缺点。如何在现有典型的功率MOS晶体管结构基础上，增加最少的光刻层，最少的工艺步骤实现集成肖特基二极管，降低芯片成本，便是本发明所要达到的目的。
发明内容
本发明要解决的技术问题是提供一种功率MOS晶体管内集成肖特基二极管的器件，在不增加芯片面积的前提下提高了器件的交频特性。为此，本发明还提供该器件的制造工艺方法。
为解决上述技术问题，本发明提供一种功率MOS晶体管内集成肖特基二极管的器件，通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间不包含除外延层以外的任何掺杂物，肖特基沟槽间的外延层直接与源区金属接触形成肖特基二极管。
所述肖特基二极管是通过在栅极沟道间嵌入肖特基沟道，并通过光刻胶阻挡肖特基沟道区域的本体注入、源注入及接触孔注入，通过肖特基沟道间的外延层直接与金属接触形成的。
此外，本发明还提供所述的功率MOS晶体管内集成肖特基二极管的器件的制造方法，包括如下步骤：
(1)在硅衬底上进行栅极沟道和肖特基沟道刻蚀，形成栅极沟道之间嵌入肖特基沟道；
(2)有光刻胶阻挡肖特基沟道区域的本体注入与源注入；
(3)层间电介质淀积，接触孔曝光、刻蚀，接触孔注入形成欧姆接触；
(4)肖特基接触沟槽曝光、刻蚀；
(5)金属沉积，在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管；
(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。
步骤(2)中，所述本体注入与源注入之后分别进行本体与源区推进。
步骤(3)中，所述接触孔曝光、刻蚀时，光刻胶需保护肖特基沟道上方区域，所述接触孔注入应确保接触孔底部形成欧姆接触。
步骤(4)中，增加一层肖特基光刻层刻蚀掉肖特基沟道上方的层间电介质形成肖特基接触沟槽。
和现有技术相比，本发明具有以下有益效果：
1.具体实现工艺过程比较简单，只需增加一层光刻层，以较小的成本实现了在功率MOS晶体管单元区内集成肖特基二极管，在不增加芯片面积的前提下提高了器件的交频特性；
2.肖特基区域集成在MOS晶体管区域内，嵌入式的肖特基区域所占面积很小，对器件其他性能几乎没有影响。
附图说明
图1是现有典型的功率MOS晶体管的结构图；
图2是本发明功率MOS晶体管集成肖特基二极管的截面结构示意图；
图3～图7是本发明功率MOS晶体管器件的工艺实现方法示意图。
其中，1为栅极沟道，2为肖特基沟道，3为硅衬底，4为源区，5为本体区，6为光刻胶，7为层间电介质，8为接触孔，9为接触孔注入区，10为顶层金属。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明所提及的功率MOS晶体管内集成肖特基二极管的器件，在原有结构的基础上，在栅极沟道间嵌套若干组特定结构的肖特基接触沟槽，主要技术的发明点如下表：
Figure GSB00000777113500031
Figure GSB00000777113500041
比较图1、图2，可以明显地看出，本发明结构巧妙地在肖特基沟道间形成了肖特基二极管。
如图3-图7所示，本发明功率MOS晶体管内集成肖特基二极管的器件的制造方法，包括如下步骤：
第一步，在硅衬底3上进行栅极沟道1、肖特基沟道2曝光、刻蚀(栅极沟道1和肖特基沟道2的深度为1.0-2.0微米)，在栅极沟道1刻蚀时，通过修改版图，同时进行肖特基沟道2刻蚀，形成每隔若干组栅极沟道1嵌入一组肖特基沟道2，见图3；
第二步，本体区5注入(能量60-180KeV，剂量0.5-2.0E13/cm3，可根据器件要求进行调整，以下同)，本体区5推进(温度1000-1150摄氏度，时间30-100分钟)，源区4注入(能量40-80KeV，剂量2-8E15/cm3)，源区4推进(温度900-950摄氏度，时间30-100分钟)，注入时在肖特基沟道区域需光刻胶6阻挡，见图4；
第三步，层间电介质7淀积，之后进行正常接触孔曝光、刻蚀，形成接触孔8(深度4000-6000埃)，然后进行接触孔注入(即欧姆注入)在底部形成欧姆接触(接触孔注入区9)，其注入能量为30-60KeV，注入剂量为1-5E15/cm3；正常接触孔刻蚀时，光刻胶需保护肖特基沟道上方区域，接触孔注入应确保接触孔8底部形成欧姆接触，见图5；
第四步，肖特基接触沟槽曝光、刻蚀，在第三步正常接触孔刻蚀并欧姆注入后，增加一层肖特基光刻层(光刻胶6)刻蚀掉肖特基沟道上方的层间电介质7形成肖特基接触沟槽，见图6；
第五步，金属沉积，形成顶层金属10，在肖特基接触沟槽底部、金属与肖特基接触沟槽底部之间的外延层接触形成肖特基二极管，见图7；后续的金属曝光、刻蚀、合金工艺与传统功率MOS晶体管器件制程工艺完全一致。MOS晶体管正常工作时肖特基沟道间形成的耗尽层作为耐压层，实现了类似产品相同的功能，大大提升了晶体管的交频性能。
本发明在现有典型功率MOS晶体管的结构以及工艺基础上，通过增加一层肖特基光刻工艺，以较小的成本实现了在功率MOS晶体管单元区内集成肖特基二极管，从而在不增加芯片面积的前提下提高了器件的交频特性。

Claims (9)

1.一种功率MOS晶体管内集成肖特基二极管的器件，其特征在于：通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间不包含除外延层以外的任何掺杂物，肖特基沟槽间的外延层直接与源区金属接触形成肖特基二极管。
2.根据权利要求1所述的功率MOS晶体管内集成肖特基二极管的器件，其特征在于：所述肖特基二极管是通过在栅极沟道间嵌入肖特基沟道，并通过光刻胶阻挡肖特基沟道区域的本体注入、源注入及接触孔注入，通过肖特基沟道间的外延层直接与金属接触形成的。
3.一种根据权利要求1所述的功率MOS晶体管内集成肖特基二极管的器件的制造方法，其特征在于：包括如下步骤：
(1)在硅衬底上进行栅极沟道和肖特基沟道刻蚀，形成栅极沟道之间嵌入肖特基沟道；
(2)有光刻胶阻挡肖特基沟道区域的本体注入与源注入；
(3)层间电介质淀积，接触孔曝光、刻蚀，接触孔注入形成欧姆接触；
(4)肖特基接触沟槽曝光、刻蚀；
(5)金属沉积，在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管；
(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。
4.根据权利要求3所述的方法，其特征在于，步骤(1)具体为：在栅极沟道刻蚀时，通过修改版图，同时进行肖特基沟道刻蚀，形成每隔若干组栅极沟道嵌入一组肖特基沟道；所述栅极沟道和肖特基沟道的深度为1.0-2.0微米。
5.根据权利要求3所述的方法，其特征在于，步骤(2)中，所述本体注入与源注入之后分别进行本体与源区推进。
6.根据权利要求3或5所述的方法，其特征在于，步骤(2)中，所述本体注入的能量为60-180KeV，剂量为0.5-2.0E13/cm3；所述本体推进的温度为1000-1150摄氏度，时间为30-100分钟；所述源注入的能量为40-80KeV，剂量为2-8E15/cm3；所述源区推进的温度为900-950摄氏度，时间为30-100分钟。
7.根据权利要求3所述的制造方法，其特征在于，步骤(3)中，所述接触孔曝光、刻蚀时，光刻胶需保护肖特基沟道上方区域，所述接触孔注入应确保接触孔底部形成欧姆接触。
8.根据权利要求3或7所述的制造方法，其特征在于，步骤(3)中，所述接触孔的深度为4000-6000埃；所述接触孔注入的注入能量为30-60KeV，注入剂量为1-5E15/cm3。
9.根据权利要求3所述的制造方法，其特征在于，步骤(4)中，增加一层肖特基光刻层刻蚀掉肖特基沟道上方的层间电介质形成肖特基接触沟槽。
CN200910201907A 2009-12-08 2009-12-08 功率mos晶体管内集成肖特基二极管的器件及制造方法 Active CN102088020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201907A CN102088020B (zh) 2009-12-08 2009-12-08 功率mos晶体管内集成肖特基二极管的器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201907A CN102088020B (zh) 2009-12-08 2009-12-08 功率mos晶体管内集成肖特基二极管的器件及制造方法

Publications (2)

Publication Number Publication Date
CN102088020A CN102088020A (zh) 2011-06-08
CN102088020B true CN102088020B (zh) 2012-10-03

Family

ID=44099735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201907A Active CN102088020B (zh) 2009-12-08 2009-12-08 功率mos晶体管内集成肖特基二极管的器件及制造方法

Country Status (1)

Country Link
CN (1) CN102088020B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021867B (zh) * 2012-12-21 2016-11-16 上海华虹宏力半导体制造有限公司 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法
CN103151270A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件制造方法
CN103346087B (zh) * 2013-06-03 2017-02-08 上海华虹宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
CN104681448B (zh) * 2013-11-29 2017-12-05 上海华虹宏力半导体制造有限公司 肖特基晶体管的结构及制造方法
CN105304708B (zh) * 2014-07-31 2019-04-26 瀚薪科技股份有限公司 碳化硅半导体元件
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547765A (zh) * 2001-08-23 2004-11-17 通用半导体公司 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管
CN101142684A (zh) * 2004-05-28 2008-03-12 飞思卡尔半导体公司 肖特基器件
CN101465375A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 具有肖特基势垒控制层的mos器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547765A (zh) * 2001-08-23 2004-11-17 通用半导体公司 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管
CN101142684A (zh) * 2004-05-28 2008-03-12 飞思卡尔半导体公司 肖特基器件
CN101465375A (zh) * 2007-12-21 2009-06-24 万国半导体股份有限公司 具有肖特基势垒控制层的mos器件

Also Published As

Publication number Publication date
CN102088020A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
JP5055813B2 (ja) Ｓｏｉ横型半導体装置
CN102088020B (zh) 功率mos晶体管内集成肖特基二极管的器件及制造方法
US20110049564A1 (en) Integrated schottky diode in high voltage semiconductor device
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
US7790520B2 (en) Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
CN102945806B (zh) 集成肖特基二极管的mos器件的制造方法
TW201822295A (zh) 屏蔽閘極溝槽式半導體裝置及其製造方法
CN101764150B (zh) 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN102916042A (zh) 逆导igbt器件结构及制造方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
CN102110687B (zh) 沟槽mos器件
CN207398150U (zh) 功率半导体器件
JP2024512868A (ja) Ｍｏｓｆｅｔデバイス及びその製造方法
CN103378146B (zh) 沟槽型金属氧化物半导体场效应管的制作方法
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
US20110108912A1 (en) Methods for fabricating trench metal oxide semiconductor field effect transistors
TWI529927B (zh) 超級接面功率元件之主動晶胞結構及其製造方法
CN105981144B (zh) 终止结构及其制作方法
KR20020014225A (ko) 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法
CN102024758A (zh) 肖特基二极管的制造方法
CN116313807B (zh) 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件
CN117423694B (zh) 一种高频通流稳定的GaN HEMT器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.