TWI529927B

TWI529927B - 超級接面功率元件之主動晶胞結構及其製造方法

Info

Publication number: TWI529927B
Application number: TW102127786A
Authority: TW
Inventors: 許健; 米塔伊; 胡爾拉; 楊紹明
Original assignee: 亞洲大學
Priority date: 2013-08-02
Filing date: 2013-08-02
Publication date: 2016-04-11
Also published as: TW201507149A

Description

超級接面功率元件之主動晶胞結構及其製造方法

本發明是有關於一種超級接面功率元件之主動晶胞結構及其製造方法，特別是有關於一種能夠提高超級接面功率元件之擊穿電壓(breakdown voltage)之主動晶胞結構。

在習知之功率半導體元件的發展中，如何獲得較高的擊穿電壓及降低導通電阻(on-resistance)一直是功率半導體元件發展的關鍵。近年來，隨著超級接面概念的提出，具有高摻雜濃度的超級接面結構能夠有效改善擊穿電壓與導通電阻之間的關係，並且可以突破矽極限(silicon-limit)，因此，許多結合超級接面的功率半導體元件結構便應運而生。

超級接面功率半導體元件常應用於開關元件，其種類包含絕緣閘雙極性電晶體(insulated gate bipolar transistor, IGBT)及功率金氧半導體場效電晶體(metal-oxide-semiconductor field effect transistor, MOSFET)。超級接面主要之設計係將P型磊晶層與N型磊晶層交替設置，以形成複數個垂直於基板的PN接面。

在習知製造超級接面功率金氧半場效電晶體之方法中，主要的方法有兩種，第一種為多重磊晶成長法，第二種為溝槽填充法。然而，要在金氧半場效電晶體中製備超級接面結構以提高擊穿電壓及降低導通電阻的製造技術仍然面臨許多製造能力上的難題。

有鑑於上述習知技藝之問題，本發明之其中之一目的在於提供一種超級接面功率元件之主動晶胞結構，主要目的係補償對溝槽進行離子佈植(ion implantation)時，由於拉塞福散射(Rutherford scattering)造成溝槽底部摻質濃度提高而使得擊穿電壓降低之問題。

此超級接面功率元件之主動晶胞結構至少包含具有第一導電類型之基板；位於基板上之具有第一導電類型之磊晶層；位於磊晶層中之溝槽；位於磊晶層中之具有第一導電類型之第一摻雜區，且鄰接溝槽之底部；位於該磊晶層中之具有第二導電類型之第二摻雜區，且鄰接溝槽之側壁；位於溝槽中之第一氧化層；位於磊晶層上之閘極導電層；位於磊晶層中之具有第二導電類型之離子井，且部分接觸第二摻雜區之頂面及閘極導電層之底面；第二氧化層覆蓋閘極導電層且露出溝槽及部分離子井；以及源極導電層覆蓋第二氧化層、離子井及溝槽。

根據本發明之另一目的，提出一種超級接面功率元件之主動晶胞結構之製造方法，包含提供具有第一導電類型之基板；形成具有第一導電類型之第一磊晶層於基板上；形成具有第一導電類型之第一摻雜區於部分第一磊晶層中；形成具有第一導電類型之第二磊晶層於第一磊晶層上；形成溝槽於第二磊晶層中，以使得溝槽之底部鄰接第一摻雜區；形成具有第二導電類型之第二摻雜區於第二磊晶層中，且第二摻雜區鄰接溝槽之側壁；形成第一氧化層於溝槽中；形成閘極導電層於第二磊晶層上；形成具有第二導電類型之離子井於部分磊晶層中，且離子井部分接觸第二摻雜區之頂面及閘極導電層之底面；形成第二氧化層覆蓋閘極導電層且露出溝槽及部分離子井；以及形成源極導電層覆蓋第二氧化層、離子井及溝槽。

其中，第一摻雜區及第二摻雜區係以離子佈植法形成。因此，藉由形成具有第一導電類型之第一摻雜區可補償在對溝槽進行離子佈植以形成具有第二導電類型之第二摻雜區時，於溝槽底部所累積的高濃度摻質，藉以提高此超級接面功率元件之擊穿電壓。

此外，此製造方法更包含在形成第二摻雜區前形成屏蔽氧化層(screen oxide)於溝槽之側壁，並且在形成第二摻雜區後移除屏蔽氧化層。藉由屏蔽氧化層可避免離子佈植過程中除了摻質以外的雜質擴散至磊晶層中而影響載子傳輸效率。

前述之第一導電類型為N型且第二導電類型為P型，或者第一導電類型為P型且第二導電類型為N型。

前述之離子井內更具有第一導電類型之源極摻雜區。前述之基板為主動晶胞結構之汲極導電層。

承上所述，依據本發明之超級接面功率元件之主動晶胞結構，其可具有一或多個下述優點：

(1) 本發明之超級接面功率元件之主動晶胞結構藉由形成第一摻雜區，可補償溝槽底部所累積的高濃度摻質，以提高擊穿電壓。

(2) 本發明之超級接面功率元件之主動晶胞結構藉由離子佈植法形成第一摻雜區且可方便地與現有製程結合，便可補償溝槽底部所累積的高濃度摻質，以提高擊穿電壓。

(3) 本發明之超級接面功率元件之主動晶胞結構藉由屏蔽氧化層可避免離子佈植過程中除了摻質以外的雜質擴散至磊晶層中而影響載子傳輸效率。

茲為使貴審查委員對本發明之技術特徵及所達到之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明如後。

第1圖至第12圖為本發明之超級接面功率元件之主動晶胞結構之較佳實施例之製程剖面示意圖。

以下將參照相關圖式，說明依本發明之超級接面功率元件之主動晶胞結構之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。

請參閱第1圖至第12圖，其為本發明之超級接面功率元件之主動晶胞結構之較佳實施例之製程剖面示意圖。

首先，如第1圖所示，提供具有第一導電類型之基板10，在本發明之較佳實施例中，基板10為N⁺ 型摻雜矽基板，且可為此超級接面功率元件之主動晶胞結構之汲極。接著，可例如以物理氣相沉積 (physical vapor deposition, PVD)法或化學氣相沉積(chemical vapor deposition, CVD)法於基板10上形成磊晶層20，其中此磊晶層20較佳為N^- 型磊晶層。

如第2圖所示，磊晶層20之厚度21可例如約為10μm。接著，可例如以離子佈植法將砷(As)植入部分磊晶層20中，並且進行熱趨入(drive-in)，以使得砷摻質擴散至磊晶層20中而形成具有第一導電類型之第一摻雜區30，其中第一摻雜區30可例如為N⁺ 型摻雜區，且離子佈植能量大約介於30KeV至50KeV，離子佈植劑量大約介於5×10¹⁴ atom/cm² 至9×10¹⁵ atom/cm² ，並且進行大約1100℃、100分鐘於氮氣/氧氣(N₂ /O₂ )環境下的熱退火(anneal)。

接著，如第3圖所示，於第2圖之結構上接續沉積厚度22大約為50μm之磊晶層20a，並且如第4圖所示利用微影及蝕刻法於磊晶層20a中形成溝槽40。舉例來說，溝槽40之形成方式可於磊晶層20a之頂面沉積氧化層並且於氧化層上塗佈光阻層，並且以具有溝槽圖案之光罩對氧化層進行曝光，接著進行顯影及氧化層之蝕刻，之後再將光阻層去除，並且利用已圖案化之氧化層作為硬遮罩對磊晶層20a進行乾蝕刻，使得溝槽圖案轉移至磊晶層20a中。惟，本發明不限於此。其中此磊晶層20a較佳為N^- 型磊晶層。

接著，如第5圖所示，沉積屏蔽氧化層50覆蓋溝槽40之側壁，並且例如以離子佈植法將硼(B)植入覆蓋溝槽40側壁之磊晶層20a中，接著進行熱趨入使得硼摻質擴散至溝槽40側壁之磊晶層20a中而形成具有第二導電類型之第二摻雜區60。其中第二摻雜區60可例如為P型摻雜區，且離子佈植能量大約介於40KeV至100KeV，離子佈植劑量大約介於4.5×10¹³ atom/cm² 至1.5×10¹⁴ atom/cm² ，並且進行兩階段之熱退火，其中第一階段為大約1100℃、100分鐘於氮氣/氧氣(N₂ /O₂ )環境下的熱退火，第二階段則為大約1100℃、200分鐘於氮氣(N₂ )環境下的熱退火。

如第6圖所示，將屏蔽氧化層50去除後便形成複數個PN接面，即超級接面。因此，藉由屏蔽氧化層50可避免離子佈植過程中除了摻質以外的雜質擴散至磊晶層20a中而影響載子傳輸效率。

此外，由於拉塞福散射的影響，在離子佈植的過程中會使得硼摻質累積在溝槽40的底部，此高濃度的硼摻質會使得此超級接面功率元件之擊穿電壓降低。因此鄰接溝槽40底部之第一摻雜區30便可用以中和高濃度之硼摻質，以提高此超級接面功率元件之擊穿電壓。

接著，如第7圖所示，將第一氧化層70填入溝槽40中，並且對第一氧化層70進行化學機械研磨(chemical mechanical polishing, CMP)及回蝕刻(etch back)，直到露出磊晶層20a之頂面。

如第8圖及第9圖所示，接著依序沉積閘極氧化層81及閘極導電層80於磊晶層20a上，並且對閘極導電層80進行圖案化及平坦化。其中閘極導電層80可例如包含摻雜多晶矽(doped poly silicon)，閘極氧化層81之厚度可例如為700Å。

接著，如第10圖所示，於溝槽40旁的磊晶層20a頂部中以離子佈植法形成具有第二導電類型之離子井90，使得離子井90部分接觸第二摻雜區60之頂面及閘極導電層80之底面，接著再進行另一離子佈植法於離子井90中形成源極摻雜區91。其中，此離子井90較佳為P型井(p-well)，而源極摻雜區91為N型摻雜區。

如第11圖所示，接續沉積第二氧化層100於第10圖之結構上以覆蓋閘極導電層80，並且對第二氧化層100進行圖案化及平坦化，以露出溝槽40及部分離子井90。

最後，如第12圖所示，接續沉積源極導電層110於第11圖之結構上，以覆蓋第二氧化層、離子井及溝槽。藉以形成本發明之超級接面功率元件之主動晶胞結構。

綜上所述，本發明之超級接面功率元件之主動晶胞結構藉由形成第一摻雜區30，可補償溝槽40底部所累積的高濃度摻質，以提高此超級接面功率元件之擊穿電壓。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

10‧‧‧基板
20、20a‧‧‧磊晶層
21、22‧‧‧磊晶層之厚度
30‧‧‧第一摻雜區
40‧‧‧溝槽
50‧‧‧屏蔽氧化層
60‧‧‧第二摻雜區
70‧‧‧第一氧化層
80‧‧‧閘極導電層
81‧‧‧閘極氧化層
90‧‧‧離子井
91‧‧‧源極摻雜區
100‧‧‧第二氧化層
110‧‧‧源極導電層

無

10‧‧‧基板

20、20a‧‧‧磊晶層

30‧‧‧第一摻雜區

60‧‧‧第二摻雜區

70‧‧‧第一氧化層

80‧‧‧閘極導電層

81‧‧‧閘極氧化層

90‧‧‧離子井

91‧‧‧源極摻雜區

100‧‧‧第二氧化層

110‧‧‧源極導電層

Claims

一種超級接面(superjunction)功率元件之主動晶胞(active cell)結構，包含：具有一第一導電類型之一基板；具有該第一導電類型之一磊晶層，位於該基板上；一溝槽，位於該磊晶層中；具有該第一導電類型之一第一摻雜區，位於該磊晶層中且鄰接該溝槽之底部；具有一第二導電類型之一第二摻雜區，位於該磊晶層中且鄰接該溝槽之側壁；一第一氧化層，位於該溝槽中；一閘極導電層，位於該磊晶層上；具有該第二導電類型之一離子井，位於該磊晶層中且部分接觸該第二摻雜區之頂面及該閘極導電層之底面；一第二氧化層，覆蓋該閘極導電層且露出該溝槽及部分該離子井；以及一源極導電層，覆蓋該第二氧化層、該離子井及該溝槽。
如申請專利範圍第1項所述之超級接面功率元件之主動晶胞結構，其中該離子井內更具有該第一導電類型之一源極摻雜區。
如申請專利範圍第2項所述之超級接面功率元件之主動晶胞結構，其中該第一導電類型為N型且該第二導電類型為P型，或者該第一導電類型為P型且該第二導電類型為N型。
如申請專利範圍第1項所述之超級接面功率元件之主動晶胞結構，其中該基板為該主動晶胞結構之一汲極導電層。
一種超級接面功率元件之主動晶胞結構之製造方法，包含：提供具有一第一導電類型之一基板；形成具有該第一導電類型之一第一磊晶層於該基板上；形成具有該第一導電類型之一第一摻雜區於部分該第一磊晶層中；形成具有該第一導電類型之一第二磊晶層於該第一磊晶層上；形成一溝槽於該第二磊晶層中，以使得該溝槽之底部鄰接該第一摻雜區；形成具有一第二導電類型之一第二摻雜區於該第二磊晶層中，且該第二摻雜區鄰接該溝槽之側壁；形成一第一氧化層於該溝槽中；形成一閘極導電層於該第二磊晶層上；形成具有該第二導電類型之一離子井於部分該磊晶層中，且該離子井部分接觸該第二摻雜區之頂面及該閘極導電層之底面；形成一第二氧化層覆蓋該閘極導電層且露出該溝槽及部分該離子井；以及形成一源極導電層覆蓋該第二氧化層、該離子井及該溝槽。
如申請專利範圍第5項所述之超級接面功率元件之主動晶胞結構之製造方法，更包含在形成該第二摻雜區前形成一屏蔽氧化層(screen oxide)於該溝槽之側壁，並且在形成該第二摻雜區後移除該屏蔽氧化層。
如申請專利範圍第5項所述之超級接面功率元件之主動晶胞結構之製造方法，其中該離子井內更具有該第一導電類型之一源極摻雜區。
如申請專利範圍第7項所述之超級接面功率元件之主動晶胞結構之製造方法，其中該第一導電類型為N型且該第二導電類型為P型，或者該第一導電類型為P型且該第二導電類型為N型。
如申請專利範圍第5項所述之超級接面功率元件之主動晶胞結構之製造方法，其中該基板為該主動晶胞結構之一汲極導電層。
如申請專利範圍第5項所述之超級接面功率元件之主動晶胞結構之製造方法，其中該第一摻雜區及該第二摻雜區係以離子佈植(ion implantation)法形成。