CN101142684A - 肖特基器件 - Google Patents

肖特基器件 Download PDF

Info

Publication number
CN101142684A
CN101142684A CNA2005800173372A CN200580017337A CN101142684A CN 101142684 A CN101142684 A CN 101142684A CN A2005800173372 A CNA2005800173372 A CN A2005800173372A CN 200580017337 A CN200580017337 A CN 200580017337A CN 101142684 A CN101142684 A CN 101142684A
Authority
CN
China
Prior art keywords
schottky device
schottky
terminal
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800173372A
Other languages
English (en)
Other versions
CN100539181C (zh
Inventor
维杰伊·帕萨撒拉希
维施努·K.·基姆卡
朱荣华
阿米塔瓦·博斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101142684A publication Critical patent/CN101142684A/zh
Application granted granted Critical
Publication of CN100539181C publication Critical patent/CN100539181C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

常规的肖特基二极管(16)或具有肖特基二极管特性的器件(90)与MOS晶体管(18、92)串行耦合，以对漏电流和击穿电压提供了显著的改进，而前向电流只有小的降低。在反向偏置情况下，有一个小的反向偏置电流，但通过肖特基二极管(16、90)的电压由于MOS晶体管(18、92)而保持较小。几乎所有的反向偏置电压都通过MOS晶体管(18、92)，直至MOS晶体管(18、92)损坏。然而，因为肖特基二极管限制了电流，所以该晶体管损坏不是一开始就损坏的。随着反向偏置电压持续增加，肖特基二极管(16、90)开始吸收更多的电压。这增加了漏电流，而击穿电压相当于晶体管(18、92)和肖特基二极管(16、90)之间的和。

Description

肖特基器件
技术领域
本发明涉及半导体，更具体地，涉及可像肖特基二极管一样工作的半导体器件。
背景技术
很长时间以来，人们发现肖特基二极管在相当多应用中都有用。肖特基二极管比提供各种有用功能的PN结二极管在前向偏置方向上具有更低的阈值。典型的肖特基二极管的主要缺陷是随着反向偏置电压增加，其在反向偏置方向的漏电流指数倍地增加。这种效应有时被称为“势垒降低”。另一个希望改进的特性是击穿电压。图1中示出了肖特基二极管的I-V特征曲线。该曲线是半对数标度(semi-log scale)的，其中电压(V)是线性的，电流(I)是对数标度的。该图显示电流随着反向偏置电压成指数倍增加，在对数曲线中是线性的，同时存在击穿电压(BV)。通过降低本底掺杂浓度，击穿电压最多可增加到50V，但是，这会降低前向偏置电流。此外，由于漏电流随着反向偏置电压指数倍增加，随着接近击穿电压，漏电流会变得很大。
为改进上述缺陷，已开发出一种使用沿肖特基二极管的边沿很深掺杂的区域的技术，以“夹断(pinchoff)”势垒降低效应。该技术具有基本上消除了势垒降低并改进了击穿电压的效果。这种方法的问题是处理并不简单，而且还导致了肖特基二极管尺寸的大大增加。该技术是一个需要很深且浓的掺杂区域的垂直技术方案(verticalsolution)，其中该区域是一个笔直并且垂直的壁。难于组合地实现这些，即使认为努力是值得的，其也依赖于深接触(deep contact)。具有这种垂直特性的处理，例如双极性处理和离散处理，需要增加必要的步骤以实现该夹断。其他处理更多是横向的，例如CMOS和混合信号处理，当为了实现改进的肖特基二极管而试图一体化夹断类型结构时，这些处理更为困难并需付出更大的成本。
这样，需要一种具有改进的泄漏和/或击穿电压、更便于横向处理使用的肖特基器件。
附图说明
本发明通过例子来说明且并不限于附图，图中相似的标号表示相似的要素，图中：
图1是传统肖特基二极管的I-V曲线；
图2是根据发明的实施例的肖特基器件的电路图；
图3是根据第一实现的图2的肖特基器件的截面图；
图4是图2的肖特基器件的I-V曲线；
图5是根据第二实现的图2的肖特基器件的截面图；
图6是根据第三实现的图2的肖特基器件的截面图；和
图7是根据图2实施例的另选实施例的肖特基器件的电路图。
本领域技术人员将理解，为了简单和清楚而例示了图中的要素，但这些要素没有必要按比例绘制。例如，图中一些要素的尺寸相对于其他要素可能被夸大，以帮助提高对本发明的实施例的理解。
具体实施方式
一方面，常规的肖特基二极管或具有肖特基二极管特性的器件和MOS晶体管被串行耦合，以在泄漏电流和击穿电压方面提供显著的改进，而前向电流只有小的降低。在反向偏置的情况下，反向偏置电流小但通过肖特基二极管的电压由于MOS晶体管而保持较小。几乎所有的反向偏置电压都通过MOS晶体管，直至MOS晶体管损坏。然而，因为肖特基二极管限制了电流，所以该晶体管损坏不是一开始就损坏的。随着反向偏置电压持续增加，肖特基二极管开始吸收更多的电压。这增加了漏电流，而击穿电压相当于晶体管的击穿电压和肖特基二极管的击穿电压之间的和。实际效应是显著减少的漏电流和分别大于晶体管或者肖特基二极管的击穿电压的击穿电压。参考附图和以下说明更好地对此进行理解。
图1示出了肖特基器件10，其包括肖特基二极管16、正极端子12、负极端子14，以及N沟道晶体管18。在这里所使用的传统技术是当肖特基器件10是前向偏置时，电流从正极端子12流向负极端子14，当反向偏置时，漏电流从负极端子14流向正极端子12。肖特基二极管16具有耦合到正极端子12的正极端子，以及负极端子。晶体管18具有：在触点20连接到肖特基二极管16的负极端子的第一电流电极、连接到正极端子12的栅极、连接到负极端子14的第二电流电极、连接到正极端子12的体(body)，和沟道区22。当肖特基器件10前向偏置时晶体管20的第一电流电极用作漏极，当肖特基二极管10反向偏置时用作源极。沟道区22被掺杂以使得晶体管18为具有例如-0.2V的负阈值电压的N沟道耗尽型晶体管。该阈值电压可以不同于此，但最好是负值，这样就是耗尽型器件。
在前向偏置操作中，晶体管18是导电的，因为它是耗尽型器件，端子12的电压在正向上大于端子14的电压。肖特基二极管16在特性阈值电压时导电，以使得肖特基器件10在肖特基二极管16的阈值电压时变得导电。随着前向偏置增加，晶体管18会略微更为导电，但肖特基二极管16以普通肖特基二极管的方式箝位端子12和14，以使得随着电流增加，唯一最小电压可能增加。晶体管18的体依赖于端子12的电压提高，以有助于晶体管18的导电，但是该体可能依赖于第一电流电极，该器件将仍然表现为肖特基二极管的特性。由于晶体管18增加了一些电阻，肖特基器件10与单独的肖特基二极管16相比，前向电流略微减小，但通过略微增加肖特基二极管16的尺寸和适当调整晶体管18的尺寸，可以轻易地对此进行补偿以实现想要的前向电流。
在反向偏置操作中，在端子12和14间的任何电压差的情况下，晶体管18将导电，肖特基二极管16将基于其上的电压差使漏电流通过。当端子14的电压相对于端子12增加时，晶体管18会吸收电压。触点20的电压相对于端子12不能增加过多，否则会导致晶体管18不导电。这样晶体管18就具有在肖特基二极管的负极端子处箝位电压的作用。针对阈值电压为-0.2V的晶体管18的示例，当触点20的电压大致比端子12的电压大0.5V-1V时，晶体管18会变得不导电。这样，通过肖特基二极管16的电压在不大于0.5V-1V处被箝位。这会防止漏电流变得大于当0.5V-1V反向偏压通过肖特基二极管16时的漏电流，从而避免如果端子12和14的反向偏置电压被施加到肖特基二极管16则将发生的指数倍的增加。
图3所示为肖特基器件10在反向偏置方向上的I-V曲线。该图显示了与肖特基二极管关联的初始电流，在达到晶体管18的击穿电压BT前电流保持平坦。这是由于晶体管18不断吸收相当大的电压，以使得肖特基二极管16以大大低于施加于端子12和14处的反向偏置电压的值而反向偏置。当晶体管18达到击穿电压时，电流增大，但在此点这是非毁灭性击穿，因为电流被肖特基二极管16所限制。随着反向偏置增加，电流开始以指数倍增加，但是是在远远大于针对典型的肖特基二极管的电压处。最后，达到肖特基器件10的击穿电压BD。
图4所示为包括肖特基二极管16和晶体管18的肖特基器件10的器件结构，包括：P型硅的衬底24；在衬底24中的P型阱26；在衬底24中的N型阱28；掺杂至P+的接触区30；与接触区30相邻的绝缘区32；为N+区的触点20，其环绕阱26中的区域，并且一部分与绝缘区32相邻；掺杂至N-并且与触点20的一部分相邻的沟道区22，；与沟道区22分隔开的绝缘区34；掺杂至N+的接触区36；作为肖特基二极管16的负极端子的金属38，其横跨被区域20环绕的部分；栅极40，在沟道区22和绝缘34的一部分以及位于沟道22和绝缘34之间的阱53的一部分之上；栅极40下面的栅极电介质42。栅极电介质42和栅极40被设计成与区域26和28两者都交叠。触点20和区域30、32、20、22、34和36向下延伸至与衬底24的表面有一个短距离。
接触区30用作与阱26的触点，并由此用于晶体管18的体和肖特基二极管16的正极端子。触点20用作肖特基二极管16、晶体管18的第一电流电极的传统保护环，并用作肖特基二极管16的负极端子和晶体管18的第一电流电极之间的触点。沟道区22从阱26延伸到阱28。绝缘区34将沟道22与接触区36分隔开以增加晶体管18的击穿电压。晶体管的如下布置对于提高MOS晶体管的击穿电压是一种公知的结构，其具有：部分位于沟道下的阱体，例如阱28；和在截止状态下支持高电压的位于栅极40和触点36间的区域28。接触区36是肖特基器件10的负极端子14的触点。
图4中所示的这种器件结构以实现图2的电路的方式结合了传统的肖特基二极管和传统的高击穿电压MOS结构，在一体化方面有些功效。为此所需的处理是本领域中普通技术人员所公知的，本领域普通技术人员意识到使用这种类型的结构调整例如绝缘区34的宽度以及从栅极40边缘到区域36的距离，使得击穿电压是可调的。本发明的这个实施例的一种功效是利用接触区30作为肖特基二极管的正极端子触点和晶体管的体触点。另一功效是利用传统的肖特基二极管的保护环作为晶体管的漏极，因此还实现了肖特基二极管与晶体管间的接触。这些功效没有引入处理的复杂性。这样，显然，不需要改进漏电流和击穿电压的夹断方法所需的垂直处理技术，使用横向处理技术就可容易地实现了。
图5所示是用于实现图2的电路的另选器件结构50。器件结构50包括P型衬底51，P阱52，N阱53，掺杂至P+的区域54，与区域54相邻并从阱52贯穿至阱53的掺杂至N-的区域56，与沟道区56隔开的绝缘62，掺杂至N+并与区域64相邻的区域64，在区域54和56这些区域的一部分之上的金属58，与区域58隔开并且位于区域52、53和56以及绝缘区62这些区域的部分之上的栅极60，以及栅极60下的栅极电介质。产生沟道区56的注入(implant)也被阱53接受，并且会增加阱53表面处的N型掺杂浓度，但不会显著到使它变为N+。在这种情况下，肖特基二极管的正极端子是金属58，负极端子是金属58下的区域56的该部分。晶体管的第一电流电极穿过区域56与肖特基二极管接触，在区域56中栅极60与金属58隔开。为耗尽型晶体管提供的沟道是栅极60下的区域56的该部分。阱53、区域62和区域64为晶体管击穿电压的提高而提供，而区域64还为肖特基器件50的负极端子提供接触。端子57作为肖特基器件50的正极端子连接到金属58和栅极60。区域54为晶体管的体穿过金属54接触到正极端子57而提供。这样，以图5所示的这种结构实现了针对电路2所描述的连接。
图6所示的是用于形成图2的电路的第二另选肖特基器件70。肖特基器件70包括衬底72、P+区域74、与区域74相邻的N-区域76、与区域76相邻的N+区域、在区域74的一部分和区域76的一部分之上的金属80、在区域76的一部分上并与金属80隔开的栅极82，以及栅极82之下的栅极电介质83。区域76将栅极82从区域78分离开。肖特基器件70的正极端子71连接到栅极82和金属80。与晶体管的体接触从端子71穿过金属80到区域74，从而到衬底72。金属80是肖特基二极管的正极端子。金属80下的区域76的该部分是肖特基二极管的负极端子。区域76的将金属80和栅极82分隔开的部分是晶体管的第一电流电极，以及在晶体管的第一电流电极和肖特基二极管的负极端子间的触点。晶体管的沟道是区域76的、栅极82下的部分。第二电流电极是区域76的与区域78相邻但不在栅极82之下的部分。肖特基器件70的负极端子是连接到区域78的端子81，该区域进而连接到晶体管的第二电流电极。这种方法依赖于区域76的、栅极82和区域78间的一部分，以实现所需的击穿电压。这样，针对电路2所描述的连接以图6所示的结构实现。
在本说明中，肖特基二极管被认为是这样的二极管，它由与半导体区域接触的金属区域形成，该区域掺杂充分以形成具有比PN结的前向偏置阈值低的前向偏置阈值的二极管。类肖特基器件是具有类似于图1所示的特征曲线的结构，并包括肖特基二极管和其他结构，例如在名为“Pseudo-Schottky Diode”的美国专利号6,476,442B1中所示的结构。肖特基器件是包括类肖特基器件和增强(enhancement)的结构，其中所述增强提高了类肖特基器件的性能。
图7所示是示出了肖特基器件84的电路框图，其以针对组合肖特基二极管和耗尽型晶体管而描述的方式，利用与耗尽型晶体管组合的类肖特基器件。肖特基器件84包括晶体管90和晶体管92。在这种情况下，晶体管90是具有非常低阈值电压的非耗尽型晶体管，该阈值电压例如不大于0.2V，但不是负值。晶体管92是耗尽型晶体管。在本实施例中两个都是N沟道。晶体管90以作为类肖特基器件工作的方式被连接。晶体管90具有连接到作为肖特基器件84的正极端子的端子86的第一电流电极、连接到端子86的栅极、连接到端子86的体、以及作为类肖特基器件的负极端子的第二电流电极。该晶体管90的体、第一电流电极和栅极被连接到一起，作为类肖特基器件的正极端子工作。晶体管92具有连接到晶体管90的第二电流电极的第一电流电极、连接到端子86的栅极、连接到端子86的体、连接到作为肖特基器件84的负极端子的端子88的第二电流电极。
在前面的详述中，参照具体实施例描述了本发明。然而，本领域普通技术人员应该认识到在不脱离以下权利要求所限定的本发明范围的情况下可以进行各种修改和变化。例如，不同于硅的其他半导体材料可被用作衬底。为了实现类似的结果，传导类型可以是可逆的。用于肖特基二极管的金属可以为不同于硅化钴的金属。在二者被描述为被连接的情况下，它们也可以通过相干结构耦合，代替直接连接。因此，实施例和附图被视为例示性的，而不是严格意义上的，所有的这些修改都旨在包括在本发明的范围之内。
已经针对具体实施例描述了有益效果、其他优点和问题的解决方案。然而，有益效果、优点、问题的解决方案，和任何可能产生有益效果、优点或解决方案，或变得更明确的要素不被理解为任何或所有的权利要求的严格的、必须的、或本质的特性或要素。这里所用的术语“包含”，或任何其他变化旨在涵盖非排他性包括，以使得包括一组要素的处理、方法、物品，或设备不仅仅包括这些要素，也可能包括没有详细列出的要素或这些过程、方法、物品或设备所固有的要素。

Claims (23)

1.一种具有正极端子和负极端子的肖特基器件，包括：
具有正极端子和负极端子的类肖特基器件，其中类肖特基器件的正极端子作为肖特基器件的正极端子工作；和
耗尽型晶体管，具有耦合到类肖特基器件的负极端子的第一电流电极，耦合到类肖特基器件的正极端子的栅极，和作为肖特基器件的负极端子工作的第二电流电极。
2.如权利要求1所述的肖特基器件，其中类肖特基器件是肖特基二极管。
3.如权利要求1所述的肖特基器件，其中类肖特基器件包括晶体管，该晶体管具有连接到一起以形成类肖特基器件的正极端子的第一电流电极、栅极和体，以及作为类肖特基器件的负极端子的第二电流电极。
4.如权利要求3所述的肖特基器件，其中所述晶体管是阈值电压不大于0.2V的非耗尽型晶体管。
5.如权利要求1所述的肖特基器件，其中肖特基器件形成在衬底的半导体区域中，该肖特基器件具有：
第一传导类型的第一阱区；
与第一阱相邻的第二传导类型的第二阱区；
第一掺杂区，其是第一传导类型，位于衬底的表面处，耦合到肖特基器件的第一正极端子，掺杂得比第一阱区浓，并在第一阱区中；
在第一阱区的第一部分上的金属，此形成了肖特基二极管，其中金属是肖特基二极管的负极端子，第一阱的第一部分是肖特基二极管的正极端子；
第一绝缘区，位于第一阱区的第一部分与第一掺杂区之间的第一阱区中；
沟道区，其是第二传导类型，与第一阱区的第一部分隔开，在第一阱区中，并在衬底的表面处；
沟道区之上的栅极；
第二掺杂区，其是第二传导类型，耗尽型晶体管的第一电流电极，掺杂得比沟道区浓，与沟道区相邻并接触，并且具有在金属之下并与金属接触的至少一部分；
第三掺杂区，其与沟道区隔开，是第二传导类型，耗尽型晶体管的第二电流电极，在衬底的表面处，在第二阱区中，并且是肖特基器件的负极端子；和
第二绝缘区，在沟道区和第三掺杂区之间。
6.如权利要求5所述的肖特基器件，其中第二传导类型是N型。
7.如权利要求6所述的肖特基器件，其中金属是硅化钴。
8.如权利要求1所述的肖特基器件，其中肖特基器件是在衬底的半导体区域中形成，该肖特基器件包括：
第一传导类型的第一阱区；
与第一阱相邻的第二传导类型的第二阱区；
在第一阱的第一部分上的金属，该金属被耦合到肖特基器件的正极端子；
在第一阱区中的第一掺杂区，其是第二传导类型，位于衬底的表面处，并且具有在金属的一部分之下的第一部分，其中金属的该部分之下的第一掺杂区的该部分是肖特基二极管的负极端子，并且金属是肖特基二极管的正极端子。
栅极，其在第一掺杂区的第二部分上，并被耦合到肖特基器件的正极端子；
第二掺杂区，其是第二传导类型，耗尽型晶体管的第二电流电极，在衬底的表面处，在第二阱区中，是肖特基器件的负极端子，并且与第一掺杂区隔开；和
在第二阱区中的绝缘区，其与第一掺杂区隔开，并在第一掺杂区和第二掺杂区之间。
9.如权利要求8所述的肖特基器件，其中第二传导类型是N型。
10.如权利要求8所述的肖特基器件，进一步包括在第一阱区中的第一传导类型的第三掺杂区，其掺杂得比第一阱区浓，在衬底的表面处，并且在金属的第二部分之下。
11.如权利要求1所述的肖特基器件，其中肖特基器件是在第一传导类型的衬底的半导体区域中形成，该肖特基器件包括：
衬底上的金属，金属被连接到肖特基器件的正极端子；
衬底中的第一掺杂区，其是第二传导类型，位于衬底的表面处，并且具有金属的一部分之下的第一部分，其中金属的该部分之下的第一掺杂区的该部分是肖特基二极管的负极端子，并且金属是肖特基二极管的正极端子；
栅极，其在第一掺杂区的第二部分之上，并被耦合到肖特基器件的正极端子；
第二掺杂区，其是第二传导类型，耗尽型晶体管的第二电流电极，在衬底的表面处，在衬底中，是肖特基器件的负极端子，并与第一掺杂区隔开；和
在第二阱中的绝缘区，其与第一掺杂区隔开，并位于第一掺杂区与第二掺杂区之间。
12.如权利要求11所述的肖特基器件，其中第二传导类型是N型。
13.如权利要求12所述的肖特基器件，其中进一步包括在衬底中的第一传导类型的第三掺杂区，其掺杂得比衬底浓，在衬底的表面处，并且在金属的第二部分之下。
14.如权利要求1所述的肖特基器件，其中耗尽型晶体管具有耦合到肖特基器件的正极端子的体。
15.一种具有正极端子和负极端子的肖特基器件，包括：
具有半导体区域的衬底；
在半导体区域中的第一传导类型的第一阱区；
第二传导类型的第二阱区，其与第一阱区相邻并位于半导体区域中；
第一掺杂区，其是第一传导类型，位于衬底的表面处，掺杂得比第一阱区浓，耦合到正极端子，并在第一阱区中；
在第一阱区的第一部分上的金属；
第一绝缘区，其在第一阱区的第一部分与第一掺杂区之间的第一阱区中；
沟道区，其是第二传导类型，与第一阱的第一部分隔开，在第一阱中，并且在衬底的表面处；
栅极，其在沟道区之上；
第二掺杂区，其在第一阱区中，是第二传导类型，其掺杂得比沟道区浓，并与沟道区相邻和接触，并具有在金属之下并与金属接触的至少一部分；
第三掺杂区，其与沟道区隔开，是第二传导类型，在衬底的表面处，在第二阱区中，并且是肖特基器件的负极端子；和
第二绝缘区，其在沟道区和第三掺杂区之间。
16.如权利要求15所述的肖特基器件，其中第二绝缘区的进一步特征在于与沟道区隔开。
17.如权利要求15所述的肖特基器件，进一步包括在第一阱区的第一部分和第一绝缘区之间的第二传导类型的第四掺杂区。
18.如权利要求15所述的肖特基器件，其中第二传导类型是N型。
19.一种具有第一端子和第二端子的肖特基器件，包括：
类肖特基器件，其具有耦合到肖特基器件的第一端子的第一端子，和第二端子；和
晶体管，其具有耦合到肖特基器件的第一端子的栅极，耦合到类肖特基器件的第二端子的第一电流电极，和耦合到肖特基器件的第二端子的第二电流电极。
20.如权利要求19所述的肖特基器件，其中晶体管是耗尽型晶体管。
21.如权利要求19所述的肖特基器件，其中类肖特基器件是肖特基二极管。
22.如权利要求19所述的肖特基器件，其中类肖特基器件是低阈值电压晶体管，其具有连接在一起形成类肖特基器件的第一端子的第一电流电极、栅极和体，以及作为类肖特基器件的第二端子的第二电流电极。
23.如权利要求19所述的肖特基器件，其中类肖特基器件的第一端子是正极端子，类肖特基器件的第二端子是负极端子。
CNB2005800173372A 2004-05-28 2005-04-26 肖特基器件 Expired - Fee Related CN100539181C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/856,602 US7071518B2 (en) 2004-05-28 2004-05-28 Schottky device
US10/856,602 2004-05-28

Publications (2)

Publication Number Publication Date
CN101142684A true CN101142684A (zh) 2008-03-12
CN100539181C CN100539181C (zh) 2009-09-09

Family

ID=35459654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800173372A Expired - Fee Related CN100539181C (zh) 2004-05-28 2005-04-26 肖特基器件

Country Status (6)

Country Link
US (1) US7071518B2 (zh)
EP (1) EP1749343A4 (zh)
JP (1) JP5290574B2 (zh)
CN (1) CN100539181C (zh)
TW (1) TWI372470B (zh)
WO (1) WO2005119913A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088020B (zh) * 2009-12-08 2012-10-03 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN103516235A (zh) * 2012-06-22 2014-01-15 株式会社东芝 整流电路
CN113452362A (zh) * 2017-04-10 2021-09-28 肖特基Lsi公司 实现nand门系统和实现nor门系统的集成电路

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5109506B2 (ja) * 2007-07-03 2012-12-26 株式会社デンソー 半導体装置
US7692483B2 (en) * 2007-10-10 2010-04-06 Atmel Corporation Apparatus and method for preventing snap back in integrated circuits
US7745845B2 (en) * 2008-04-23 2010-06-29 Fairchild Semiconductor Corporation Integrated low leakage schottky diode
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8085604B2 (en) * 2008-12-12 2011-12-27 Atmel Corporation Snap-back tolerant integrated circuits
US7808069B2 (en) * 2008-12-31 2010-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Robust structure for HVPW Schottky diode
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8681518B2 (en) 2009-07-21 2014-03-25 Cree, Inc. High speed rectifier circuit
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8415748B2 (en) 2010-04-23 2013-04-09 International Business Machines Corporation Use of epitaxial Ni silicide
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
CN105789333A (zh) * 2014-12-25 2016-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10573637B2 (en) * 2016-11-21 2020-02-25 Nexperia B.V. Carrier bypass for electrostatic discharge
CN109088533A (zh) * 2018-09-17 2018-12-25 苏州芯智瑞微电子有限公司 一种具有可拓展反向击穿电压新型二极管拓扑结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227098A (en) * 1979-02-21 1980-10-07 General Electric Company Solid state relay
US4253162A (en) * 1979-08-28 1981-02-24 Rca Corporation Blocked source node field-effect circuitry
US5614755A (en) 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
JP3348711B2 (ja) * 1999-12-03 2002-11-20 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001230425A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp Ｍｏｓダイオード回路
KR20030001823A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088020B (zh) * 2009-12-08 2012-10-03 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN103516235A (zh) * 2012-06-22 2014-01-15 株式会社东芝 整流电路
CN103516235B (zh) * 2012-06-22 2016-03-30 株式会社东芝 整流电路
CN113452362A (zh) * 2017-04-10 2021-09-28 肖特基Lsi公司 实现nand门系统和实现nor门系统的集成电路
CN113452362B (zh) * 2017-04-10 2022-07-08 肖特基Lsi公司 实现nand门系统和实现nor门系统的集成电路

Also Published As

Publication number Publication date
WO2005119913A3 (en) 2007-05-24
US20050275055A1 (en) 2005-12-15
JP2008501238A (ja) 2008-01-17
WO2005119913A2 (en) 2005-12-15
JP5290574B2 (ja) 2013-09-18
EP1749343A4 (en) 2007-11-14
US7071518B2 (en) 2006-07-04
TWI372470B (en) 2012-09-11
TW200610193A (en) 2006-03-16
EP1749343A2 (en) 2007-02-07
CN100539181C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN100539181C (zh) 肖特基器件
CN100481493C (zh) Ldmos晶体管
US7863678B2 (en) Insulated-gate field-effect transistor
US7554839B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7608907B2 (en) LDMOS gate controlled schottky diode
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
EP0621636B1 (en) Integrated structure protection device for the protection of logic-level power MOS devices against electro static discharges
US8018001B2 (en) Semiconductor device
US20090127660A1 (en) Structure and method for forming a guard ring to protect a control device in a power semiconductor ic
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
JP2009094105A (ja) 半導体装置及びその製造方法
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US7439592B2 (en) ESD protection for high voltage applications
CN101373767B (zh) 半导体器件
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
JP2005347771A (ja) Ｍｏｓ型半導体装置
CN101364596A (zh) 半导体器件
JPH07245398A (ja) 横型ｍｏｓｆｅｔ
JP3663258B2 (ja) 制御回路内蔵絶縁ゲート型半導体装置
KR20090107418A (ko) 반도체 장치
JP2002043579A (ja) 半導体装置及びその製造方法
KR100800252B1 (ko) 씨모스 공정을 이용한 다이오드 소자의 제조 방법
Ng et al. A CMOS-compatible complementary SINFET HVIC process
JP2004096083A (ja) 半導体装置およびその製造方法
KR20070019773A (ko) 쇼트키 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20160426