KR20030001823A - 반도체 소자 - Google Patents
반도체 소자 Download PDFInfo
- Publication number
- KR20030001823A KR20030001823A KR1020010037630A KR20010037630A KR20030001823A KR 20030001823 A KR20030001823 A KR 20030001823A KR 1020010037630 A KR1020010037630 A KR 1020010037630A KR 20010037630 A KR20010037630 A KR 20010037630A KR 20030001823 A KR20030001823 A KR 20030001823A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- semiconductor device
- semiconductor substrate
- drain regions
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 소자의 전기적 특성을 향상시키는데 적당한 반도체 소자에 관한 것으로, 반도체 기판의 소정영역에 형성된 소오스 및 드레인 영역과, 상기 소오스 및 드레인 영역 사이의 반도체 기판 상에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 게이트 전극의 좌우 측면에 형성된 측벽 스페이서와, 상기 게이트 전극들 사이의 소오스 및 드레인 영역 상에 형성된 금속층을 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 소자의 전기적 특성을 향상시키는데 적당한 반도체 소자에 관한 것이다.
디램(DRAM : Dynamic Random Access Memory)의 집적도가 진전하에 따라, 그것들에 사용되는 반도체 소자는 미세화가 요구되고 있다.
또한, 이에 따라 여러 가지의 문제점이 발생하고 있다.
예를 들면, 불순물의 통계적 변동에 의한 역치 전압의 변조, 기생 바이폴라 효과에 의한 내압저하, 단 채널 효과에 의한 특성 변동, 그리고 불순물 농도의 증대에 의한 누설 전류의 증가 등의 문제가 있다.
이하, 종래 기술에 따른 반도체 소자를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래의 반도체 소자를 설명하기 위한 구조 단면도이다.
도 1에 도시한 바와 같이, 종래의 반도체 소자는 액티브 영역과 필드 영역이 정의된 반도체 기판(1)의 액티브 영역에 불순물을 이온주입하여 소오스 및 드레인 영역(3)(3a)이 형성되고, 상기 소오스 및 드레인 영역(3)(3a) 사이에서 게이트 절연막(4)을 개재하여 반도체 기판(1) 상에 게이트 전극(5)이 형성된다.
그리고, 상기 게이트 전극(5)위에 두꺼운 절연층(도시하지 않음)이 형성되고, 상기 게이트 전극(5)의 측면에는 측벽 스페이서(6)가 좌우로 형성되며, 상기 게이트 전극(5)들 사이에는 소오스 및 드레인 영역(3)(3a)을 노출하는 제 1, 2 콘택홀이 형성된다.
여기서, 상기 제 1 콘택홀은 커패시터 노드(Capacitor Node) 연결부로, 상기 제 2 콘택홀은 비트라인(Bit Line) 연결부로 사진 및 식각작업으로 생긴 제 1, 2 콘택홀에 도핑된 다결정실리콘층 등의 전도층의 플러그로 갭 필링(Gap Filling)하며, 전도층의 플러그는 소오스 및 드레인 영역(3)(3a)을 접촉한다.
상기와 같은 디램 셀 구조에서 트랜지스터의 턴-오프 시 커패시터 내의 전하는 보존되어야 하나 커패시터 상부, 반도체 기판의 소오스 및 드레인 영역(3)(3a)과의 접합 등에 의해 누설 전류(Leakage Current)가 발생하므로 주기적으로 전하량을 재충전(Refresh)시켜주어야 한다.
또한, 커패시터 상부, 반도체 기판(1)의 소오스 및 드레인 영역(3)(3a)과의 접합 등은 리프레쉬 타임(Refresh Time)을 결정하게 되는 요인이다.
일반적으로 트랜지스터 및 커패시터와 연결되는 부분은 오믹 콘택(Ohmic Contact)으로 단순히 전류의 연결통로 역할만을 하게 된다.
따라서, 반도체 기판(1) 내에 가해진 역바이어스(Back Bias)를 통한 공핍(Depletion)영역을 이용하여 누설 전류를 줄여주고 있다.
상기와 같은 종래의 반도체 소자는 다음과 같은 문제점이 있다.
커패시터와 셀 트랜지스터의 단자가 p-n접합의 형태를 형성되어 반도체 기판의 공핍영역에서 누설전류가 발생하여 소자의 리프레쉬 타임에 악영향을 끼친다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 문제를 해결하기 위한 것으로, 셀 트랜지스터의 단자에 금속층을 이용하여 쇼트키 장벽(Schottky Barrier)을 형성함으로써 누설 전류를 줄이는데 적당한 반도체 소자를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자를 나타낸 구조 단면도
도 2는 본 발명에 의한 반도체 소자를 나타낸 구조 단면도
도 3은 본 발명에 의한 반도체 소자를 나타낸 회로도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 소자 격리막
23,23a : 소오스/드레인 24 : 게이트 절연막
25 : 게이트 전극 26 : 측벽 스페이서
27 : 금속층 31 : 트랜지스터
32 : 비트라인 33 : 커패시터
(가) : 쇼트키 장벽 다이오드
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 반도체 기판의 소정영역에 형성된 소오스 및 드레인 영역과, 상기 소오스 및 드레인 영역 사이의 반도체 기판 상에 게이트 절연막을 개재하여 형성된 게이트 전극과, 상기 게이트 전극의 좌우 측면에 형성된 측벽 스페이서와, 상기 게이트 전극들 사이의 소오스 및 드레인 영역 상에 형성된 금속층을 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명의 반도체 소자를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 의한 반도체 소자를 설명하기 위한 구조 단면도이고, 도 3은 본 발명에 의한 반도체 소자를 설명하기 위한 회로도이다.
도 2에 도시한 바와 같이, 반도체 기판(21) 내에 액티브 영역과 필드 영역을 정의하기 위해 소자 격리막(22)이 형성되고, 액티브 영역의 상기 반도체 기판(21) 소정 영역 내에 고농도 불순물을 이온주입하여 소오스 및 드레인 영역(23)(23a)이 형성된다.
그리고, 상기 소오스 및 드레인 영역(23)(23a) 사이에서 반도체 기판(21) 상에 게이트 절연막(24)을 개재하여 게이트 전극(25)이 형성된다.
또한, 상기 게이트 전극(25)위에 두꺼운 절연층(도시하지 않음)이 형성되고, 상기 게이트 전극(25)의 측면에는 측벽 스페이서(26)가 좌우로 형성되며, 상기 게이트 전극(25)들 사이의 소오스 및 드레인 영역(23)(23a) 상에 금속층(27)이 형성된다.
여기서, 고농도 불순물이 이온주입된 상기 소오스 및 드레인 영역(23)(23a)과 금속층(27)의 접합은 쇼트키 장벽 다이오드(Schottky Barrier Diode)(가)의 형태를 갖는다.
그리고, 상기 금속층(27)을 노출하는 제 1, 2 콘택홀이 형성된다.
여기서, 상기 제 1 콘택홀은 커패시터 노드(Capacitor Node) 연결부로, 상기 제 2 콘택홀은 비트라인(Bit Line) 연결부로 사진 및 식각작업으로 생긴 제 1, 2 콘택홀에 도핑된 다결정실리콘층 등의 전도층의 플러그로 갭 필링(Gap Filling)하며, 전도층의 플러그는 소오스 및 드레인 영역(23)(23a)상의 금속층(27)을 접촉한다.
도 3에 도시한 바와 같이, 본 발명에 의한 반도체 소자의 트랜지스터(31)는 게이트에 워드라인(31)이 인가되고, 제 1 전극에 커패시터(33)가 연결되며 제 2 전극에 비트라인(32)이 연결된다.
이때, 비트라인 연결부와 커패시터 노드 연결부는 쇼트키 장벽 다이오드(가)로 형성되어 있다.
그리고, 반도체 기판(21)의 역바이어스를 상기 트랜지스터(31)의 턴-오프와 동기화 시키기 위해 Vb와 -Vb에서 스위칭된다.
상기 트랜지스터(31)는 턴-온인 상태에서 역바이어스에 -Vb가 인가되어 반도체 기판(21)의 소오스 및 드레인 영역(23)(23a)과의 접합 영역은 역방향이 되고, 쇼트키 장벽 다이오드(가)는 순방향이 되어 전하를 비트라인(32)을 통해 센스앰프(도시하지 않음)에 전달하게 된다.
반대로 상기 트랜지스터(31)의 턴-오프 상태에서는 Vb를 인가해 반도체 기판(21)의 소오스 및 드레인 영역(23)(23a)과의 접합 영역은 순방향이 되고, 쇼트키 장벽 다이오드(가)는 역방향이 되어 커패시터(33)의 전류가 반도체 기판(21) 하부로 누설되는 것을 차단하게 된다.
상기와 같은 본 발명의 반도체 소자는 다음과 같은 효과가 있다.
셀 트랜지스터의 전극상의 커패시터 노드 연결부 및 비트라인 연결부에 금속층을 이용하여 쇼트키 장벽을 형성함으로써, 소자의 동작 시 누설전류를 방지하여 리프레쉬 타임을 증가시킬 수 있다.
Claims (1)
- 반도체 기판의 소정영역에 형성된 소오스 및 드레인 영역과,상기 소오스 및 드레인 영역 사이의 반도체 기판 상에 게이트 절연막을 개재하여 형성된 게이트 전극과,상기 게이트 전극의 좌우 측면에 형성된 측벽 스페이서와,상기 게이트 전극들 사이의 소오스 및 드레인 영역 상에 형성된 금속층을 포함하여 구성되는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037630A KR20030001823A (ko) | 2001-06-28 | 2001-06-28 | 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037630A KR20030001823A (ko) | 2001-06-28 | 2001-06-28 | 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030001823A true KR20030001823A (ko) | 2003-01-08 |
Family
ID=27711873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037630A KR20030001823A (ko) | 2001-06-28 | 2001-06-28 | 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030001823A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1749343A2 (en) * | 2004-05-28 | 2007-02-07 | Freescale Semiconductor, Inc. | Schottky device |
-
2001
- 2001-06-28 KR KR1020010037630A patent/KR20030001823A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1749343A2 (en) * | 2004-05-28 | 2007-02-07 | Freescale Semiconductor, Inc. | Schottky device |
| EP1749343A4 (en) * | 2004-05-28 | 2007-11-14 | Freescale Semiconductor Inc | SCHOTTKY DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244650B2 (en) | Transistor and method for manufacturing the same | |
| KR100351055B1 (ko) | 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법 | |
| US5324680A (en) | Semiconductor memory device and the fabrication method thereof | |
| KR100593739B1 (ko) | 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법 | |
| KR100486187B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100527579B1 (ko) | 디램(ｄｒａｍ) 셀 형성 방법 | |
| KR20030001823A (ko) | 반도체 소자 | |
| US5880507A (en) | Semiconductor device with improved pn junction breakdown voltage | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| KR910017675A (ko) | 고전압 mos트랜지스터 및 그 제조방법 과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| KR970053039A (ko) | 반도체 소자와 그의 제조방법 | |
| KR100275114B1 (ko) | 낮은비트라인커패시턴스를갖는반도체소자및그제조방법 | |
| KR100265370B1 (ko) | 디램제조방법 | |
| KR100713904B1 (ko) | 반도체소자의 제조방법 | |
| KR100219063B1 (ko) | 반도체 소자 제조방법 | |
| KR100265844B1 (ko) | 반도체 소자의 소오스 콘택 형성 방법 | |
| KR100304283B1 (ko) | 반도체소자의 제조방법 | |
| JPH0374872A (ja) | 半導体集積回路装置 | |
| KR100320611B1 (ko) | 반도체메모리소자제조방법 | |
| KR20070107960A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100252855B1 (ko) | 디램 및 그의 제조 방법 | |
| KR20000003628A (ko) | 반도체소자의 제조방법 | |
| KR20020071214A (ko) | 보더리스 콘택을 구비한 반도체 소자 및 그의 제조방법 | |
| KR20010060037A (ko) | 디램(ｄｒａｍ) 셀 캐패시터의 제조방법 | |
| KR20000042294A (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |