CN101373767B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101373767B
CN101373767B CN200810168672.8A CN200810168672A CN101373767B CN 101373767 B CN101373767 B CN 101373767B CN 200810168672 A CN200810168672 A CN 200810168672A CN 101373767 B CN101373767 B CN 101373767B
Authority
CN
China
Prior art keywords
region
electrostatic discharge
discharge protection
shallow trench
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810168672.8A
Other languages
English (en)
Other versions
CN101373767A (zh
Inventor
鹰巢博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101373767A publication Critical patent/CN101373767A/zh
Application granted granted Critical
Publication of CN101373767B publication Critical patent/CN101373767B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件。为了抑制用于ESD保护的不导通晶体管的关断漏泄电流，在隔离区域具有浅沟槽结构的用于ESD保护的NMOS中，漏极区远离浅沟槽隔离区域布置以便在用于ESD保护的NMOS晶体管的漏极区至少邻近用于ESD保护的NMOS晶体管的栅电极的区域中不与浅沟槽隔离区直接接触。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，其具有由浅沟槽结构隔离的金属氧化物半导体(MOS)晶体管，并且使用n型MOS(NMOS)晶体管作为静电放电(以下，称为ESD)保护元件。
背景技术
在包括MOS晶体管的半导体器件中，一不导通晶体管被用作ESD保护元件用于防止由于由用于外部连接的焊盘提供的静电而导致的内部电路的击穿，该不导通晶体管是其栅极电位被固定在地(Vss)的处于不导通状态的NMOS晶体管。
由于不像形成例如逻辑电路的内部电路的普通MOS晶体管，所述不导通晶体管必须立即流动由静电产生的大量电流，所以在很多情况下对于所述晶体管需要大约几百微米的大的宽度(宽度W)。虽然所述不导通晶体管的栅极电位被固定在Vss以保持所述不导通晶体管处于关断状态，但是如在构成所述内部电路的NMOS晶体管中阈值电压小于1V，某种程度上允许亚阈值电流的产生。如上所述该不导通晶体管的宽度W大，并因此在工作中处于待机的关断漏泄电流变得更大，其导致了在带有所述不导通晶体管的整个集成电路(IC)的工作期间处于待机时电流损耗增加的问题。
特别是，在使用浅沟槽作为器件隔离的半导体器件的情况下，存在一个问题，邻近所述浅沟槽的区域包括例如由结构本身或其制造方法产生的易于产生漏泄电流的晶体缺陷层等的区域。而且，不导通晶体管的关断漏泄电流引起更多严重的问题。作为减小保护元件的漏泄电流的方法，提出了在电源线(Vdd)和地(Vss)之间提供多个晶体管以便完全切断其间的电流通路(例如，参见JP2002-231886A的图1)。
然而，当使得所述宽度W变小以减小不导通晶体管的关断漏泄电流时，保护功能不能被充分地实现。除此之外，在如JP2002-231886A中提出的提供有多个晶体管以切断在电源线(Vdd)和地(Vss)之间的电流通路的半导体器件中，由于半导体器件包括了多个晶体管，其占据的面积增加，导致了半导体器件成本的增加。
发明内容
为了解决上述问题，根据本发明的半导体器件如下构造。
在包括由用于器件隔离的浅沟槽包围的用于ESD保护的NMOS晶体管的半导体器件中，该NMOS晶体管形成于外部连接端子和内部电路区之间以保护形成在内部电路区中的内部元件不被ESD击穿，至少在邻近栅电极的区域中，用于ESD保护的NMOS晶体管的漏极区远离浅沟槽隔离区域设置。
而且，至少在邻近用于ESD保护的NMOS晶体管的栅电极的区域中，设置用于ESD保护的NMOS晶体管的漏极区与浅沟槽的距离至少等于或大于用于ESD保护的NMOS晶体管的栅极长度。
而且，至少在邻近用于ESD保护的NMOS晶体管的栅电极的区域中，远离浅沟槽设置用于ESD保护的NMOS晶体管的漏极区，并且半导体器件进一步包括提供于浅沟槽和用于ESD保护的NMOS晶体管的漏极区之间的分隔区，该分隔区以相对于用于ESD保护的NMOS晶体管的栅电极延伸的区域自对准的方式形成。
通过上述方法，可以得到包括用于ESD保护的NMOS晶体管的半导体器件，该半导体器件提供有充分的ESD保护功能，同时通过阻止特征到浅沟槽隔离结构的漏泄电流的产生或通过避免产生漏泄电流的区域来维持小的关断漏泄电流，且不增加该半导体器件的制造步骤或占用面积。
附图说明
附图中：
图1是根据本发明的第一实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图；
图2是根据本发明的第二实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图；以及
图3是根据本发明的第三实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图。
具体实施方式
(第一实施例)
图1是根据本发明的第一实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图。
由n型重掺杂杂质区域构成的一对源极区501和漏极区503设置于p型半导体衬底100上，由氧化硅膜等制成的栅绝缘膜(未示出)置于源极区501和漏极区503之间，并且由多晶硅等制成的栅电极502形成在栅绝缘膜的上表面上。浅沟槽结构用于与其它元件绝缘，并且晶体管的周边被浅沟槽隔离区504包围。在这种情况下，漏极区503远离浅沟槽隔离区域504布置，并且分隔区505形成在漏极区503和浅沟槽隔离区504之间。
邻近浅沟槽隔离区域504的区域是包括由隔离结构本身或其制造方法引起的晶体缺陷层等易于产生漏泄电流的区域，且避免形成该区域能够非常有效地降低关断漏泄电流。在这种情况下，漏极区503和浅沟槽隔离区504之间的分隔区505优选制造为大于由栅电极502定义的用于ESD保护的NMOS晶体管的栅极长度。
具有浅沟槽隔离结构的用于ESD保护的NMOS晶体管中最大量的关断漏泄电流流动的区域是栅电极502之下且邻近浅沟槽隔离区域504的沟道区域。在选择用于ESD保护的NMOS晶体管的栅极长度时，选择栅极长度以使漏泄电流小于预定值。也就是说，通过选择用于ESD保护的NMOS晶体管的栅极长度，即使在易于产生漏泄电流的栅电极502之下且邻近浅沟槽隔离区域504的沟道区域，也可以使漏泄电流小于预定值。
在本发明中，位于漏极区503和浅沟槽隔离区504之间的分隔区505不是漏泄电流最可能流动的栅电极502之下且邻近浅沟槽隔离区域504的沟道区域。然而，使分隔区505的宽度至少大于由栅电极502定义的用于ESD保护的NMOS晶体管的栅极长度，确实可以使漏泄电流小于预定值。
图1示出了甚至在邻近栅电极502的部分以外的区域中，漏极区503也远离浅沟槽隔离区域504设置的例子。这是因为，除了阻止栅电极502下的沟道区中关断漏泄电流的产生，还阻止了浅沟槽隔离区域504附近的漏极区503和p沟道衬底(未示出)或阱区(未示出)之间漏泄电流的产生。在浅沟槽隔离区域504附近的漏极区503和p型衬底或阱区之间的漏泄电流处于不会导致问题的水平的情况下，如后面将要描述的图3中示出的第三实施例，漏极区域503中只有邻近栅电极502的区域远离浅沟槽隔离区域504设置。
源极区501形成为具有与浅沟槽隔离区域504接触的结构。这是因为，在用于ESD保护的NMOS晶体管中，源极区501被设置成与p型衬底100或阱区(未示出)相同的电势。也就是说，即使在源极区501和p型衬底或阱区之间产生漏泄电流，也不会导致任何问题。当使用源极区501处于与p型衬底100或阱区的电势不同的电势的方法时，源极区501最好与漏极区503一样，远离浅沟槽隔离区域504设置。
为了简化，图1中的例子示出了具有传统结构的源极和漏极用于ESD保护的NMOS晶体管的情况，但是也可以使用轻掺杂漏极(LDD)结构或其中漏极区503以一定的相距宽度远离栅电极502的偏移漏极结构。
(第二实施例)
图2是根据本发明的第二实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图。第二实施例与图1中示出的第一实施例的区别在于漏极区503和浅沟槽隔离区504之间设置的分隔区505以自对准方式形成在栅电极502延伸的区域中。
在通常使用的半导体制造步骤中，形成栅电极502，并且接着在多数情况下，相对于栅电极502以自对准的方式使用离子注入方法或使用其它方法形成漏极区503和源极区501。在图2示出的第二实施例中，在形成漏极区503的过程中，分隔区505自动地形成在栅电极502延伸的区域中，结果使得制造步骤可以更加简化。其它部分用与图1相同的参考标记表示，并且省略了对它们的描述。
(第三实施例)
图3是根据本发明的第三实施例的半导体器件的用于ESD保护的NMOS晶体管的平面示意图。第三实施例与图1中示出的第一实施例的区别在于漏极区503中只有邻近栅电极502的区域远离浅沟槽隔离区域504布置。
具有浅沟槽隔离结构的用于ESD保护的NMOS晶体管的最大量关断漏泄电流流动的区域是邻近浅沟槽隔离区域504并存在于栅电极502之下的沟道区。浅沟槽隔离区域504附近的漏极区503和p型衬底100或阱区(未示出)之间的结是产生漏泄电流的另一部分，但是在多数情况下，该结中产生的漏泄电流不会导致严重的问题。
图3中示出的第三实施例是在浅沟槽隔离区域504附近的漏极区503和p型衬底或阱区之间的漏泄电流处于不产生问题的水平的假设下，漏极区503中只有邻近栅电极502的区域远离浅沟槽隔离区域504布置的例子。其它部分用与图1相同的参考标记表示，并且省略了对它们的描述。

Claims (5)

1.一种半导体器件，包括由用于器件隔离的浅沟槽隔离区包围的用于静电放电保护的n型金属氧化物半导体晶体管，且该晶体管置于外部连接端子和内部电路区之间以保护形成在内部电路区中的内部元件不发生静电放电击穿，
其中该用于静电放电保护的n型金属氧化物半导体晶体管的漏极区至少在邻近栅电极的区域的端部远离浅沟槽隔离区设置。
2.根据权利要求1的半导体器件，其中至少在邻近该用于静电放电保护的n型金属氧化物半导体晶体管的栅电极的区域中，该用于静电放电保护的n型金属氧化物半导体晶体管的漏极区设置为与浅沟槽隔离区的距离至少等于或大于该用于静电放电保护的n型金属氧化物半导体晶体管的栅极长度。
3.根据权利要求1的半导体器件，其中：
仅在邻近该用于静电放电保护的n型金属氧化物半导体晶体管的栅电极的区域中，该用于静电放电保护的n型金属氧化物半导体晶体管的漏极区远离浅沟槽隔离区设置；并且
该半导体器件进一步包括提供在浅沟槽隔离区和该用于静电放电保护的n型金属氧化物半导体晶体管的漏极区之间的分隔区，该分隔区以自对准方式设置在该用于静电放电保护的n型金属氧化物半导体晶体管的栅电极延伸的区域中。
4.根据权利要求1的半导体器件，其中该用于静电放电保护的n型金属氧化物半导体晶体管由具有轻掺杂漏极结构的n型金属氧化物半导体晶体管构成。
5.据权利要求1的半导体器件，其中该用于静电放电保护的n型金属氧化物半导体晶体管由具有偏移漏极结构的n型金属氧化物半导体晶体管构成。
CN200810168672.8A 2007-08-22 2008-08-22 半导体器件 Expired - Fee Related CN101373767B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007215947 2007-08-22
JP2007-215947 2007-08-22
JP2007215947A JP5270876B2 (ja) 2007-08-22 2007-08-22 半導体装置

Publications (2)

Publication Number Publication Date
CN101373767A CN101373767A (zh) 2009-02-25
CN101373767B true CN101373767B (zh) 2012-07-11

Family

ID=40381363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810168672.8A Expired - Fee Related CN101373767B (zh) 2007-08-22 2008-08-22 半导体器件

Country Status (5)

Country Link
US (1) US8907443B2 (zh)
JP (1) JP5270876B2 (zh)
KR (1) KR101549701B1 (zh)
CN (1) CN101373767B (zh)
TW (1) TWI453891B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071329A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
JP5498822B2 (ja) * 2010-03-15 2014-05-21 セイコーインスツル株式会社 半導体装置
CN102412155B (zh) * 2011-01-17 2013-12-18 上海华虹Nec电子有限公司 隔离型ldmos的制造方法
US8994121B2 (en) 2013-03-22 2015-03-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9899376B2 (en) * 2016-03-04 2018-02-20 Texas Instruments Incorporated MOSFET transistors with robust subthreshold operations

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US5567553A (en) * 1994-07-12 1996-10-22 International Business Machines Corporation Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
KR100268930B1 (ko) * 1996-11-12 2000-10-16 김영환 박막트랜지스터의 구조 및 그 제조방법
JP3237555B2 (ja) * 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
KR100259078B1 (ko) * 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
JP3528554B2 (ja) * 1997-12-04 2004-05-17 セイコーエプソン株式会社 半導体装置
DE69925078T2 (de) * 1998-08-29 2006-03-09 International Business Machines Corp. SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001119024A (ja) * 1999-10-21 2001-04-27 Nec Ic Microcomput Syst Ltd 半導体装置およびその製造方法
JP2001319978A (ja) * 2000-05-01 2001-11-16 Toshiba Corp 半導体装置及びその製造方法
US7352454B2 (en) * 2000-11-09 2008-04-01 Canesta, Inc. Methods and devices for improved charge management for three-dimensional and color sensing
US6521946B2 (en) * 2000-11-30 2003-02-18 Texas Instruments Incorporated Electrostatic discharge resistant extended drain metal oxide semiconductor transistor
JP2002231886A (ja) 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd Ｅｓｄ保護回路および半導体集積回路装置
TW483143B (en) * 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
JP2002246601A (ja) * 2001-02-16 2002-08-30 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
TWI291734B (en) * 2002-01-17 2007-12-21 Macronix Int Co Ltd MOSFET with low junction capacitance
US6660602B1 (en) * 2002-03-12 2003-12-09 National Semiconductor Corp. Stand-alone triggering structure for ESD protection of high voltage CMOS
US6934136B2 (en) * 2002-04-24 2005-08-23 Texas Instrument Incorporated ESD protection of noise decoupling capacitors
US6624487B1 (en) * 2002-05-07 2003-09-23 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
JP2004241529A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 半導体回路装置及びその回路シミュレーション方法
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路
US6905919B2 (en) * 2003-07-29 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
WO2005069377A1 (ja) * 2004-01-19 2005-07-28 Matsushita Electric Industrial Co., Ltd. 固体撮像装置およびその製造方法
JP4168995B2 (ja) * 2004-09-30 2008-10-22 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2006210463A (ja) * 2005-01-26 2006-08-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2006222329A (ja) * 2005-02-14 2006-08-24 Elpida Memory Inc 半導体装置
US7535063B2 (en) * 2005-06-28 2009-05-19 United Microelectronics Corp. ESD protection device structure
US7453127B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Double-diffused-drain MOS device with floating non-insulator spacers
JP2007266569A (ja) * 2006-02-28 2007-10-11 Toshiba Corp 半導体記憶装置およびその製造方法
US20080203470A1 (en) * 2007-02-28 2008-08-28 Infineon Technologies Austria Ag Lateral compensation component

Also Published As

Publication number Publication date
TW200917463A (en) 2009-04-16
KR20090020530A (ko) 2009-02-26
KR101549701B1 (ko) 2015-09-02
US8907443B2 (en) 2014-12-09
JP2009049295A (ja) 2009-03-05
CN101373767A (zh) 2009-02-25
US20090050966A1 (en) 2009-02-26
JP5270876B2 (ja) 2013-08-21
TWI453891B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
US6573566B2 (en) Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US20070158748A1 (en) Resistor structure for ESD protection circuits
KR102361141B1 (ko) 정전기 방전 보호용 반도체 소자
CN101373767B (zh) 半导体器件
CN101373769B (zh) 半导体器件
JP2010135755A (ja) 静電気放電保護素子及びその製造方法
US6621125B1 (en) Buried channel device structure
JP2002518831A (ja) 半導体装置
US8278714B2 (en) Semiconductor device
US20090039431A1 (en) Semiconductor device
JP2009060081A (ja) 半導体装置
JP2011192843A (ja) 半導体装置
JP5511353B2 (ja) 半導体装置
JP7594401B2 (ja) 静電気保護素子及び半導体装置
JP2011210896A (ja) 半導体装置
CN103972225A (zh) 具有静电放电防护功效的晶体管结构
JP2002093999A (ja) Ｓｏｉ集積回路用ｅｓｄ保護素子
JP2023152286A (ja) Ｅｓｄ保護回路及び半導体装置
TWI536534B (zh) 靜電放電防護元件
JP2011071328A (ja) 半導体装置
KR20060078398A (ko) 반도체 소자 및 그의 형성 방법
JP2011071325A (ja) 半導体装置
KR20030002632A (ko) 정전기 방지회로의 모스 트랜지스터 제조 방법
KR20020053527A (ko) 반도체 소자의 필드 트랜지스터 제조 방법
KR20100001856A (ko) 정전기 방전 회로 및 그의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160315

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20210822

CF01 Termination of patent right due to non-payment of annual fee