JP2011071329A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011071329A
JP2011071329A JP2009221243A JP2009221243A JP2011071329A JP 2011071329 A JP2011071329 A JP 2011071329A JP 2009221243 A JP2009221243 A JP 2009221243A JP 2009221243 A JP2009221243 A JP 2009221243A JP 2011071329 A JP2011071329 A JP 2011071329A
Authority
JP
Japan
Prior art keywords
mos transistor
semiconductor device
type mos
film
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009221243A
Other languages
English (en)
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009221243A priority Critical patent/JP2011071329A/ja
Priority to TW099131237A priority patent/TW201126692A/zh
Priority to KR1020100091405A priority patent/KR20110033788A/ko
Priority to US12/924,263 priority patent/US8278714B2/en
Priority to CN2010105068750A priority patent/CN102034813A/zh
Publication of JP2011071329A publication Critical patent/JP2011071329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】占有面積の大きな増加なく、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。
【解決手段】素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上には、薄い絶縁膜を介して前記外部接続端子からの信号を受ける電極が形成されている半導体装置とする。
【選択図】図１

Description

本発明は、素子分離構造にシャロートレンチ分離を有する、Ｎ型のＭＯＳトランジスタをＥＳＤ保護素子として使用したＭＯＳ型トランジスタを有する半導体装置に関する。
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用のＰＡＤからの静電気による内部回路の破壊を防止するためのＥＳＤ保護素子として、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置する、いわゆるオフトランジスタが知られている。
オフトランジスタは、他ロジック回路などの内部回路を構成するＭＯＳ型トランジスタと異なり、一時に多量の静電気による電流を流しきる必要があるため、数百ミクロンレベルの大きなトランジスタ幅（Ｗ幅）にて設定されることが多い。
オフトランジスタのゲート電位はＶｓｓに固定され、オフ状態になっているものの、内部回路のＮ型ＭＯＳトランジスタと同様に１ｖ以下の閾値を有するために、ある程度のサブスレッショルド電流が生じてしまう。上述のように、オフトランジスタのＷ幅が大きいために動作待機時のオフリーク電流も大きくなり、オフトランジスタを搭載するＩＣ全体の動作待機時の消費電流が増大してしまうという問題点があった。
特にシャロートレンチ分離を素子分離構造に用いる半導体装置の場合、その構造自体や製造方法に由来してシャロートレンチ近接の領域で結晶欠陥層などのリーク電流を発生し易い領域を有するという問題点があり、オフトランジスタのオフリーク電流はさらに大きな問題点となる。
保護素子のリーク電流を低減するための改善策として、電源（Ｖｄｄ）とグランド（Ｖｓｓ）の間に完全にオフするように複数のトランジスタを配置する例も提案されている（例えば、特許文献１参照。）。
特開２００２−２３１８８６号公報
しかしながら、オフトランジスタのオフリーク電流を小さく抑えるためにＷ幅を小さくすると、十分な保護機能を果たせなくなってしまい。また改善例のように電源（Ｖｄｄ）とグランド（Ｖｓｓ）の間に完全にオフするように複数のトランジスタを配置する半導体装置においては、複数のトランジスタを有するため占有面積が大きく増大し、半導体装置のコストアップに繋がるなどの問題点があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
外部接続端子と内部回路領域との間に前記内部回路領域に形成された内部素子をＥＳＤによる破壊から保護するために形成された、素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上には、薄い絶縁膜を介して前記外部接続端子からの信号を受ける電極が形成されている半導体装置とした。
また、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域上に形成された前記薄い絶縁膜は、前記外部接続端子からの信号を受ける前記電極に前記半導体装置の絶対最大定格を超える電圧が印加された際に、前記外部接続端子からの信号を受ける前記電極と、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域とが絶縁破壊して導通するような膜厚、膜質で設けられている半導体装置とした。
これらの手段によって、オフリーク電流を小さく抑えつつ十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
以上説明したように、本発明によれば、外部接続端子と内部回路領域との間に前記内部回路領域に形成された内部素子をＥＳＤによる破壊から保護するために形成された、素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上には、薄い絶縁膜を介して前記外部接続端子からの信号を受ける電極が形成されている半導体装置とした。
また、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域上に形成された前記薄い絶縁膜は、前記外部接続端子からの信号を受ける前記電極に前記半導体装置の絶対最大定格を超える電圧が印加された際に、前記外部接続端子からの信号を受ける前記電極と、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域とが絶縁破壊して導通するような膜厚、膜質で設けられている半導体装置とした。
これらの手段によって、オフリーク電流を小さく抑えつつ十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。
以下に、本発明を実施するための形態について図面を参照して説明する。
図１は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。
Ｐ型のシリコン基板１０１上にＮ型の高濃度不純物領域からなるソース領域２０１とドレイン領域２０２が形成されており、ソース領域２０１とドレイン領域２０２の間のチャネル領域上には、シリコン酸化膜などからなるゲート絶縁膜２０３が設けられ、その上面にポリシリコンなどからなるゲート電極２０４が形成されている。また、他の素子との間の絶縁分離にはシャロートレンチ構造が用いられており、トランジスタの外周はトレンチ分離領域６１０に囲まれている。
ここで、ドレイン領域２０２上には、シリコン酸化膜やシリコン酸化膜とシリコン窒化膜の複合膜、あるいは図示しないが内部回路領域に形成されたＥＥＰＲＯＭのトンネル絶縁膜と同一の膜などからなる薄い絶縁膜２０６を介してポリシリコン膜などからなる電極２０５が形成され、コンタクトホール５１０を介して第１のメタル配線３１０と接続している。
メタル配線３１０上には、保護膜４４０が形成されているが、一部が除去されて一部で外部接続端子領域８０１を形成している。薄い絶縁膜２０６は、外部接続端子領域８０１からの信号を受ける電極２０５に半導体装置の絶対最大定格を超える電圧が印加された際に、絶縁破壊を起こして電極２０５と、ドレイン領域２０２とが導通する膜厚および膜質で形成されている。
薄い絶縁膜２０６の膜厚および膜質を適宜組み合わせて設定することにより、所望の印加電圧において外部接続端子領域８０１からの信号を受ける電極２０５と、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域２０２とを絶縁破壊して導通させることが可能である。
薄い絶縁膜２０６をこのように設定することにより、通常の半導体装置の動作状態で電源電圧以下の電圧の信号が外部端子に印加されている状態では、外部接続端子領域８０１からの信号を受ける電極２０５とドレイン領域２０２とは絶縁分離された状態となるため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域２０２には外部接続端子領域８０１に印加された信号（電圧）は伝達されず、静電気パルス等の大きな電圧が印加されるまでは、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのオフリーク電流の発生を基本的に防止することができる。
外部接続端子領域８０１に絶対最大定格を超える大きな電圧（例えば静電気パルス）が印加された場合には、外部接続端子領域８０１からの信号を受ける電極２０５とＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域２０２とが絶縁破壊して導通し、ＥＳＤ保護用のＮ型ＭＯＳトランジスタがバイポーラ動作し、静電気パルス電流を効率よく逃がすことができる。これらの動作により、内部回路要素に対する保護機能がしっかりと発揮される。
また、図１の実施例においては、簡単のためコンベンショナル構造のＥＳＤ保護用のＮ型ＭＯＳトランジスタの例を示したが、本発明はこれに限定されず、ＬＤＤ構造や、ドレイン領域２０２を一定の幅でゲート電極２０４から離して設定するオフセットドレイン構造などのトランジスタ構造を用いても構わないことはいうまでもない。
１０１ Ｐ型のシリコン基板
２０１ ソース領域
２０２ ドレイン領域
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ 電極
２０６ 薄い絶縁膜
３１０ 第１のメタル配線
４１０ 第１の絶縁膜
４４０ 第２の絶縁膜
５１０ コンタクトホール
６１０ トレンチ分離領域
８０１ 外部接続端子領域

Claims (9)

  1. 外部接続端子と内部回路領域との間に前記内部回路領域に形成された内部素子をＥＳＤによる破壊から保護するために形成された、素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上には、薄い絶縁膜を介して前記外部接続端子からの信号を受ける電極が形成されている半導体装置。
  2. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域上に形成された前記薄い絶縁膜は、前記外部接続端子からの信号を受ける前記電極に前記半導体装置の絶対最大定格を超える電圧が印加された際に、前記外部接続端子からの信号を受ける前記電極と、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタの前記ドレイン領域とが絶縁破壊して導通するような膜厚、膜質で設けられている請求項１記載の半導体装置。
  3. 前記電極はポリシリコン膜にて形成されている請求項１記載の半導体装置。
  4. 前記電極は前記内部回路領域のＭＯＳ型トランジスタのゲート電極と同一の膜で形成されている請求項１記載の半導体装置。
  5. 前記薄い絶縁膜は、シリコン酸化膜により形成されている請求項１記載の半導体装置。
  6. 前記薄い絶縁膜は、シリコン酸化膜とシリコン窒化膜の複合膜により形成されている請求項１記載の半導体装置。
  7. 前記薄い絶縁膜は、前記内部回路領域内に形成されたＥＥＰＲＯＭのトンネル酸化膜と同一の膜により形成されている請求項１記載の半導体装置。
  8. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタは、ＬＤＤ構造のＮ型ＭＯＳトランジスタで形成されている請求項１記載の半導体装置。
  9. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタは、オフセットドレイン構造のＮ型ＭＯＳトランジスタで形成されている請求項１記載の半導体装置。
JP2009221243A 2009-09-25 2009-09-25 半導体装置 Pending JP2011071329A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009221243A JP2011071329A (ja) 2009-09-25 2009-09-25 半導体装置
TW099131237A TW201126692A (en) 2009-09-25 2010-09-15 Semiconductor device
KR1020100091405A KR20110033788A (ko) 2009-09-25 2010-09-17 반도체 장치
US12/924,263 US8278714B2 (en) 2009-09-25 2010-09-23 Semiconductor device
CN2010105068750A CN102034813A (zh) 2009-09-25 2010-09-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221243A JP2011071329A (ja) 2009-09-25 2009-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2011071329A true JP2011071329A (ja) 2011-04-07

Family

ID=43779338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221243A Pending JP2011071329A (ja) 2009-09-25 2009-09-25 半導体装置

Country Status (5)

Country Link
US (1) US8278714B2 (ja)
JP (1) JP2011071329A (ja)
KR (1) KR20110033788A (ja)
CN (1) CN102034813A (ja)
TW (1) TW201126692A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
CN104218028B (zh) * 2013-06-05 2018-03-30 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19510777C1 (de) * 1995-03-24 1996-06-05 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
US5744839A (en) * 1996-06-11 1998-04-28 Micron Technology, Inc. ESD protection using selective siliciding techniques
US5854504A (en) * 1997-04-01 1998-12-29 Maxim Integrated Products, Inc. Process tolerant NMOS transistor for electrostatic discharge protection
US6022769A (en) * 1997-12-23 2000-02-08 Texas Instruments -- Acer Incorporated Method of making self-aligned silicided MOS transistor with ESD protection improvement
US5897348A (en) * 1998-03-13 1999-04-27 Texas Instruments - Acer Incorporated Low mask count self-aligned silicided CMOS transistors with a high electrostatic discharge resistance
US6100125A (en) * 1998-09-25 2000-08-08 Fairchild Semiconductor Corp. LDD structure for ESD protection and method of fabrication
JP3650281B2 (ja) * 1999-05-07 2005-05-18 セイコーインスツル株式会社 半導体装置
US6587320B1 (en) * 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
JP2001320018A (ja) * 2000-05-08 2001-11-16 Seiko Instruments Inc 半導体装置
JP2002124569A (ja) * 2000-10-13 2002-04-26 Seiko Instruments Inc 半導体装置
JP2002124641A (ja) * 2000-10-13 2002-04-26 Seiko Instruments Inc 半導体装置
JP2002246549A (ja) * 2001-02-13 2002-08-30 Seiko Instruments Inc 半導体装置
JP2002313923A (ja) * 2001-04-09 2002-10-25 Seiko Instruments Inc 半導体装置
JP2002313924A (ja) * 2001-04-09 2002-10-25 Seiko Instruments Inc 半導体装置
JP2003100874A (ja) * 2001-09-26 2003-04-04 Seiko Instruments Inc 半導体装置
JP2003100873A (ja) * 2001-09-26 2003-04-04 Seiko Instruments Inc 半導体装置
JP2003174094A (ja) * 2001-12-05 2003-06-20 Seiko Instruments Inc 半導体装置
US7420250B2 (en) * 2004-08-30 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device having light doped regions
JP2006165481A (ja) * 2004-12-10 2006-06-22 Toshiba Corp 半導体装置
US20090072314A1 (en) * 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
JP2009060081A (ja) * 2007-08-06 2009-03-19 Seiko Instruments Inc 半導体装置
US20090039431A1 (en) * 2007-08-06 2009-02-12 Hiroaki Takasu Semiconductor device
JP5270877B2 (ja) * 2007-08-22 2013-08-21 セイコーインスツル株式会社 半導体装置
JP5270876B2 (ja) * 2007-08-22 2013-08-21 セイコーインスツル株式会社 半導体装置
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
JP5226260B2 (ja) * 2007-08-23 2013-07-03 セイコーインスツル株式会社 半導体装置
JP2009147001A (ja) * 2007-12-12 2009-07-02 Seiko Instruments Inc 半導体装置
JP2011071325A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
JP2011071328A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
JP2011071329A (ja) * 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体装置
JP5511353B2 (ja) * 2009-12-14 2014-06-04 セイコーインスツル株式会社 半導体装置
JP5511370B2 (ja) * 2009-12-28 2014-06-04 セイコーインスツル株式会社 半導体装置
JP5511395B2 (ja) * 2010-01-06 2014-06-04 セイコーインスツル株式会社 半導体装置
JP2011142189A (ja) * 2010-01-06 2011-07-21 Seiko Instruments Inc 半導体装置
JP2011192842A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc 半導体装置
JP5498822B2 (ja) * 2010-03-15 2014-05-21 セイコーインスツル株式会社 半導体装置
JP2011210896A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device
US8278714B2 (en) * 2009-09-25 2012-10-02 Seiko Instruments Inc. Semiconductor device

Also Published As

Publication number Publication date
US8278714B2 (en) 2012-10-02
US20110073948A1 (en) 2011-03-31
KR20110033788A (ko) 2011-03-31
CN102034813A (zh) 2011-04-27
TW201126692A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR101758911B1 (ko) 반도체 장치
JP5270876B2 (ja) 半導体装置
TWI450380B (zh) 半導體裝置
JP5511395B2 (ja) 半導体装置
JP2011071329A (ja) 半導体装置
JP2009060081A (ja) 半導体装置
JP5498822B2 (ja) 半導体装置
JP5511353B2 (ja) 半導体装置
JP2011210896A (ja) 半導体装置
JP5511370B2 (ja) 半導体装置
JP2007242965A (ja) 半導体装置
JP2011071328A (ja) 半導体装置
JP2011071325A (ja) 半導体装置
JP2002093999A (ja) Ｓｏｉ集積回路用ｅｓｄ保護素子
TWI536534B (zh) 靜電放電防護元件
JP2011192842A (ja) 半導体装置
KR20030051032A (ko) 정전기 방전 보호 회로