CN103346087B - 沟槽式金属氧化物半导体肖特基势垒器件的制造方法 - Google Patents

沟槽式金属氧化物半导体肖特基势垒器件的制造方法 Download PDF

Info

Publication number
CN103346087B
CN103346087B CN201310217419.8A CN201310217419A CN103346087B CN 103346087 B CN103346087 B CN 103346087B CN 201310217419 A CN201310217419 A CN 201310217419A CN 103346087 B CN103346087 B CN 103346087B
Authority
CN
China
Prior art keywords
layer
etching stop
type metal
photoresist
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310217419.8A
Other languages
English (en)
Other versions
CN103346087A (zh
Inventor
贾璐
楼颖颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310217419.8A priority Critical patent/CN103346087B/zh
Publication of CN103346087A publication Critical patent/CN103346087A/zh
Application granted granted Critical
Publication of CN103346087B publication Critical patent/CN103346087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供沟槽式MOS肖特基势垒器件制造方法，包括：提供形成有外延层的半导体衬底，在该外延层内形成沟槽；在沟槽内形成栅极氧化物层和多晶硅层；在外延层表面形成氧化物层；依次形成刻蚀停止层和第一光刻胶层，在所述第一光刻胶层内形成第一开口；以第一光刻胶层为掩膜进行刻蚀工艺，去除所述第一开口下方的刻蚀停止层；去除所述第一光刻胶层，露出下方的刻蚀停止层；在刻蚀停止层和部分氧化层上形成层间介质层；形成沟槽式金属氧化物晶体管接触孔；在所述层间介质层上形成具有第二开口的第二光刻胶层；形成肖特基接触孔，露出下方的部分栅介质层和多晶硅层。本发明提高了刻蚀工艺的稳定性，提高了器件的性能。

Description

沟槽式金属氧化物半导体肖特基势垒器件的制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种沟槽式金属氧化物半导体肖特基势垒器件的制造方法。
背景技术
目前，晶体管作为一种基本的半导体器件被广泛应用。在各种晶体管中，沟槽式金属氧化物半导体肖特基势垒器件被广泛应用于超大规模集成电路中。
请参考图1-图5所示的现有的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。请参考图1，首先提供半导体衬底10，所述半导体衬底10上形成外延层，在所述外延层内形成沟槽，接着，在所述沟槽内的侧壁和底部形成栅极氧化物层11，然后，在所述沟槽内填充多晶硅层12，接着，在所述外延层内形成阱区和源区(图中未标出)，然后进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层13，然后在所述氧化层13上形成刻蚀停止层14，在所述刻蚀停止层14上形成层间介质层15。然后，请参考图2，在所述层间介质层15上形成第一光刻胶层16，在所述第一光刻胶层16内形成有第一开口18，所述第一开口18定义了后续要形成的沟槽式金属氧化物晶体管接触孔的位置和形状，接着请参考图3，以所述第一光刻胶层16为掩膜，沿所述第一开口18对所述层间介质层15、刻蚀停止层14、氧化层13、半导体衬底10进行刻蚀工艺，在所述半导体衬底10内形成沟槽式金属氧化物晶体管接触孔19。接着请参考图4，去除第一光刻胶层16(结合图3)，然后在层间介质层15上形成第二光刻胶层17，所述第二光刻胶层17内形成有第二开口20。接着，请参考图5，以所述第二光刻胶层17为掩膜沿所述第二开口20对所述层间介质层15、刻蚀停止层14、氧化层13和半导体衬底10进行刻蚀工艺，形成肖特基接触孔21，所述肖特基接触孔21露出下方的部分栅介质层和多晶硅层。
在实际中发现，由于在沟槽晶体管区域(图5中沟槽晶体管接触孔19两侧)的层间介质层下方的刻蚀停止层会引入应力和俘获电荷，这影响了器件的性能的稳定性。
发明内容
本发明解决的问题是提供一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，能够减小由于刻沟槽晶体管区域的层间介质层下方的刻蚀停止层带来的应力和俘获电荷，提高器件的稳定性。
为解决上述问题，本发明提供一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成外延层；
在所述外延层内形成沟槽；
在所述沟槽的侧壁及底部形成栅极氧化物层；
在所述沟槽中形成多晶硅层；
在所述外延层内形成阱区和源区；
进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层；
在所述氧化层上形成刻蚀停止层；
在所述刻蚀停止层上形成第一光刻胶层，所述第一光刻胶层为负光刻胶；
以所述肖特基接触孔掩模版为掩模进行曝光工艺，在所述第一光刻胶层内形成第一开口；
以所述第一光刻胶层为掩膜进行刻蚀工艺，去除所述第一开口下方的刻蚀停止层，露出部分氧化层；
去除所述第一光刻胶层，露出下方的刻蚀停止层；
在所述刻蚀停止层上形成层间介质层；
在所述层间介质层上形成具有图案的第三光刻胶层，进行刻蚀工艺，形成沟槽式金属氧化物晶体管接触孔；
去除所述第三光刻胶层；
在所述层间介质层上形成第二光刻胶层，所述第二光刻胶层为正光刻胶；
以所述肖特基接触孔掩模版作为掩模进行曝光，在所述第二光刻胶层内形成第二开口；
以所述第二开口为掩膜，分步对层间介质层和刻蚀停止层、氧化物层和半导体衬底进行刻蚀，形成肖特基接触孔，露出下方的部分栅介质层和多晶硅层。
可选地，所述刻蚀停止层的厚度范围为300-500埃。
可选地，所述层间介质层的厚度范围为4000-8000埃。
可选地，所述刻蚀停止层的材质为氮化硅或氮氧化硅。
与现有技术相比，本发明具有以下优点：
本发明去除了沟槽晶体管区域的层间介质层下方的刻蚀停止层，从而不会引入应力和俘获电荷，使得器件的性能更稳定。
附图说明
图1-图5为现有的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。
图6为本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法流程示意图。
图7-图14为本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。
具体实施方式
由于在沟槽式金属氧化物半导体肖特基势垒器件的制作过程中，沟槽晶体管区域的层间介质层下方的刻蚀停止层会引入引起和俘获电荷，因此会影响器件的稳定性。为了解决上述问题，本发明提出一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，将沟槽晶体管区域的层间介质层下方的刻蚀停止层去除，从而不会引入应力和俘获电荷，使得器件的性能更稳定。
请参考图6所示的本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法流程示意图。如图6，所述方法包括：
步骤S1，提供半导体衬底，在所述半导体衬底上形成外延层；
步骤S2，在所述外延层内形成沟槽；
步骤S3，在所述沟槽的侧壁及底部形成栅极氧化物层；
步骤S4，在所述沟槽中形成多晶硅层；
步骤S5，在所述外延层内形成阱区和源区；
步骤S6，进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层；
步骤S7，在所述氧化层上形成刻蚀停止层；
步骤S8，在所述刻蚀停止层上形成第一光刻胶层，所述第一光刻胶层为负光刻胶；
步骤S9，以所述肖特基接触孔掩模版为掩模进行曝光工艺，在所述第一光刻胶层内形成第一开口；
步骤S10，以所述第一光刻胶层为掩膜进行刻蚀工艺，去除所述第一开口下方的刻蚀停止层，露出部分氧化层；
步骤S11，去除所述第一光刻胶层，露出下方的刻蚀停止层；
步骤S12，在所述刻蚀停止层和所述部分氧化层上形成层间介质层；
步骤S13，在所述层间介质层上形成具有图案的第三光刻胶层，进行刻蚀工艺，形成沟槽式金属氧化物晶体管接触孔；
步骤S14，去除所述第三光刻胶层；
步骤S15，在所述层间介质层上形成第二光刻胶层，所述第二光刻胶层为正光刻胶；
步骤S16，以所述肖特基接触孔掩模版作为掩模进行曝光，在所述第二光刻胶层内形成第二开口；
步骤S17，以所述第二开口为掩膜，分步对层间介质层和刻蚀停止层、氧化物层和半导体衬底进行刻蚀，形成肖特基接触孔，露出下方的部分栅介质层和多晶硅层。
为了更好地说明本发明的技术方案，请结合图7-图14为本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。
首先，请参考图7，提供半导体衬底100，在所述半导体衬底100上形成外延层，接着在所述外延层内形成沟槽，接着，在所述沟槽的侧壁和底部形成栅氧化层110。作为一个实施例，所述栅氧化层110利用高温氧化工艺制作。在其他的实施例中，所述栅氧化层110也可以利用沉积工艺制作。接着，在所述沟槽中填充多晶硅层120。然后在所述外延层内形成阱区和源区(图中未示出)。所述阱区和源区可利用离子注入工艺形成，也可以利用扩散工艺形成。接着，进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层130。然后，在所述氧化层130上形成刻蚀停止层140。所述刻蚀停止层140的材质为氮化硅或氮氧化硅。所述刻蚀停止层140的厚度范围为300-500埃。
请参考图8，在所述刻蚀停止层140上形成第一光刻胶层150，所述第一光刻胶层150为负光刻胶，其可以利用旋涂、喷涂等方式形成于刻蚀停止层140上.接着，以肖特基接触孔掩模版为掩模进行曝光工艺，在所述第一光刻胶层150内形成第一开口160，所述第一开口露出沟槽晶体管区域的刻蚀停止层140，所述第一开口160下方的刻蚀停止层140将会通过刻蚀工艺被去除，而所述第一光刻胶层150所在位置为肖特基晶体管区域，该第一光刻胶层150下方的刻蚀停止层140将保留下来。
接着，请参考图9，以所述第一光刻胶层150(结合图8)为掩膜，进行刻蚀工艺，去除所述第一开口露出的下方的刻蚀停止层140，即把沟槽晶体管区域的部分刻蚀停止层140去除，而被所述第一光刻胶层150覆盖的部分刻蚀停止层140保留，将部分氧化层130露出。
接着，请继续参考图9并结合图8，去除所述第一光刻胶层150，露出下方的刻蚀停止层140。所述第一光刻胶层150可以利用等离子体刻蚀、湿法刻蚀等方法去除。
接着，请参考图10，形成覆盖所述刻蚀停止层140和部分氧化层130上的层间介质层170。作为一个实施例，所述层间介质层170的材质为氧化硅。在其他的实施例中，所述层间介质层170的材质还可以为掺磷或掺硼的氧化硅。本实施例中，所述层间介质层170的厚度范围为4000-8000埃。
然后，请参考图11，在所述层间介质层170上形成第三光刻胶层180，所述第二光刻胶层180形成有开口，所述开口的位置、形状与要形成的沟槽式金属氧化物晶体管的位置和形状对应。
接着，请参考图12，以所述第三光刻胶层180为掩膜，进行刻蚀工艺，对所述层间介质层170、氧化层130和半导体衬底100进行刻蚀，在所述半导体衬底100内形成沟槽式金属氧化物晶体管接触孔。
接着，请参考图13，去除所述第三光刻胶层180(结合图12)，然后在所述层间介质层170上形成第二光刻胶层190，所述第二光刻胶层190为正光刻胶。然后，继续参考图13，以肖特基接触孔掩膜版为掩膜对所述第二光刻胶层190进行曝光，在所述第二光刻胶层190内形成第二开口，所述第二开口的位置要形成的肖特基接触孔的位置对应。
接着，请参考图14，以所述第二开口为掩膜，分布对层间介质层170、刻蚀停止层140、氧化物层120和半导体衬底100进行刻蚀，形成肖特基接触孔，露出下方的部分栅介质层110和多晶硅层120。
综上，本发明去除了沟槽晶体管区域的层间介质层下方的刻蚀停止层，从而不会引入应力和俘获电荷，使得器件的性能更稳定。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成外延层；
在所述外延层内形成沟槽；
在所述沟槽的侧壁及底部形成栅极氧化物层；
在所述沟槽中形成多晶硅层；
在所述外延层内形成阱区和源区；
进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层；
在所述氧化层上形成刻蚀停止层；
在所述刻蚀停止层上形成第一光刻胶层，所述第一光刻胶层为负光刻胶；
以肖特基接触孔掩模版为掩模进行曝光工艺，在所述第一光刻胶层内形成第一开口；
以所述第一光刻胶层为掩膜进行刻蚀工艺，去除所述第一开口下方的刻蚀停止层，露出部分氧化层；
去除所述第一光刻胶层，露出下方的刻蚀停止层；
在所述刻蚀停止层和所述部分氧化层上形成层间介质层；
在所述层间介质层上形成具有图案的第三光刻胶层，进行刻蚀工艺，形成沟槽式金属氧化物晶体管接触孔；
去除所述第三光刻胶层；
在所述层间介质层上形成第二光刻胶层，所述第二光刻胶层为正光刻胶；
以肖特基接触孔掩模版作为掩模进行曝光，在所述第二光刻胶层内形成第二开口；
以所述第二开口为掩膜，分步对层间介质层和刻蚀停止层、氧化层和半导体衬底进行刻蚀，形成肖特基接触孔，露出下方的部分栅极氧化物层和多晶硅层。
2.如权利要求1所述的沟槽式金属氧化物半导体肖特基势垒器件的制作方法，其特征在于，所述刻蚀停止层的厚度范围为300-500埃。
3.如权利要求1所述的沟槽式金属氧化物半导体肖特基势垒器件的制作方法，其特征在于，所述层间介质层的厚度范围为4000-8000埃。
4.如权利要求1所述的沟槽式金属氧化物半导体肖特基势垒器件的制作方法，其特征在于，所述刻蚀停止层的材质为氮化硅或氮氧化硅。
CN201310217419.8A 2013-06-03 2013-06-03 沟槽式金属氧化物半导体肖特基势垒器件的制造方法 Active CN103346087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310217419.8A CN103346087B (zh) 2013-06-03 2013-06-03 沟槽式金属氧化物半导体肖特基势垒器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310217419.8A CN103346087B (zh) 2013-06-03 2013-06-03 沟槽式金属氧化物半导体肖特基势垒器件的制造方法

Publications (2)

Publication Number Publication Date
CN103346087A CN103346087A (zh) 2013-10-09
CN103346087B true CN103346087B (zh) 2017-02-08

Family

ID=49280875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310217419.8A Active CN103346087B (zh) 2013-06-03 2013-06-03 沟槽式金属氧化物半导体肖特基势垒器件的制造方法

Country Status (1)

Country Link
CN (1) CN103346087B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097517B (zh) * 2014-04-25 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法、电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614764A (zh) * 2003-11-06 2005-05-11 株式会社瑞萨科技 半导体器件的制造方法
CN102088020A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN102148260A (zh) * 2009-12-30 2011-08-10 英特赛尔美国股份有限公司 与功率芯片相兼容的集成的沟槽防护型肖特基二极管结构及方法
CN102339827A (zh) * 2010-07-16 2012-02-01 茂达电子股份有限公司 金氧半导体场效晶体管与肖特基二极管的整合及制作方法
CN102768994A (zh) * 2011-05-02 2012-11-07 万国半导体股份有限公司 在功率mosfet内集成肖特基二极管
CN103021867A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614764A (zh) * 2003-11-06 2005-05-11 株式会社瑞萨科技 半导体器件的制造方法
CN102088020A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN102148260A (zh) * 2009-12-30 2011-08-10 英特赛尔美国股份有限公司 与功率芯片相兼容的集成的沟槽防护型肖特基二极管结构及方法
CN102339827A (zh) * 2010-07-16 2012-02-01 茂达电子股份有限公司 金氧半导体场效晶体管与肖特基二极管的整合及制作方法
CN102768994A (zh) * 2011-05-02 2012-11-07 万国半导体股份有限公司 在功率mosfet内集成肖特基二极管
CN103021867A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法

Also Published As

Publication number Publication date
CN103346087A (zh) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5723546B2 (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法
CN103515321B (zh) 半导体器件的侧墙形成方法
KR100896631B1 (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
JP2009514220A5 (zh)
JP2007013145A5 (zh)
JP2006013487A5 (zh)
US20230369461A1 (en) Sgt mosfet device and manufacturing method of contact holes of sgt mosfet device
JP2011071304A5 (zh)
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103021867B (zh) 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法
JP6310577B2 (ja) スプリットゲート型パワーデバイスの製造方法
CN107731738A (zh) 半导体结构的形成方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
WO2020134669A1 (zh) 晶体管的制作方法及全包围栅极器件结构
CN103346087B (zh) 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
CN103594362B (zh) 鳍式场效应晶体管及其制造方法
CN102569385B (zh) 具有屏蔽栅的vdmos结构及其制备方法
JP2007273950A (ja) チャンネル面積を増大させた半導体素子及びその製造方法
KR100832017B1 (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
CN102569079B (zh) 具有自对准金属硅化工艺的双栅ldmos的制备方法
KR101213723B1 (ko) 반도체 소자 및 그 제조 방법
KR101140060B1 (ko) 반도체 소자 및 그 제조 방법
TWI497719B (zh) 溝槽式功率半導體結構之製造方法
CN103065971B (zh) 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant