CN108550623A - 集成有增强型和耗尽型vdmos的器件及其制造方法 - Google Patents
集成有增强型和耗尽型vdmos的器件及其制造方法 Download PDFInfo
- Publication number
- CN108550623A CN108550623A CN201810387810.5A CN201810387810A CN108550623A CN 108550623 A CN108550623 A CN 108550623A CN 201810387810 A CN201810387810 A CN 201810387810A CN 108550623 A CN108550623 A CN 108550623A
- Authority
- CN
- China
- Prior art keywords
- isolation
- polysilicon
- vdmos
- regions
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 175
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 144
- 229920005591 polysilicon Polymers 0.000 claims abstract description 143
- 238000002347 injection Methods 0.000 claims abstract description 44
- 239000007924 injection Substances 0.000 claims abstract description 44
- 230000000903 blocking effect Effects 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 230000002708 enhancing effect Effects 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000007943 implant Substances 0.000 abstract description 4
- 230000002452 interceptive effect Effects 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 63
- 150000002500 ions Chemical class 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- -1 Boron ion Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种集成有增强型和耗尽型VDMOS的器件及其制造方法，所述器件的增强型VDMOS区域设置有多条沿Y轴延伸的多晶硅栅，隔离结构包括隔离P阱和隔离多晶硅，隔离P阱环绕耗尽型VDMOS区域设置，隔离多晶硅沿X轴延伸且两侧分别延伸至一条多晶硅栅，隔离多晶硅设置于隔离结构与增强型VDMOS区的交界处；增强型VDMOS区域设置有增强管P阱，增强管P阱与隔离P阱间隔。耗尽管P阱与隔离P阱在Y轴方向相连。本发明的隔离多晶硅作为P+注入的注入阻挡层，避免P+注入的离子将增强管P阱与隔离P阱连成一体，从而造成增强管与耗尽管之间的相互干扰而不能达到真正隔离的目的。通过设置耗尽管P阱与隔离P阱在Y轴方向连为一体，有利于减缓或避免击穿电压的降低。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种集成有增强型和耗尽型VDMOS的器件，还涉及一种集成有增强型和耗尽型VDMOS的器件的制造方法。
背景技术
垂直双扩散金属氧化物场效应晶体管(VDMOS)分为耗尽型(depletion mode)和增强型(enhancement mode)两种。集成有增强型和耗尽型VDMOS的器件比单独使用增强型和耗尽型VDMOS的效率更高、温升更低、负载电流瞬间响应更快、系统成本更低。集成有增强型和耗尽型VDMOS的器件可用于LED驱动电路，电源适配器和充电器等电路中。
集成有增强型和耗尽型VDMOS的器件要解决的是增强型VDMOS和耗尽型VDMOS两种工艺的集成与兼容性问题，尤其是两种VDMOS器件之间的隔离问题，以防止两种器件之间的穿通和互相干扰。将耗尽型VDMOS环绕增强型VDMOS的外侧设置虽然可以解决器件的隔离问题，但浪费的芯片面积较大，原因在于耗尽型VDMOS的外围要设置终端结构。将耗尽型VDMOS设置于增强型VDMOS的里面可以利用增强型耗尽型VDMOS的终端结构，从而省去了终端部分的面积，有利于减少制造成本。总而言之，隔离结构的设置至关重要，怎样设置出隔离良好而占用面积又较小的隔离结构是一个亟待研究和解决的问题。
发明内容
基于此，有必要提供一种采用新型隔离结构的集成有增强型和耗尽型VDMOS的器件。
一种集成有增强型和耗尽型VDMOS的器件，包括增强型VDMOS区域、位于所述增强型VDMOS区域内的耗尽型VDMOS区域、以及将所述增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构，所述增强型VDMOS区域设置有多条沿第一方向延伸的第一多晶硅栅，所述隔离结构包括隔离P阱和第一隔离多晶硅，所述隔离P阱环绕所述耗尽型VDMOS区域设置，所述第一隔离多晶硅沿垂直于所述第一方向的第二方向延伸、且两侧分别延伸至一条第一多晶硅栅，所述第一隔离多晶硅设置于所述隔离结构与所述增强型VDMOS区域的交界处，所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第一隔离多晶硅，在所述第一隔离多晶硅相对所述耗尽型VDMOS区域一侧的第一多晶硅栅延伸至所述第一隔离多晶硅；所述增强型VDMOS区域设置有增强管P阱，所述增强管P阱与所述隔离P阱之间存在间隔从而不接触。
在其中一个实施例中，所述耗尽型VDMOS区域还设置有第二隔离多晶硅，所述第二隔离多晶硅沿所述第二方向延伸至两侧的所述隔离P阱，所述第二隔离多晶硅设置于所述隔离结构与所述耗尽型VDMOS区域的交界处，且所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第二隔离多晶硅，所述耗尽型VDMOS区域设置有沿第一方向延伸的第二多晶硅栅，所述第二多晶硅栅延伸至第一方向两侧的所述第二隔离多晶硅。
在其中一个实施例中，还包括金属电极层，所述金属电极层包括两两之间相互电隔离的增强管源极、增强管栅极、耗尽管源极、耗尽管栅极，所述增强管栅极位于第一区域内，所述耗尽管源极和耗尽管栅极位于第二区域内，所述增强管源极包围所述第一区域和第二区域，所述增强管源极和所述耗尽管源极、耗尽管栅极之间通过隔离槽实现电隔离，所述隔离结构在所述隔离槽的横截面所在平面的正投影与所述隔离槽的横截面至少部分重合。
在其中一个实施例中，所述耗尽型VDMOS区域设置有耗尽管P阱，所述耗尽管P阱与所述隔离P阱之间存在间隔从而不接触。
在其中一个实施例中，所述耗尽型VDMOS区域设置有耗尽管P阱，所述耗尽管P阱沿所述第一方向延伸至两侧的所述隔离P阱。
在其中一个实施例中，所述隔离结构中不设置场氧层。
还有必要提供一种集成有增强型和耗尽型VDMOS的器件的制造方法。
一种集成有增强型和耗尽型VDMOS的器件的制造方法，所述器件包括增强型VDMOS区域、位于所述增强型VDMOS区域内的耗尽型VDMOS区域、以及将所述增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构，所述方法包括：提供衬底；在所述衬底上形成场氧层；对所述场氧层进行有源区光刻与刻蚀；进行JFET注入；进行P阱光刻，然后向所述衬底内注入P型离子并热扩散，形成增强管P阱、耗尽管P阱及属于所述隔离结构的隔离P阱，所述隔离P阱环绕所述耗尽型VDMOS区域设置，所述增强管P阱与所述隔离P阱之间存在间隔从而不接触；进行耗尽层光刻，然后向所述耗尽型VDMOS区域注入N型离子并热扩散，形成耗尽管的耗尽层；形成多晶硅栅和隔离多晶硅，所述多晶硅栅沿第一方向延伸，包括设置在所述增强型VDMOS区域的多条第一多晶硅栅和设置在所述耗尽型VDMOS区域的多条第二多晶硅栅，所述隔离多晶硅包括属于所述隔离结构的第一隔离多晶硅，所述第一隔离多晶硅沿垂直于所述第一方向的第二方向延伸、且两侧分别延伸至一条第一多晶硅栅，所述第一隔离多晶硅设置于所述隔离结构与所述增强型VDMOS区域的交界处，所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第一隔离多晶硅，在所述第一隔离多晶硅相对所述耗尽型VDMOS区域一侧的第一多晶硅栅延伸至所述第一隔离多晶硅；进行N+注入及扩散，P+注入及扩散，所述第一隔离多晶硅作为所述P+注入的注入阻挡层。
在其中一个实施例中，所述隔离多晶硅还包括设置于所述耗尽型VDMOS区域的第二隔离多晶硅，所述第二隔离多晶硅沿所述第二方向延伸至两侧的所述隔离P阱，所述第二隔离多晶硅设置于所述隔离结构与所述耗尽型VDMOS区域的交界处，且所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第二隔离多晶硅，所述多晶硅栅还包括设置于所述耗尽型VDMOS区域的沿第一方向延伸的第二多晶硅栅，所述第二多晶硅栅延伸至第一方向两侧的所述第二隔离多晶硅。
在其中一个实施例中，所述对所述场氧层进行有源区光刻与刻蚀的步骤中，将所述隔离结构的场氧层去除。
在其中一个实施例中，所述进行N+注入及扩散，P+注入及扩散的步骤之后，还包括步骤：淀积介质层；进行接触孔光刻和刻蚀；在所述介质层上形成金属电极层，所述金属电极层包括两两之间相互电隔离的增强管源极、增强管栅极、耗尽管源极、耗尽管栅极，所述增强管栅极位于第一区域内，所述耗尽管源极和耗尽管栅极位于第二区域内，所述增强管源极包围所述第一区域和第二区域，所述增强管源极和所述耗尽管源极、耗尽管栅极之间通过隔离槽实现电隔离，所述隔离结构在所述隔离槽的横截面所在平面的正投影与所述隔离槽的横截面至少部分重合。
上述集成有增强型和耗尽型VDMOS的器件及其制造方法，隔离结构包括第一隔离多晶硅和环绕耗尽型VDMOS区域设置的隔离P阱，通过设置第一隔离多晶硅作为P+注入的注入阻挡层，避免P+注入的离子将增强管P阱与隔离P阱连成一体，从而造成增强管与耗尽管之间的相互干扰而不能达到真正隔离的目的。耗尽型VDMOS设置于增强型VDMOS的里面，省去了耗尽型管终端部分的面积，能够减小芯片面积，降低生产成本。
附图说明
图1是一实施例中隔离结构及其周围的多晶硅结构的示意图；
图2是一实施例中隔离结构及其周围的P阱结构的示意图；
图3是另一实施例中隔离结构及其周围的P阱结构的示意图；
图4是一实施例中集成有增强型和耗尽型VDMOS的器件的金属电极结构示意图；
图5是图1所示结构沿X1-X2线的剖视图；
图6是一实施例中集成有增强型和耗尽型VDMOS的器件的制造方法的流程图；
图7是一实施例中步骤S150的耗尽管P阱注入区域的剖面示意图；
图8是一实施例中步骤S160的耗尽层注入区域的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本说明书所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
集成有增强型和耗尽型VDMOS的器件包括增强型VDMOS区域、位于增强型VDMOS区域内的耗尽型VDMOS区域、以及将增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构。图1是一实施例中隔离结构及其周围的多晶硅结构的示意图。增强型VDMOS区域设置有多条沿图1中Y轴方向延伸的第一多晶硅栅32。隔离结构包括隔离P阱23和第一隔离多晶硅22。隔离P阱23环绕耗尽型VDMOS区域10设置。第一隔离多晶硅22沿X轴方向延伸、且两侧分别延伸至一条第一多晶硅栅32。第一隔离多晶硅22设置于隔离结构与增强型VDMOS区域的交界处，耗尽型VDMOS区域10在Y轴方向上的两侧均设置有第一隔离多晶硅22，在第一隔离多晶硅22相对耗尽型VDMOS区域10一侧(即第一隔离多晶硅22外侧)的第一多晶硅栅32延伸至第一隔离多晶硅22。增强型VDMOS区域设置有增强管P阱(图1中未标示)，增强管P阱与隔离P阱23之间存在间隔从而不接触。需要指出的是，图1至图3中各P阱和多晶硅等结构的数量、尺寸等只是示意，实际器件中的相应结构的数量与尺寸可以与图中不同。
上述集成有增强型和耗尽型VDMOS的器件，隔离结构包括第一隔离多晶硅22和环绕耗尽型VDMOS区域设置的隔离P阱23。通过设置第一隔离多晶硅22作为P+注入的注入阻挡层，避免P+注入的离子将增强管P阱与隔离P阱23连成一体，从而造成增强管与耗尽管之间的相互干扰，以致不能达到真正隔离的目的。
在图1所示的实施例中，耗尽型VDMOS区域10还设置有第二隔离多晶硅24。第二隔离多晶硅24沿X轴方向延伸至两侧的隔离P阱23，第二隔离多晶硅24设置于隔离结构与耗尽型VDMOS区域10的交界处，且耗尽型VDMOS区域10在Y轴方向上的两侧均设置有第二隔离多晶硅24。耗尽型VDMOS区域10设置有沿第一方向延伸的第二多晶硅栅12，第二多晶硅栅12延伸至Y轴方向两侧的第二隔离多晶硅24。
图2是一实施例中隔离结构及其周围的P阱结构的示意图。其中，耗尽型VDMOS区域10设置有耗尽管P阱11，增强型VDMOS区域设置有增强管P阱21。
在图2所示的实施例中，耗尽管P阱11与隔离P阱23之间存在间隔，从而不接触。在一个实施例中，耗尽管P阱11与隔离P阱23之间的结构是衬底或外延层，例如N型衬底或N型外延层。图5是图1所示结构沿X1-X2线的剖视图。
图3是另一实施例中隔离结构及其周围的P阱结构的示意图，在该实施例中，耗尽管P阱11沿Y轴方向延伸至两侧的隔离P阱23。需要说明的是，图2和图3中耗尽管P阱11和增强管P阱21的宽度不反映其实际宽度，在一个实施例中，耗尽管P阱11的宽度(X轴方向)大于增强管P阱21的宽度。
对于图2所示的集成有增强型和耗尽型VDMOS的器件，增强管和耗尽管的击穿电压相对于同样结构的分立增强型VDMOS和耗尽型VDMOS会有所下降。发明人认为原因在于通常增强管与耗尽管P阱的宽度不是一样大的，(例如耗尽管P阱11的宽度大于增强管P阱21的宽度)，由于P阱宽度与排列的不一致性，耗尽管在加反向电压后，耗尽管P阱11底部耗尽层边界线可能出现不连续，导致两种管子击穿电压的下降。
在图3所示的实施例中，耗尽管P阱11与隔离P阱23连为一体。这种结构使得从纵向上看，在外加反向电压后，耗尽管P阱11底部的耗尽层边界线能极大地减缓、甚至避免不连续，从而改善隔离P阱23附近两种管子(增强管和耗尽管)边缘沿元胞的电场分布，减小该处元胞的电场集中，因而能减小由于增强管P阱21与耗尽管P阱11宽度与排列的不一致所带来的不利因素，使两种管子击穿电压的降低程度减小甚至不减小。
图4是一实施例中集成有增强型和耗尽型VDMOS的器件的金属电极(器件正面的金属电极)结构示意图。金属电极层包括两两之间相互电隔离的增强管源极S1、增强管栅极G1、耗尽管源极S2、耗尽管栅极G2。增强管栅极G1位于第一区域内，耗尽管源极S2和耗尽管栅极G2位于第二区域内，增强管源极S1包围第一区域和第二区域。增强管源极S1和耗尽管源极S2、耗尽管栅极G2之间通过隔离槽41实现电隔离(隔离槽41位置处的金属被去除)。包括隔离P阱和第一隔离多晶硅的隔离结构位于隔离槽41的下方，隔离结构在隔离槽41的横截面所在平面的正投影与隔离槽41的横截面至少部分重合。将隔离结构设置于隔离槽41的下方，有效利用了芯片不起作用的“边角”部分，不另外占用增强管和耗尽管的芯片面积，有助于将器件的面积做小。在一个实施例中，隔离槽41中可以填充绝缘物质。
上述集成有增强型和耗尽型VDMOS的器件，通过包括隔离P阱和第一隔离多晶硅的隔离结构进行增强管和耗尽管的隔离，隔离结构中可以不设置场氧层，有源区不需要进行单独的场氧刻蚀，降低了制造的工艺难度。
本发明还提供一种集成有增强型和耗尽型VDMOS的器件的制造方法，该方法可以用于制造前述实施例集成有增强型和耗尽型VDMOS的器件。该器件包括增强型VDMOS区域、位于增强型VDMOS区域内的耗尽型VDMOS区域、以及将增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构。器件集成的增强型VDMOS形成于增强型VDMOS区域中、耗尽型VDMOS形成于耗尽型VDMOS区域中。图6是一实施例中集成有增强型和耗尽型VDMOS的器件的制造方法的流程图，包括以下步骤：
S110，提供衬底。
在本实施例中，准备N-的硅衬底，清洗备用。
S120，在衬底上形成场氧层。
在本实施例中，是采用热氧化的方式生长场氧层。在一个实施例中，热氧化的温度为1000℃—1100℃，场氧层厚度为
S130，对场氧层进行有源区光刻与刻蚀。
在一个实施例中，有源区刻蚀采用缓冲氟化氢溶液(BOE)进行湿法腐蚀。在另一个实施例中，采用等离子体进行干法刻蚀。
在一个实施例中，步骤S130之前还可以进行终端区P型场限环光刻和刻蚀，然后进行终端区P环(Pring)离子注入与扩散的步骤，注入离子可以采用硼离子。
S140，进行JFET注入。
在本实施例中，是在衬底中注入N型离子。在一个实施例中，JFET注入的剂量为1E12—5E12cm-2，注入能量为60Kev—100Kev。在一个实施例中，JFET注入之后还可以进行热扩散。在一个实施例中，扩散温度为1100℃—1175℃，扩散时间为90分钟—200分钟。
S150，形成增强管P阱、耗尽管P阱及隔离P阱。
进行P阱光刻，然后向衬底内注入P型离子并进行热扩散，形成增强管P阱、耗尽管P阱及属于隔离结构的隔离P阱。隔离P阱环绕耗尽型VDMOS区域设置，增强管P阱与隔离P阱之间存在间隔从而不接触。在一个实施例中，耗尽管P阱与隔离P阱之间的结构是衬底。增强管P阱和耗尽管P阱是在步骤S170将要形成的相邻两根多晶栅的空隙处注入，增强管P阱和耗尽管P阱同时形成。
在一个实施例中，P阱注入的注入剂量为3E13—1E14cm-2，注入能量为60Kev—80Kev。在一个实施例中，P阱注入之后还可以进行热扩散。在一个实施例中，扩散温度为1100℃—1150℃，扩散时间为60分钟—150分钟。
S160，形成耗尽管的耗尽层。
进行耗尽层光刻，然后向耗尽型VDMOS区域注入N型离子并热扩散，形成耗尽管的耗尽层。在耗尽层注入时，增强管都用光刻胶挡住，以免增强管的源区注入N型杂质产生漏电。在一个实施例中，耗尽层注入为N-砷注入，注入剂量为1E11—8E12cm-2，注入能量为30Kev—80Kev。在另一个实施例中，耗尽层注入也可采用磷离子注入。在一个实施例中，耗尽层注入之后可以进行热扩散。在一个实施例中，耗尽层扩散的扩散温度为900℃—1000℃，扩散时间为100分钟—250分钟。
S170，形成多晶硅栅和隔离多晶硅。
在本实施例中，是在衬底上淀积多晶硅，然后对多晶硅进行掺杂(可以使用扩散工艺或离子注入工艺)，再对多晶硅进行光刻与刻蚀，刻蚀出多晶硅栅和隔离多晶硅。多晶硅栅沿第一方向延伸，包括设置在增强型VDMOS区域的多条第一多晶硅栅和设置在耗尽型VDMOS区域的多条第二多晶硅栅。隔离多晶硅包括属于隔离结构的第一隔离多晶硅，第一隔离多晶硅沿垂直于第一方向的第二方向延伸、且两侧分别延伸至一条第一多晶硅栅，第一隔离多晶硅设置于隔离结构与增强型VDMOS区域的交界处，耗尽型VDMOS区域在第一方向上的两侧均设置有第一隔离多晶硅，在第一隔离多晶硅相对耗尽型VDMOS区域一侧的第一多晶硅栅延伸至第一隔离多晶硅。
S180，进行N+注入及扩散，P+注入及扩散。
P+注入时，第一隔离多晶硅作为P+注入的注入阻挡层。在一个实施例中，N+注入采用砷离子或磷离子，注入剂量为1E15cm-2—1E16cm-2。N+扩散的扩散温度为900度-1000度，扩散时间为90分钟—180分钟。
在一个实施例中，P+注入采用硼离子，注入剂量为5.5E14cm-2—5.5E15cm-2。P+扩散的扩散温度为900度-1000度，扩散时间为30分钟—90分钟。
上述集成有增强型和耗尽型VDMOS的器件的制造方法，通过设置第一隔离多晶硅作为P+注入的注入阻挡层，避免P+注入的离子将增强管P阱与隔离P阱连成一体，从而造成增强管与耗尽管之间的相互干扰，以致不能达到真正隔离的目的。制造方法与常规VDMOS工艺兼容，只需增加两次光刻(P阱光刻和耗尽层光刻)即可，有利于集成器件的批量生产。
在一个实施例中，步骤S130和S140之间还可以包括进行有源区预氧化的步骤。在一个实施例中，预氧化的厚度为300—600埃，预氧化的温度为800℃—1050℃。预氧化形成的预氧化层可以作为后续的注入工艺中衬底的保护层。
图7是一实施例中步骤S150的耗尽管P阱注入区域的剖面示意图。离子注入形成耗尽管P阱11，第二多晶硅栅12在步骤S150中尚未形成，用虚线表示以更直观地描述耗尽管P阱11的注入区域。注入区域的宽度大于相邻的两条第二多晶硅栅12之间的间距。预氧化层42作为注入时衬底的保护层。
图8是一实施例中步骤S160的耗尽层注入区域的剖面示意图。其中区域A和区域B为耗尽层的注入区域，第二多晶硅栅12在步骤S160中尚未形成，用虚线表示以更直观地描述耗尽层的注入区域。耗尽层注入区域(区域A、区域B)的宽度大于第二多晶硅栅12的宽度，相邻两个耗尽层注入区域的间距(即区域A和区域B的间距)小于相邻的两个第二多晶硅栅12之间的间距。
在一个实施例中，步骤S160之后还包括去除预氧化形成的预氧化层的步骤。
在一个实施例中，步骤S160和S170之间还包括形成栅氧化层的步骤。在一个实施例中，采用热氧化的方式生长栅氧化层，热氧化温度为800—900摄氏度，栅氧化层厚度为在一个实施例中，热氧化采用干氧工艺；在另一个实施例中，热氧化采用干氧-湿氧-干氧的工艺。对于进行有源区预氧化的实施例，在去除预氧化形成的氧化层之后再形成栅氧化层。
在一个实施例中，隔离多晶硅还包括设置于耗尽型VDMOS区域的第二隔离多晶硅。第二隔离多晶硅沿第二方向延伸至两侧的隔离P阱，第二隔离多晶硅设置于隔离结构与耗尽型VDMOS区域的交界处，且耗尽型VDMOS区域在第一方向上的两侧均设置有第二隔离多晶硅。多晶硅栅还包括设置于耗尽型VDMOS区域的沿第一方向延伸的第二多晶硅栅，第二多晶硅栅延伸至第一方向两侧的第二隔离多晶硅。第一隔离多晶硅、第二隔离多晶硅还作为步骤S180中N+注入的阻挡层，以减小器件漏电。
在一个实施例中，耗尽管P阱与隔离P阱之间存在间隔，从而不接触。在另一个实施例中，耗尽管P阱11与隔离P阱23连为一体。
在一个实施例中，步骤S130将隔离结构的场氧层去除，使得隔离结构中不存在场氧层。
在一个实施例中，步骤S180之后还包括以下步骤：
淀积介质层。
在一个实施例中，该介质层可以为磷硅玻璃(PSG)。在一个实施例中，采用化学气相淀积PSG，厚度为在另一个实施例中，介质层也可以为无掺杂硅玻璃(USG)与PSG的复合层，其中USG的厚度为在另一个实施例中，介质层还可以是TEOS(以正硅酸乙酯为反应源进行化学气相淀积形成的二氧化硅)与PSG的复合层，其中TEOS的厚度为
进行接触孔光刻和刻蚀。
在一个实施例中，接触孔刻蚀采用先湿法后干法的方式进行刻蚀。在另一个实施例中，接触孔刻蚀采用干法刻蚀。
在介质层上形成金属电极层。
可以通过溅射的方式形成金属电极，然后进行金属光刻及刻蚀。在一个实施例中，金属电极层的厚度为3微米—5微米。
金属电极层包括两两之间相互电隔离的增强管源极、增强管栅极、耗尽管源极、耗尽管栅极。增强管栅极位于第一区域内，耗尽管源极和耗尽管栅极位于第二区域内，增强管源极包围第一区域和第二区域。增强管源极和耗尽管源极、耗尽管栅极之间通过隔离槽实现电隔离，隔离结构在隔离槽的横截面所在平面的正投影与隔离槽的横截面至少部分重合。
在一个实施例中，形成金属电极层之后还包括形成钝化层，进行背面减薄，背面注入及退火，进行背银处理的步骤。
在一个实施例中，钝化层可以通过淀积氮化硅后进行光刻及刻蚀来形成。其中，氮化硅的厚度为在另一个实施例中，钝化层的材质也可以采用聚酰亚胺，其厚度为
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种集成有增强型和耗尽型VDMOS的器件，包括增强型VDMOS区域、位于所述增强型VDMOS区域内的耗尽型VDMOS区域、以及将所述增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构，其特征在于，所述增强型VDMOS区域设置有多条沿第一方向延伸的第一多晶硅栅，所述隔离结构包括隔离P阱和第一隔离多晶硅，所述隔离P阱环绕所述耗尽型VDMOS区域设置，所述第一隔离多晶硅沿垂直于所述第一方向的第二方向延伸、且两侧分别延伸至一条第一多晶硅栅，所述第一隔离多晶硅设置于所述隔离结构与所述增强型VDMOS区域的交界处，所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第一隔离多晶硅，在所述第一隔离多晶硅相对所述耗尽型VDMOS区域一侧的第一多晶硅栅延伸至所述第一隔离多晶硅；所述增强型VDMOS区域设置有增强管P阱，所述增强管P阱与所述隔离P阱之间存在间隔从而不接触。
2.根据权利要求1所述的集成有增强型和耗尽型VDMOS的器件，其特征在于，所述耗尽型VDMOS区域还设置有第二隔离多晶硅，所述第二隔离多晶硅沿所述第二方向延伸至两侧的所述隔离P阱，所述第二隔离多晶硅设置于所述隔离结构与所述耗尽型VDMOS区域的交界处，且所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第二隔离多晶硅，所述耗尽型VDMOS区域设置有沿第一方向延伸的第二多晶硅栅，所述第二多晶硅栅延伸至第一方向两侧的所述第二隔离多晶硅。
3.根据权利要求1所述的集成有增强型和耗尽型VDMOS的器件，其特征在于，还包括金属电极层，所述金属电极层包括两两之间相互电隔离的增强管源极、增强管栅极、耗尽管源极、耗尽管栅极，所述增强管栅极位于第一区域内，所述耗尽管源极和耗尽管栅极位于第二区域内，所述增强管源极包围所述第一区域和第二区域，所述增强管源极和所述耗尽管源极、耗尽管栅极之间通过隔离槽实现电隔离，所述隔离结构在所述隔离槽的横截面所在平面的正投影与所述隔离槽的横截面至少部分重合。
4.根据权利要求1所述的集成有增强型和耗尽型VDMOS的器件，其特征在于，所述耗尽型VDMOS区域设置有耗尽管P阱，所述耗尽管P阱与所述隔离P阱之间存在间隔从而不接触。
5.根据权利要求1所述的集成有增强型和耗尽型VDMOS的器件，其特征在于，所述耗尽型VDMOS区域设置有耗尽管P阱，所述耗尽管P阱沿所述第一方向延伸至两侧的所述隔离P阱。
6.根据权利要求1所述的集成有增强型和耗尽型VDMOS的器件，其特征在于，所述隔离结构中不设置场氧层。
7.一种集成有增强型和耗尽型VDMOS的器件的制造方法，所述器件包括增强型VDMOS区域、位于所述增强型VDMOS区域内的耗尽型VDMOS区域、以及将所述增强型VDMOS区域与耗尽型VDMOS区域隔离的隔离结构，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成场氧层；
对所述场氧层进行有源区光刻与刻蚀；
进行JFET注入；
进行P阱光刻，然后向所述衬底内注入P型离子并热扩散，形成增强管P阱、耗尽管P阱及属于所述隔离结构的隔离P阱，所述隔离P阱环绕所述耗尽型VDMOS区域设置，所述增强管P阱与所述隔离P阱之间存在间隔从而不接触；
进行耗尽层光刻，然后向所述耗尽型VDMOS区域注入N型离子并热扩散，形成耗尽管的耗尽层；
形成多晶硅栅和隔离多晶硅，所述多晶硅栅沿第一方向延伸，包括设置在所述增强型VDMOS区域的多条第一多晶硅栅和设置在所述耗尽型VDMOS区域的多条第二多晶硅栅，所述隔离多晶硅包括属于所述隔离结构的第一隔离多晶硅，所述第一隔离多晶硅沿垂直于所述第一方向的第二方向延伸、且两侧分别延伸至一条第一多晶硅栅，所述第一隔离多晶硅设置于所述隔离结构与所述增强型VDMOS区域的交界处，所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第一隔离多晶硅，在所述第一隔离多晶硅相对所述耗尽型VDMOS区域一侧的第一多晶硅栅延伸至所述第一隔离多晶硅；
进行N+注入及扩散，P+注入及扩散，所述第一隔离多晶硅作为所述P+注入的注入阻挡层。
8.根据权利要求7所述的制造方法，其特征在于，所述隔离多晶硅还包括设置于所述耗尽型VDMOS区域的第二隔离多晶硅，所述第二隔离多晶硅沿所述第二方向延伸至两侧的所述隔离P阱，所述第二隔离多晶硅设置于所述隔离结构与所述耗尽型VDMOS区域的交界处，且所述耗尽型VDMOS区域在第一方向上的两侧均设置有所述第二隔离多晶硅，所述多晶硅栅还包括设置于所述耗尽型VDMOS区域的沿第一方向延伸的第二多晶硅栅，所述第二多晶硅栅延伸至第一方向两侧的所述第二隔离多晶硅。
9.根据权利要求7所述的制造方法，其特征在于，所述对所述场氧层进行有源区光刻与刻蚀的步骤中，将所述隔离结构的场氧层去除。
10.根据权利要求7所述的制造方法，其特征在于，所述进行N+注入及扩散，P+注入及扩散的步骤之后，还包括步骤：
淀积介质层；
进行接触孔光刻和刻蚀；
在所述介质层上形成金属电极层，所述金属电极层包括两两之间相互电隔离的增强管源极、增强管栅极、耗尽管源极、耗尽管栅极，所述增强管栅极位于第一区域内，所述耗尽管源极和耗尽管栅极位于第二区域内，所述增强管源极包围所述第一区域和第二区域，所述增强管源极和所述耗尽管源极、耗尽管栅极之间通过隔离槽实现电隔离，所述隔离结构在所述隔离槽的横截面所在平面的正投影与所述隔离槽的横截面至少部分重合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2018101957329 | 2018-03-09 | ||
| CN201810195732 | 2018-03-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108550623A true CN108550623A (zh) | 2018-09-18 |
Family
ID=63512631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810387810.5A Withdrawn CN108550623A (zh) | 2018-03-09 | 2018-04-26 | 集成有增强型和耗尽型vdmos的器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108550623A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020151088A1 (zh) * | 2019-01-21 | 2020-07-30 | 东南大学 | 一种极低反向恢复电荷超结功率vdmos |
| CN111627803A (zh) * | 2020-06-11 | 2020-09-04 | 上海华虹宏力半导体制造有限公司 | 器件测试结构及其制造方法和测试方法 |
-
2018
- 2018-04-26 CN CN201810387810.5A patent/CN108550623A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020151088A1 (zh) * | 2019-01-21 | 2020-07-30 | 东南大学 | 一种极低反向恢复电荷超结功率vdmos |
| CN111627803A (zh) * | 2020-06-11 | 2020-09-04 | 上海华虹宏力半导体制造有限公司 | 器件测试结构及其制造方法和测试方法 |
| CN111627803B (zh) * | 2020-06-11 | 2022-08-09 | 上海华虹宏力半导体制造有限公司 | 器件测试结构及其制造方法和测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100578751C (zh) | 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| WO2016161842A1 (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN114335144A (zh) | 一种SiC MOSFET结构及其制造方法 | |
| JP2000196090A (ja) | ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN108807502A (zh) | 一种nldmos器件和ldmos功率器件的制造方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN108550623A (zh) | 集成有增强型和耗尽型vdmos的器件及其制造方法 | |
| US9865702B2 (en) | Method for manufacturing laterally insulated-gate bipolar transistor | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN105551944B (zh) | 功率晶体管的制造方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN112382572B (zh) | Ono屏蔽栅的sgt结构及其制造方法 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| CN112259599B (zh) | 一种硅片键合式igbt器件及其制作方法 | |
| CN107919398A (zh) | 半超结器件及其制造方法 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180918 |
|
| WW01 | Invention patent application withdrawn after publication |