CN111627803B - 器件测试结构及其制造方法和测试方法 - Google Patents

器件测试结构及其制造方法和测试方法 Download PDF

Info

Publication number
CN111627803B
CN111627803B CN202010530961.9A CN202010530961A CN111627803B CN 111627803 B CN111627803 B CN 111627803B CN 202010530961 A CN202010530961 A CN 202010530961A CN 111627803 B CN111627803 B CN 111627803B
Authority
CN
China
Prior art keywords
active region
polysilicon
shadow
region
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010530961.9A
Other languages
English (en)
Other versions
CN111627803A (zh
Inventor
孙访策
张明
黄冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010530961.9A priority Critical patent/CN111627803B/zh
Publication of CN111627803A publication Critical patent/CN111627803A/zh
Application granted granted Critical
Publication of CN111627803B publication Critical patent/CN111627803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种器件测试结构及其制造方法和测试方法，所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致，故相对于一字型多晶硅层，能够形成阴影区域，故而能够测得由阴影效应造成的漏电流，如此，在调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。

Description

器件测试结构及其制造方法和测试方法
技术领域
本发明涉及半导体技术领域，特别涉及一种器件测试结构及其制造方法和测试方法。
背景技术
随着芯片不同应用场景的不断拓宽，对芯片的功耗提出越来越严格的要求。芯片功耗的来源主要源自于芯片上器件本身的漏电以及芯片设计方面带来的漏电。
现有技术中，为了减少器件由短沟道效应引起的穿通(punch through)，通常会在轻掺杂漏区进行离子注入(pocket IMP)时，采用倾斜角度的离子注入。虽然这道倾斜角度的离子注入能够有效减少由短沟道效应引起的穿通，但也可能引发由阴影效应产生的漏电，该阴影效应是由于在对轻掺杂漏区进行倾斜角度的离子注入时，部分离子由于被多晶硅遮挡使得在轻掺杂漏区上形成阴影区域。通常，由阴影效应造成的漏电流较小，从而不易被测量。
目前，在对晶片进行晶片允收测试(WAT)时，会测量晶片中的漏电流(包括阴影效应造成的漏电流)。在测量晶片中的漏电流时，通常需借助一种特殊的器件测试结构，该器件测试结构包括有源区(ACT)和设置在有源区上的多晶硅层。而在测量晶片中由阴影效应造成的漏电流时，会对有源区进行倾斜角度的离子注入，以通过多晶硅层的遮挡，使得在该有源区上产生阴影效应，并通过对该器件测试结构中有源区的宽度和多晶硅层的长度进行不同的组合，以获得不同大小的阴影区域，进而可以获得不同大小的阴影区域造成的漏电流，从而可以在目标晶片的有源区上阴影区域的面积大小已知的情况下，获取所述晶片因有源区上阴影区域造成的漏电流的大小。
然而，现有的器件测试结构，在对有源区进行倾斜角度的离子注入以形成阴影效应时，尽管对有源区的宽度和多晶硅层的长度进行了不同的组合，依旧无法形成阴影区域进而导致无法产生阴影效应，从而无法测出有阴影效应造成的漏电流的问题。
发明内容
本发明的目的在于提供一种器件测试结构及其制造方法和测试方法，以至少解决现有器件测试结构无法形成阴影效应而使得阴影效应导致的漏电流无法被测量的问题。
发明人发现，现有器件测试结构，之所以在对有源区进行倾斜角度的离子注入以形成阴影效应时，无法产生阴影效应，是由于该器件测试结构中，多晶硅层为一字型，从而使得无论有源区的宽度和多晶硅的长度怎样变化，始终无法在有源区上形成阴影区域，也即无法产生阴影效应。
有鉴于此，为解决上述技术问题，本发明提供一种器件测试结构的制造方法，所述器件测试结构的制造方法包括：提供一半导体衬底，在所述半导体衬底中形成有源区；形成多晶硅层，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。
可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈L型连接以构成一所述夹角。
可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部呈T型连接以构成两个所述夹角。
可选的，在所述的器件测试结构的制造方法中，所述第一多晶硅部和所述第二多晶硅部中的一者沿所述有源区的宽度方向覆盖所述有源区的部分表面，另一者在所述有源区的外围沿所述有源区的长度方向布置。
可选的，在所述的器件测试结构的制造方法中，所述多晶硅层包括第一多晶硅部、第二多晶硅部和第三多晶硅部，所述第一多晶硅部、所述第二多晶硅部和所述第三多晶硅部依次相连接，且呈H型连接，以构成多个所述夹角。
可选的，在所述的器件测试结构的制造方法中，所述第二多晶硅部沿所述有源区的宽度方向覆盖所述有源区的部分表面，所述第一多晶硅部和所述第三多晶硅部分别位于所述有源区的相对的两侧，且沿所述有源区的长度方向布置。
为解决上述技术问题，本发明还提供一种利用上述器件测试结构的制造方法制造的器件测试结构，所述器件测试结构包括：衬底和多晶硅层，所述衬底包括有源区，所述多晶硅层相对所述半导体衬底的位置可调地设置于所述有源区上，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角，所述夹角用于在对所述有源区进行倾斜角度的离子注入时，使部分离子被遮挡而使得所述有源区上形成阴影区域。
为解决上述技术问题，本发明还提供一种如上所述的器件测试结构的测试方法，所述测试方法包括：测量所述器件测试结构中所述阴影区域产生的漏电流；调整所述阴影区域相对于所述有源区的大小；测量不同所述阴影区域大小的所述器件测试结构中所述阴影区域产生的漏电流，以获得所述漏电流关于所述阴影区域大小的函数，所述函数用于当一晶片的有源区上阴影区域的面积大小已知时，获取所述晶片因所述有源区上阴影区域而导致的漏电流的大小。
可选的，在所述的器件测试结构的测试方法中，所述调整所述阴影区域相对于所述有源区的大小的方法包括：调整所述多晶硅层覆盖所述有源区的面积大小；和/或，调整所述夹角相对于所述有源区的位置；和/或，调整所述有源区的宽度。
可选的，在所述的器件测试结构的测试方法中，所述函数为正比例函数。
本发明提供的器件测试结构及其制造方法和测试方法，在所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源区上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致的，故相对于一字型的多晶硅层，能够形成阴影区域，故而根据阴影区域的面积能够测得由阴影效应造成的漏电流。如此，在通过调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。因此，本发明不仅解决了现有器件测试结构无法形成阴影效应而使得阴影效应导致的漏电流无法被测量的问题，还可以在已知目标晶片的有源区上阴影区域的面积大小时，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。
附图说明
图1为现有技术中器件测试结构的结构示意图；
图2为本实施例提供的器件测试结构的制造方法的流程图；
图3为本实施例提供的器件测试结构中多晶硅层为L型的结构示意图；
图4为本实施例提供的器件测试结构中多晶硅层为T型的结构示意图；
图5为本实施例提供的器件测试结构中多晶硅层为H型的结构示意图；
图6为本实施例提供的器件测试结构的测试方法的流程图；
图7为本实施例提供的调整多晶硅层覆盖有源区的面积大小后的结构示意图；
图8为本实施例提供的调整夹角相对于有源区的位置后的结构示意图；
图9为本实施例提供的调整有源区的宽度后的结构示意图；
其中，各附图标记说明如下：
10-半导体衬底；11-有源区；20-多晶硅层；21-夹角；22-第一多晶硅部；23-第二多晶硅部；24-第三多晶硅部；30-阴影区域；
d-第一多晶硅部距有源区的距离。
具体实施方式
以下结合附图和具体实施例对本发明提出的器件测试结构及其制造方法和测试方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
在现有技术中，器件测试结构如图1所示，在半导体衬底10中形成有源区11，并在所述衬底10上形成多晶硅层20，至少部分所述多晶硅层20覆盖所述有源区11的部分表面，且所述多晶硅层20为一字型。而正因为现有的器件测试结构中，所述多晶硅层20为一字型，使得在对所述有源区11进行倾斜角度的离子注入时，只有极少数的离子会被所述多晶硅层20遮挡，而这部分被遮挡的离子对器件测试结构的电性能几乎没有影响。也就是说，当所述多晶硅层20为一字型时，在对所述有源区11进行倾斜角度的离子注入时，不会在所述有源区11上形成阴影区域，也即无法形成阴影效应，进而在对该器件测试结构进行测试时，由于无法形成阴影效应而使得由阴影效应造成的漏电流无法被测量。
本实施例提供一种器件测试结构的制造方法，如图2所示，所述器件测试结构的制造方法包括：
S1，提供一半导体衬底，在所述半导体衬底中形成有源区；
S2，形成多晶硅层，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；
S3，对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。
本实施例还提供了一种利用上述制造方法制造的器件测试结构，如图3所示，所述器件测试结构包括：衬底10和多晶硅层20，所述衬底10包括有源区11，所述多晶硅层20相对所述半导体衬底10的位置可调地设置于所述有源区11上，至少部分所述多晶硅层20覆盖所述有源区11的部分表面，且所述多晶硅层20具有至少一夹角21，所述夹角21用于在对所述有源区11进行倾斜角度的离子注入时，使部分离子被遮挡而使得所述有源区11上形成阴影区域30。
本实施例提供的器件测试结构及其制造方法，通过在半导体衬底10中的有源区11上形成多晶硅层20，由于所述多晶硅层20具有夹角21，使得在对所述有源区11进行倾斜角度的离子注入时，会有部分离子被所述夹角21遮挡，进而使得在所述有源区11上形成阴影区域30；通过测量该器件测试结构就可以得到所述阴影区域30的漏电流，如此便解决了现有器件测试结构无法测出由阴影效应造成的漏电流的问题。
在本实施例中，给出了多种所述器件测试结构的设计方案，下面将分别进行具体说明。需要说明的是，以下实施例仅给出了部分示例，在不脱离不发明构思的情况下，其他实施例也应当属于本发明保护的范围。
本实施例给出了一种器件测试结构，如图3所示，所述多晶硅层20包括第一多晶硅部22和第二多晶硅部23，所述第一多晶硅部22和所述第二多晶硅部23呈L型连接以构成一所述夹角21。所述夹角21的角度可以是任意的，作为一种优选，所述夹角21的角度为90度，这样有利于多晶硅层版图的设计以及对所述夹角21形成的阴影区域30的管控。
本实施例还给出了另一种器件测试结构，如图4所示，所述多晶硅层20包括第一多晶硅部22和第二多晶硅部23，所述第一多晶硅部22和所述第二多晶硅部23呈T型连接以构成两个所述夹角21。与图3所示的器件测试结构不同的是，所述第二多晶硅部23与所述第一多晶硅部22相连的一端没有连接在所述第一多晶硅部22的端部，而是连接在所述第一多晶硅部22的中间部位，使得形成了两个所述夹角21。同样的，所述夹角21的角度可以是任意的。在本实施例中，所述夹角21的角度优选为90度，以使在对所述有源区进行倾斜角度的离子注入后，由两个所述夹角21遮挡而形成的两个所述阴影区域30的面积一致。
在本实施例中，所述第一多晶硅部22和所述第二多晶硅部23中的一者可以沿所述有源区11的宽度方向覆盖所述有源区11的部分表面，另一者可以在所述有源区11的外围沿所述有源区11的长度方向布置。具体的，参见图3和图4，所述第一多晶硅部22在所述有源区11的外围沿所述有源区11的长度方向布置，所述第二多晶硅部23沿所述有源区11的宽度方向覆盖所述有源区11的部分表面。
本实施例还给出了第三种器件测试结构，如图5所示，所述多晶硅层20包括第一多晶硅部22、第二多晶硅部23和第三多晶硅部24，所述第一多晶硅部22、所述第二多晶硅部23和所述第三多晶硅24依次相连接，且呈H型连接，以构成多个所述夹角21。与以上两种器件测试结构相类似的，所述夹角21的角度可以是任意的，但在本实施例中，所述夹角21的角度优选为90度，以保证在对所述有源区进行倾斜角度的离子注入后，由多个所述夹角21遮挡而形成的多个所述阴影区域30的面积一致。
具体的，在本实施例中，如图5所示，所述第二多晶硅部23沿所述有源区11的宽度方向覆盖所述有源区11的部分表面，所述第一多晶硅部22和所述第三多晶硅部24分别位于所述有源区11的相对的两侧，且沿所述有源区11长度方向布置。
当然，所述器件测试结构除上述举例说明的结构外，所述多晶硅层20还可以为例如E型、F型或者Z型等。只要所述多晶硅层20能够形成至少一所述夹角21，且能够在对所述有源区11进行倾斜角度的离子注入时，使部分离子被所述夹角21遮挡而在所述有源区11上形成所述阴影区域30即可。
本实施例还提供一种如上所述器件测试结构的测试方法，如图6所示，所述器件测试结构的测试方法包括：
T1，测量所述器件测试结构中所述阴影区域产生的漏电流；
T2，调整所述阴影区域相对于所述有源区的大小；
T3，测量不同所述阴影区域大小的所述器件测试结构中所述阴影区域产生的漏电流，以获得所述漏电流关于所述阴影区域大小的函数，所述函数用于当一晶片的有源区上阴影区域的面积大小已知时，获取所述晶片因所述有源区上阴影区域而导致的漏电流的大小。
本实施例提供的所述器件测试结构的测试方法，通过对具有阴影区域的器件测试结构进行测试，就可以得到由该阴影区域产生的漏电流；通过调整所述阴影区域相对于所述有源区的大小，可以得到不同大小的阴影区域产生的漏电流，因此解决了现有器件测试结构无法测出由阴影效应造成的漏电流的问题，同时，还可以通过所述漏电流关于所述阴影区域大小的函数，使得在已知目标晶片的有源区上阴影区域的面积大小时，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。
在本实施例中，有多种方式来调整所述阴影区域30相对于所述有源区11的大小，例如可以是：调整所述多晶硅层20覆盖所述有源区11的面积大小；和/或，调整所述夹角21相对于所述有源区11的位置；和/或，调整所述有源区11的宽度。
下面对照图3和图7至图9，对本实施例提供的调整所述阴影区域30相对于所述有源区11的大小的方法进行具体说明。
参见图3，假定图3所示的器件测试结构为原始结构，通过测量该器件测试结构可以获得原始结构中阴影区域的漏电流I0。具体的，先利用现有技术中一字型的器件测试结构(如图1所示的器件测试结构)测试得出无阴影区域30的器件测试结构的总漏电流I00；然后在该器件测试结构的基础上按照本实施例提供的方法形成具有阴影区域30的器件测试结构(如图3所示的器件测试结构)，得到具有阴影区域30的器件测试结构的总漏电流I01；将两者求差，得到由阴影区域30产生的漏电流I0，即I0＝I01-I00。
接着，可以调整所述多晶硅层20覆盖所述有源区11的面积大小，以调整所述阴影区域30的大小。具体的，如图7所示，可以增大覆盖所述有源区11的所述第二多晶硅部23的面积，之后通过倾斜角度的离子注入，可以在所述有源区11上获得比原始结构中阴影区域30更大的阴影区域30。通过测量调整后的器件测试结构，可以获得调整所述多晶硅层20覆盖所述有源区11的面积大小后产生的阴影区域30相对应的漏电流I1。
或者，可以调整所述夹角21相对于所述有源区11的位置，以调整所述阴影区域30的大小。所述夹角21相对于所述有源区11的位置包括所述多晶硅层20沿所述有源区11宽度方向上距所述有源区11边缘的距离。具体的，如图8所示，可以增大所述第一多晶硅部22距所述有源区11的距离d，使所述第一多晶硅部22远离所述有源区11，在进行倾斜角度的离子注入后，会在所述有源区11上得到比原始结构中阴影区域30小的阴影区域30。通过测量调整后的器件测试结构，可以获得调整所述夹角21相对于所述有源区11的位置后产生的阴影区域30的漏电流I2。
又或者，可以调整所述有源区11的宽度，以调整所述阴影区域30在所述有源区11的占比。具体的，如图9所示，可以增加所述有源区11的宽度，使得缩小了所述阴影区域30的面积占所述有源区11的面积的比例，例如所述阴影区域30占所述有源区11的面积比例从5％降低至3％。通过测量调整后的器件测试结构，可以获得调整所述有源区11的宽度后产生的阴影区域30的漏电流I3。
以上几种调整方式可以单独选择，也可以选择多种调整方式进行组合，以获得多种不同组合的调整方式。
之后，通过分析处理不同面积大小的阴影区域30产生的漏电流，可以获得所述漏电流关于所述阴影区域大小的函数。通常情况下，所述漏电流与所述阴影区域30的面积成正比，即当所述阴影区域30的面积越大时，产生的漏电流也越大，因此，所述漏电流关于所述阴影区域大小的函数为正比例函数。
当然，还可以对所述漏电流关于所述阴影区域30做进一步的分析，例如可以引入所述多晶硅层20覆盖所述有源区11的不同面积大小与形成的所述阴影区域30的面积大小之间的函数，进而得到所述漏电流关于所述多晶硅层20覆盖所述有源区11的面积大小的函数；或者，得到所述夹角21相对于所述有源区11的位置关于所述阴影区域30的面积大小之间的关系，进而得到所述漏电流关于所述夹角21相对于所述有源区11的不同位置之间的关系；又或者，得到所述有源区11的不同宽度与所述阴影区域30的面积占比之间的函数，进而得到所述漏电流关于所述有源区11的不同宽度之间的函数等。
通过对所述漏电流关于所述阴影区域大小的分析，得到了所述漏电流关于所述阴影区域大小的函数，这在后续的芯片设计中为相关设计提供了数据支持。例如，当设计的某一器件结构中不可避免地会出现阴影区域时，则可以通过该函数得到该阴影区域造成的漏电流大小，如该漏电流不满足器件要求，则可以通过调整器件测试结构以使所述阴影区域的面积减小，进而使漏电流能够满足器件要求。
综上所述，本发明提供的器件测试结构及其制造方法和测试方法，在所述器件测试结构中，位于半导体衬底上的多晶硅层具有至少一夹角，当对所述半导体衬底中的有源区进行倾斜角度的离子注入时，部分离子因所述夹角的遮挡而使得所述有源区上形成阴影区域，由于该阴影区域是由夹角的遮挡所导致的，故相对于一字型的多晶硅，能够形成阴影区域，故而可以根据阴影区域的面积测得的由阴影效应造成的漏电流。如此，在通过调整所述阴影区域相对于所述有源区的大小，以获得所述漏电流关于所述阴影区域大小的函数后，可根据目标晶片的有源区上阴影区域的面积大小，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。因此，本发明不仅解决了现有器件测试结构无法形成阴影效应而使得阴影效应导致的漏电流无法被测量的问题，还可以在已知目标晶片的有源区上阴影区域的面积大小时，准确获得该目标晶片有源区上阴影区域导致的漏电流的大小。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种器件测试结构的制造方法，其特征在于，所述器件测试结构的制造方法包括：
提供一半导体衬底，并在所述半导体衬底中形成有源区；
形成多晶硅层，所述多晶硅层包括第一多晶硅部和第二多晶硅部，所述第一多晶硅部和所述第二多晶硅部中的一者沿所述有源区的宽度方向覆盖所述有源区的部分表面，另一者在所述有源区的外围沿所述有源区的长度方向布置，所述多晶硅层与所述半导体衬底的相对位置可调，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角；
对所述有源区进行倾斜角度的离子注入，以使部分离子被所述夹角遮挡而使得所述有源区上形成阴影区域。
2.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述第一多晶硅部和所述第二多晶硅部呈L型连接以构成一所述夹角。
3.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述第一多晶硅部和所述第二多晶硅部呈T型连接以构成两个所述夹角。
4.根据权利要求1所述的器件测试结构的制造方法，其特征在于，所述多晶硅层还包括第三多晶硅部，所述第一多晶硅部、所述第二多晶硅部和所述第三多晶硅部依次相连接，且呈H型连接，以构成多个所述夹角。
5.根据权利要求4所述的器件测试结构的制造方法，其特征在于，所述第二多晶硅部沿所述有源区的宽度方向覆盖所述有源区的部分表面，所述第一多晶硅部和所述第三多晶硅部分别位于所述有源区的相对的两侧，且沿所述有源区的长度方向布置。
6.一种利用如权利要求1~5任一项所述的器件测试结构的制造方法制造的器件测试结构，其特征在于，所述器件测试结构包括：衬底和多晶硅层，所述衬底包括有源区，所述多晶硅层相对所述半导体衬底的位置可调地设置于所述有源区上，至少部分所述多晶硅层覆盖所述有源区的部分表面，且所述多晶硅层具有至少一夹角，所述夹角用于在对所述有源区进行倾斜角度的离子注入时，使部分离子被遮挡而使得所述有源区上形成阴影区域。
7.一种如权利要求6所述的器件测试结构的测试方法，其特征在于，所述测试方法包括：
测量所述器件测试结构中所述阴影区域产生的漏电流；
调整所述阴影区域相对于所述有源区的大小；
测量不同所述阴影区域大小的所述器件测试结构中所述阴影区域产生的漏电流，以获得所述漏电流关于所述阴影区域大小的函数，所述函数用于当一晶片的有源区上阴影区域的面积大小已知时，获取所述晶片因所述有源区上阴影区域而导致的漏电流的大小。
8.根据权利要求7所述的器件测试结构的测试方法，其特征在于，所述调整所述阴影区域相对于所述有源区的大小的方法包括：
调整所述多晶硅层覆盖所述有源区的面积大小；
和/或，调整所述夹角相对于所述有源区的位置；
和/或，调整所述有源区的宽度。
9.根据权利要求7所述的器件测试结构的测试方法，其特征在于，所述函数为正比例函数。
CN202010530961.9A 2020-06-11 2020-06-11 器件测试结构及其制造方法和测试方法 Active CN111627803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010530961.9A CN111627803B (zh) 2020-06-11 2020-06-11 器件测试结构及其制造方法和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010530961.9A CN111627803B (zh) 2020-06-11 2020-06-11 器件测试结构及其制造方法和测试方法

Publications (2)

Publication Number Publication Date
CN111627803A CN111627803A (zh) 2020-09-04
CN111627803B true CN111627803B (zh) 2022-08-09

Family

ID=72272371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010530961.9A Active CN111627803B (zh) 2020-06-11 2020-06-11 器件测试结构及其制造方法和测试方法

Country Status (1)

Country Link
CN (1) CN111627803B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058860A (ja) * 1993-01-18 2000-02-25 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置
JP2000216108A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体装置の製造方法
TWI239102B (en) * 2004-05-12 2005-09-01 Taiwan Semiconductor Mfg Apparatus and method for multiple-gate semiconductor device with angled sidewalls
JP2006147768A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 半導体装置およびその製造方法
JP2010129980A (ja) * 2008-12-01 2010-06-10 Fujitsu Microelectronics Ltd 半導体装置の製造方法
CN102130165A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos器件的源区及其制造方法
CN102760651A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 版图逻辑运算方法以及集成电路制造方法
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
US9570451B1 (en) * 2016-05-10 2017-02-14 United Microelectronics Corp. Method to form semiconductor devices
CN108550623A (zh) * 2018-03-09 2018-09-18 深圳深爱半导体股份有限公司 集成有增强型和耗尽型vdmos的器件及其制造方法
CN108695320A (zh) * 2018-04-25 2018-10-23 厦门元顺微电子技术有限公司 半导体pcm结构及其制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058860A (ja) * 1993-01-18 2000-02-25 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置
JP2000216108A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体装置の製造方法
TWI239102B (en) * 2004-05-12 2005-09-01 Taiwan Semiconductor Mfg Apparatus and method for multiple-gate semiconductor device with angled sidewalls
JP2006147768A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 半導体装置およびその製造方法
JP2010129980A (ja) * 2008-12-01 2010-06-10 Fujitsu Microelectronics Ltd 半導体装置の製造方法
CN102130165A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos器件的源区及其制造方法
CN102760651A (zh) * 2012-07-26 2012-10-31 上海宏力半导体制造有限公司 版图逻辑运算方法以及集成电路制造方法
CN103839858A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 离子注入机的工艺能力的监控方法和离子注入方法
US9570451B1 (en) * 2016-05-10 2017-02-14 United Microelectronics Corp. Method to form semiconductor devices
CN108550623A (zh) * 2018-03-09 2018-09-18 深圳深爱半导体股份有限公司 集成有增强型和耗尽型vdmos的器件及其制造方法
CN108695320A (zh) * 2018-04-25 2018-10-23 厦门元顺微电子技术有限公司 半导体pcm结构及其制作方法

Also Published As

Publication number Publication date
CN111627803A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US7561983B2 (en) Technique for improving ion implantation based on ion beam angle-related information
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US9659920B2 (en) Performance-driven and gradient-aware dummy insertion for gradient-sensitive array
US11482459B2 (en) HVMOS reliability evaluation using bulk resistances as indices
US9024407B2 (en) Monitoring testkey used in semiconductor fabrication
KR20160086473A (ko) 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
CN101800212B (zh) 半导体器件栅氧化层完整性的测试结构
CN111627803B (zh) 器件测试结构及其制造方法和测试方法
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
US20020098605A1 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
US7883909B2 (en) Method to measure ion beam angle
US20080301599A1 (en) Method for rapid estimation of layout-dependent threshold voltage variation in a mosfet array
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
US6232189B1 (en) Manufacturing method of semiconductor device
CN112928159A (zh) Mosfet器件版图的修整方法
CN113257790B (zh) 漏电测试结构及漏电测试方法
CN110400745A (zh) 快速补偿芯片内图形线宽均匀性的方法
US20090265675A1 (en) On Chip Local MOSFET Sizing
US6461946B2 (en) Method of manufacturing semiconductor device
US9460928B2 (en) Method for manufacturing semiconductor devices
US6746882B1 (en) Method of correcting non-linearity of metrology tools, and system for performing same
US6403979B1 (en) Test structure for measuring effective channel length of a transistor
JPH05129217A (ja) 半導体装置の製造方法
US6469316B1 (en) Test structure to monitor the effects of polysilicon pre-doping
US20070257258A1 (en) Semiconductor evaluation device and evaluation method using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant