CN110187611B - 一种晶圆上曝光区域的排布方法 - Google Patents

一种晶圆上曝光区域的排布方法 Download PDF

Info

Publication number
CN110187611B
CN110187611B CN201910529996.8A CN201910529996A CN110187611B CN 110187611 B CN110187611 B CN 110187611B CN 201910529996 A CN201910529996 A CN 201910529996A CN 110187611 B CN110187611 B CN 110187611B
Authority
CN
China
Prior art keywords
exposure
wafer
exposure area
die
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910529996.8A
Other languages
English (en)
Other versions
CN110187611A (zh
Inventor
赖璐璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910529996.8A priority Critical patent/CN110187611B/zh
Publication of CN110187611A publication Critical patent/CN110187611A/zh
Application granted granted Critical
Publication of CN110187611B publication Critical patent/CN110187611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种晶圆上曝光区域的排布方法，包括：提供曝光区域信息以及影响曝光区域排布的光刻机曝光信息；根据曝光区域信息以及光刻机曝光信息设定曝光区域规则，使有效Die最大化；利用曝光区域信息、光刻机曝光信息以及曝光区域规则，计算得到最优的网格移位和晶圆边缘非聚焦区域的值，使晶圆边缘的有效Die被覆盖。本发明提供的智能化设定晶圆上曝光区域排布的方法，可以综合考虑到激光标记的尺寸、有效die最大化、平整度传感器的排布这三种情况，提前计算得到最优的曝光区域排布，在保证有效die最大化的同时，提前避免晶圆边缘离焦问题，适用于先进技术节点光刻的发展趋势。

Description

一种晶圆上曝光区域的排布方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种晶圆上曝光区域的排布方法。
背景技术
晶圆经过涂胶和烘烤后被传送到光刻机，放置在晶圆工作台上，根据指定的曝光程式进行曝光。光刻机的曝光程式内容十分丰富，牵涉到曝光各方面所需要的参数，包括晶圆上曝光区域的排布、掩模上曝光区域的设定、如何曝光(能量和光照条件)、如何对准晶圆、曝光时需要做哪些修正等。关于晶圆上曝光区域的排布，以一款典型的光刻机曝光程式为例，设定内容如图1a、图1b和图1c所示，其中图1a中需要设定单元尺寸cell size X/Y(亦即step size)，图1b中需要设定曝光区域尺寸image size X/Y(即shot size)和芯片阵列die layout(即chip array)，其中曝光区域尺寸shot size X/Y为单元尺寸step size X/Y加上切割道尺寸scribe line size X/Y，图1c中需要设定晶圆边缘非聚焦区域(focusedge clearance)和最中心的曝光区域中心点与晶圆中心点的偏移量(即网格移位gridshift)，确定以上参数便可以确定晶圆上曝光区域的排布。
曝光程式中需要设定的单元尺寸step size、曝光区域尺寸shot size、芯片阵列chip array均由芯片的设计决定，为固定值，无法修改，而晶圆边缘非聚焦区域(FEC，focusedge clearance)和网格移位grid shift的值可以根据实际需求进行修改。目前业界通用的方法为：晶圆边缘非聚焦区域focus edge clearance默认设定为3mm，网格移位gridshift值基于激光标记laser mark的尺寸和有效die最大化(或通过量throughput最大化)原则计算得到。目前通用的方法没有考虑到光刻机平整度传感器leveling sensor的排布情况，按照通用方法的设定曝光程式并对晶圆进行曝光，可能会出现晶圆边缘的有效die没有被平整度传感器leveling sensor覆盖的情况。以图2为例，一个曝光单元内X方向排列有8个die(Die1-Die8，Die宽度为3.15mm，pitch值为3.23mm)，相应的X方向排列有9个平整度传感器leveling sensor(LS1-LS9，宽度为2.8mm，pitch值为3.4mm)，在曝光前平整度传感器leveling sensor会扫描整片晶圆wafer的水平leveling情况，由于LS1和LS9没有完全落入Die1-Die8所在曝光单元内，仅LS2-LS8的leveling数据可用，而针对如图2所示的最右侧的晶圆边缘的非完整曝光单元，当FEC设定为3mm时，排列在最左侧的LS2也没有完全进入有效曝光区域，则LS2的数据无法使用，所以最右侧的晶圆边缘的非完整曝光单元没有leveling数据。因此现在通用的设定曝光区域排布的方法可能会导致晶圆边缘离焦defocus的问题，如图3所示，最右侧的一列有效die全为离离焦(defocus)。
因此，需要提出一种新的曝光区域的排布方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆上曝光区域的排布方法，用于解决现有技术中由于晶圆上曝光区域排布不当引起的晶圆边缘离焦的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆上曝光区域的排布方法，该方法至少包括以下步骤：步骤一、提供曝光区域信息以及影响曝光区域排布的光刻机曝光信息；步骤二、根据步骤一中的所述曝光区域信息以及光刻机曝光信息设定曝光区域规则，使有效Die最大化；步骤三、利用步骤一中的所述曝光区域信息、光刻机曝光信息以及步骤二中得到的所述曝光区域规则，计算得到最优的网格移位和晶圆边缘非聚焦区域的值，使晶圆边缘的有效Die被覆盖。
优选地，步骤一中的所述曝光区域信息包括：单元尺寸、曝光区域尺寸以及一个曝光区域内Die的排列个数。
优选地，步骤一中的所述光刻机曝光信息包括：光刻机的激光标记尺寸、光刻机的平整度传感器的排布。
优选地，步骤二中利用单元尺寸、曝光区域尺寸、一个曝光区域内Die的排列个数、光刻机的激光标记尺寸以及光刻机的平整度传感器的排布来设定曝光区域规则使所述有效Die最大化。
优选地，步骤三中计算得到最优的所述网格移位和所述晶圆边缘非聚焦区域的值的方法采用的是迭代法。
优选地，一个曝光区域内Die的排列个数为8个。
优选地，一个Die的宽度为3.15mm。
优选地，所述光刻机的平整度传感器的排布为水平依次排布9个。
优选地，所述每个平整度传感器的宽度为2.8mm。
优选地，一个所述曝光区域内所述8个Die为水平排布，并且水平排布的9个所述平整度传感器的总排布长度大于所述8个Die的水平排布的总排布长度。
如上所述，本发明的晶圆上曝光区域的排布方法，具有以下有益效果：本发明提供的智能化设定晶圆上曝光区域排布的方法，可以综合考虑到激光比较的尺寸、有效die最大化、平整度传感器的排布这三种情况，提前计算得到最优的曝光区域排布，在保证有效die最大化的同时，提前避免晶圆边缘离焦问题，适用于先进技术节点光刻的发展趋势。
附图说明
图1a至图1c显示为现有技术中的在曝光程式中设定曝光区域排布的示意图；
图2显示为晶圆边缘曝光单元和平整度传感器的排布示意图；
图3显示为现有技术中的晶圆边缘离焦的示意图；
图4显示为本发明的晶圆上曝光区域的排布方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图4所示，图4显示为本发明的晶圆上曝光区域的排布方法流程图。本发明提供一种晶圆上曝光区域的排布方法，该方法至少包括以下步骤：
步骤一、提供曝光区域信息以及影响曝光区域排布的光刻机曝光信息；在光刻工艺中，光刻机单次实现曝光所能支持的最大区域范围为曝光区域。本发明优选地，步骤一中的所述曝光区域信息包括：单元尺寸、曝光区域尺寸以及一个曝光区域内Die的排列个数。按照所述曝光区域将晶圆表面分成若干大小相同的矩形区域的网格(grid)，每个网格内的区域被称为一个单元cell，每个所述单元里有一个所述曝光区域。所述曝光区域的面积比所述单元的面积略小一些，每一次曝光称为一个“shot”。而所述单元的尺寸(step size)是以所述网格的横纵方向为直角坐标量测的尺寸大小(X/Y轴上的尺寸)。本发明的所述曝光区域的尺寸(shot size)为所述曝光区域在所述直角坐标系中的尺寸大小(X/Y轴上的尺寸)。
把几个不同的版图放在同一张掩模版上，这样一个曝光区域中就可以有几个不同的器件设计(又称为“Die”)，最终制备成几个不同功能的芯片。所述一个曝光区域内Die的排列个数在本发明中指多个Die在所述直角坐标系中的横轴方向上的水平排列。
如图2所示，其中图2显示为现有技术中的晶圆边缘曝光单元和平整度传感器的排布示意图；本发明进一步优选地，所述一个曝光区域内Die的排列个数为8个(Die1-Die8)。
进一步地，本发明中的步骤一中的所述光刻机曝光信息包括：光刻机的激光标记尺寸、光刻机的平整度传感器的排布。光刻机的激光标记(laser mark)的尺寸是以所述网格的横纵方向为直角坐标量测的尺寸大小(X/Y轴上的尺寸)。如图2所示，所述光刻机的平整度传感器(leveling sensor)的排布是指多个所述平整度传感器在所述直角坐标系中的横轴方向上的水平排布。本发明优选地，图2中，所述光刻机的平整度传感器的排布为水平依次排布9个(LS1-LS9)。
步骤二、根据步骤一中的所述曝光区域信息以及光刻机曝光信息设定曝光区域规则，使有效Die最大化；本发明优选地，步骤二中利用单元尺寸、曝光区域尺寸、一个曝光区域内Die的排列个数、光刻机的激光标记尺寸以及光刻机的平整度传感器的排布来设定曝光区域规则使所述有效Die最大化。也就是说本实施例根据步骤一中的所述单元尺寸、曝光区域尺寸以及一个曝光区域内排列的8个Die、光刻机的激光标记(laser mark)尺寸、水平排布的9个光刻机的平整度传感器(leveling sensor)来设定曝光区域规则，该被设定的所述曝光区域规则可以使有效Die最大化。
步骤三、利用步骤一中的所述曝光区域信息、光刻机曝光信息以及步骤二中得到的所述曝光区域规则，计算得到最优的网格移位(grid shift)和晶圆边缘非聚焦区域(focus edge clearance，FEC)的值，使晶圆边缘的有效Die被覆盖。也就是说，本实施例的步骤三利用步骤一中的所述单元尺寸、曝光区域尺寸以及一个曝光区域内排列的8个Die、光刻机的激光标记(laser mark)尺寸、水平排布的9个光刻机的平整度传感器(levelingsensor)以及步骤二中得到的所述曝光区域规则来得到最优的网格移位和晶圆边缘非聚焦区域(focus edge clearance，FEC)的值，使晶圆边缘的有效Die被覆盖。所述晶圆边缘的有效Die被覆盖指的是所述晶圆边缘的有效Die被所述平整度传感器(leveling sensor)所覆盖。
本发明进一步优选地，步骤三中计算得到最优的所述网格移位和所述晶圆边缘非聚焦区域的值的方法采用的是迭代法。根据最优的计算结果设定曝光区域的排布，提前避免晶圆边缘离焦。
实施例二
如图4所示，图4显示为本发明的晶圆上曝光区域的排布方法流程图。本发明提供一种晶圆上曝光区域的排布方法，该方法至少包括以下步骤：
步骤一、提供曝光区域信息以及影响曝光区域排布的光刻机曝光信息；在光刻工艺中，光刻机单次实现曝光所能支持的最大区域范围为曝光区域。本发明优选地，步骤一中的所述曝光区域信息包括：单元尺寸、曝光区域尺寸以及一个曝光区域内Die的排列个数。按照所述曝光区域将晶圆表面分成若干大小相同的矩形区域的网格(grid)，每个网格内的区域被称为一个单元cell，每个所述单元里有一个所述曝光区域。所述曝光区域的面积比所述单元的面积略小一些，每一次曝光称为一个“shot”。而所述单元的尺寸(step size)是以所述网格的横纵方向为直角坐标量测的尺寸大小(X/Y轴上的尺寸)。本发明的所述曝光区域的尺寸(shot size)为所述曝光区域在所述直角坐标系中的尺寸大小(X/Y轴上的尺寸)。
把几个不同的版图放在同一张掩模版上，这样一个曝光区域中就可以有几个不同的器件设计(又称为“Die”)，最终制备成几个不同功能的芯片。所述一个曝光区域内Die的排列个数在本发明中指多个Die在所述直角坐标系中的横轴方向上的水平排列。
如图2所示，其中图2显示为现有技术中的晶圆边缘曝光单元和平整度传感器的排布示意图。本发明进一步优选地，所述一个曝光区域内Die的排列个数为8个(Die1-Die8)。本实施例中一个所述Die的宽度为3.15mm。
进一步地，本发明中的步骤一中的所述光刻机曝光信息包括：光刻机的激光标记尺寸、光刻机的平整度传感器的排布。光刻机的激光标记(laser mark)的尺寸是以所述网格的横纵方向为直角坐标量测的尺寸大小(X/Y轴上的尺寸)。如图2所示，所述光刻机的平整度传感器(leveling sensor)的排布是指多个所述平整度传感器在所述直角坐标系中的横轴方向上的水平排布。本发明优选地，图2中，所述光刻机的平整度传感器的排布为水平依次排布9个(LS1-LS9)。本实施例中所述每个平整度传感器的宽度为2.8mm。
本实施例中，如图2所示，一个所述曝光区域内所述8个Die为水平排布，并且水平排布的9个所述平整度传感器的总排布长度大于所述8个Die的水平排布的总排布长度。
本实施例更进一步地，所述Die之间的Pitch值为3.23mm。并且所述光刻机的平整度传感器之间的Pitch值为3.4mm。
步骤二、根据步骤一中的所述曝光区域信息以及光刻机曝光信息设定曝光区域规则，使有效Die最大化；本发明优选地，步骤二中利用单元尺寸、曝光区域尺寸、一个曝光区域内Die的排列个数、光刻机的激光标记尺寸以及光刻机的平整度传感器的排布来设定曝光区域规则使所述有效Die最大化。也就是说本实施例根据步骤一中的所述单元尺寸、曝光区域尺寸以及一个曝光区域内排列的8个Die、光刻机的激光标记(laser mark)尺寸、水平排布的9个光刻机的平整度传感器(leveling sensor)来设定曝光区域规则，该被设定的所述曝光区域规则可以使有效Die最大化。
步骤三、利用步骤一中的所述曝光区域信息、光刻机曝光信息以及步骤二中得到的所述曝光区域规则，计算得到最优的网格移位(grid shift)和晶圆边缘非聚焦区域(focus edge clearance，FEC)的值，使晶圆边缘的有效Die被覆盖。也就是说，本实施例的步骤三利用步骤一中的所述单元尺寸、曝光区域尺寸以及一个曝光区域内排列的8个Die、光刻机的激光标记(laser mark)尺寸、水平排布的9个光刻机的平整度传感器(levelingsensor)以及步骤二中得到的所述曝光区域规则来得到最优的网格移位和晶圆边缘非聚焦区域(focus edge clearance，FEC)的值，使晶圆边缘的有效Die被覆盖。所述晶圆边缘的有效Die被覆盖指的是所述晶圆边缘的有效Die被所述平整度传感器(leveling sensor)所覆盖。
本发明进一步优选地，步骤三中计算得到最优的所述网格移位和所述晶圆边缘非聚焦区域的值的方法采用的是迭代法。根据最优的计算结果设定曝光区域的排布，提前避免晶圆边缘离焦。
综上所述，本发明提供的智能化设定晶圆上曝光区域排布的方法，可以综合考虑到激光比较的尺寸、有效die最大化、平整度传感器的排布这三种情况，提前计算得到最优的曝光区域排布，在保证有效die最大化的同时，提前避免晶圆边缘离焦问题，适用于先进技术节点光刻的发展趋势。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种晶圆上曝光区域的排布方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供曝光区域信息以及影响曝光区域排布的光刻机曝光信息；所述曝光区域信息包括：单元尺寸、曝光区域尺寸以及一个曝光区域内Die的排列个数；所述光刻机曝光信息包括：光刻机的激光标记尺寸、光刻机的平整度传感器的排布；
步骤二、根据步骤一中的所述曝光区域信息以及光刻机曝光信息设定曝光区域规则，使有效Die最大化；
步骤三、利用步骤一中的所述曝光区域信息、光刻机曝光信息以及步骤二中得到的所述曝光区域规则，计算得到最优的网格移位和晶圆边缘非聚焦区域的值，使晶圆边缘的有效Die被覆盖，所述晶圆边缘的有效Die被覆盖指的是所述晶圆边缘的有效Die被所述平整度传感器所覆盖。
2.根据权利要求1所述的晶圆上曝光区域的排布方法，其特征在于：步骤三中计算得到最优的所述网格移位和所述晶圆边缘非聚焦区域的值的方法采用的是迭代法。
3.根据权利要求1所述的晶圆上曝光区域的排布方法，其特征在于：所述一个曝光区域内Die的排列个数为8个。
4.根据权利要求3所述的晶圆上曝光区域的排布方法，其特征在于：一个所述Die的宽度为3.15mm。
5.根据权利要求4所述的晶圆上曝光区域的排布方法，其特征在于：所述光刻机的平整度传感器的排布为水平依次排布9个。
6.根据权利要求5所述的晶圆上曝光区域的排布方法，其特征在于：所述每个平整度传感器的宽度为2.8mm。
7.根据权利要求5所述的晶圆上曝光区域的排布方法，其特征在于：一个所述曝光区域内所述8个Die为水平排布，并且水平排布的9个所述平整度传感器的总排布长度大于所述8个Die的水平排布的总排布长度。
8.根据权利要求7所述的晶圆上曝光区域的排布方法，其特征在于：所述Die之间的Pitch值为3.23mm。
9.根据权利要求8所述的晶圆上曝光区域的排布方法，其特征在于：所述光刻机的平整度传感器之间的Pitch值为3.4mm。
CN201910529996.8A 2019-06-19 2019-06-19 一种晶圆上曝光区域的排布方法 Active CN110187611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910529996.8A CN110187611B (zh) 2019-06-19 2019-06-19 一种晶圆上曝光区域的排布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910529996.8A CN110187611B (zh) 2019-06-19 2019-06-19 一种晶圆上曝光区域的排布方法

Publications (2)

Publication Number Publication Date
CN110187611A CN110187611A (zh) 2019-08-30
CN110187611B true CN110187611B (zh) 2021-06-15

Family

ID=67722418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910529996.8A Active CN110187611B (zh) 2019-06-19 2019-06-19 一种晶圆上曝光区域的排布方法

Country Status (1)

Country Link
CN (1) CN110187611B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104774A (zh) * 2019-12-20 2020-05-05 中芯集成电路制造(绍兴)有限公司 晶圆图的生成方法
CN111103768B (zh) * 2019-12-26 2022-06-07 华虹半导体(无锡)有限公司 一种减少晶圆边缘聚焦不良的方法
CN114442438B (zh) * 2020-11-04 2024-04-26 芯恩（青岛）集成电路有限公司 一种变网格的芯粒排布寻优算法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093977A (ko) * 2005-02-23 2006-08-28 삼성전자주식회사 웨이퍼 에지부 레벨링 방법
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
CN105549335A (zh) * 2016-01-29 2016-05-04 上海华虹宏力半导体制造有限公司 检测光刻机上晶圆边缘图形失像的方法
CN109782545A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 曝光方法和曝光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060093977A (ko) * 2005-02-23 2006-08-28 삼성전자주식회사 웨이퍼 에지부 레벨링 방법
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
CN105549335A (zh) * 2016-01-29 2016-05-04 上海华虹宏力半导体制造有限公司 检测光刻机上晶圆边缘图形失像的方法
CN109782545A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 曝光方法和曝光装置

Also Published As

Publication number Publication date
CN110187611A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
TWI302334B (en) Method for optimizing die placement
JP5225676B2 (ja) 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
US20220320001A1 (en) A mask layout method, a mask layout device, and a mask
US8392854B2 (en) Method of manufacturing semiconductor device by using uniform optical proximity correction
US20220091516A1 (en) Mask reticle
CN1932642A (zh) 标板形状分析和校正方法
CN1879064A (zh) 用于x－架构布局设计的图样识别及度量结构
CN111103768B (zh) 一种减少晶圆边缘聚焦不良的方法
US6854105B2 (en) Chip arrangement determining apparatus and method
CN106971983B (zh) 半导体结构、半导体晶圆及形成非矩形管芯的方法
CN111128829B (zh) 对准方法及校准方法
CN110587835A (zh) 一种光栅硅片的切割方法
JP2009282386A (ja) フォトマスクと半導体チップの製造方法
CN109782545A (zh) 曝光方法和曝光装置
CN113990777A (zh) 良率晶圆图的形成方法及装置、可读存储介质、终端
JPH04252016A (ja) パターン描画方法
CN115101466A (zh) 晶圆校准方法
US20120295186A1 (en) Double patterning mask set and method of forming thereof
CN110568732A (zh) 一种半导体结构及其制作方法
WO2024066218A1 (zh) 掩膜版及其布局方法、芯片的排版图形
US20230195002A1 (en) Exposure device and method for manufacturing semiconductor device
JP2000195824A (ja) 半導体チップの配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant