CN115101466A - 晶圆校准方法 - Google Patents
晶圆校准方法 Download PDFInfo
- Publication number
- CN115101466A CN115101466A CN202210629214.XA CN202210629214A CN115101466A CN 115101466 A CN115101466 A CN 115101466A CN 202210629214 A CN202210629214 A CN 202210629214A CN 115101466 A CN115101466 A CN 115101466A
- Authority
- CN
- China
- Prior art keywords
- wafer
- set value
- points
- calibration method
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种晶圆校准方法，晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布，然后建立网格坐标系，在晶圆上设置四个呈方形分布的定位点，所述晶圆的对准标记包括所有的定位点，利用所述对准标记进行晶圆校准。本发明通过在晶圆上设置四个呈方形分布的定位点获取满足具有不同尺寸芯片的晶圆定位要求的对准标记，确保晶圆校准的确定性和唯一性。进一步地，本发明根据第一设定值、第二设定值及晶圆上芯片的横向单位长度和纵向单位长度设置定位点，晶圆均分而成的四个扇形区域中每个扇形区域内设置有一个定位点，且定位点位于晶圆表面的二分之一半径处附近，提高了晶圆校准结果的准确性。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种晶圆校准方法。
背景技术
在晶圆制造工厂内，缺陷监控是在线工艺中必不可少的重要环节。现有的缺陷监控通常需要建立缺陷扫描程式，通过对线上流片的不同工艺节点的缺陷进行实时监控，从而完成对工艺以及产品良率的监控。
缺陷监控的一个重要前提条件是保证晶圆上芯片位置校准的准确性和唯一性，而当前的芯片位置校准方法的必要条件是晶圆的特定位置内具有数量足够多且形状相同的特征图形。参阅图1，目前缺陷扫描机台常用的晶圆校准原理为：在特定尺寸(例如尺寸为60mm×20mm)的预选框11内人为设定两个初始点a1和a2，缺陷扫描机台以初始点a1和a2为起点，初始点a1和a2之间的间距为单位长度d，在初始点a1和a2所在的直线上选定多个间距相同的特征图形A作为定位点a3、a4和a5，并利用同一排的等间距的多个特征图形A(至少包括初始点a1和a2以及定位点a3、a4和a5)作为对准标记12完成对晶圆1的水平定位校准。即，所述对准标记12的规格(Alignment Mask Specifications)包括：构成所述对准标记12的所有特征图形A均位于所述预选框11内；任意相邻两个特征图形A的间距相等(均为所述单位长度d)；特征图形A的数量至少为五个且所有特征图形A均位于同一直线上；所有的特征图形A清晰，且形状和大小均相同。
如上所述，目前所采用的晶圆校准原理中，实现对准(Alignment)的一个必要条件是晶圆的特定位置内具有足够多的重复的特征图形。参阅图2，当芯片21的尺寸较小时，晶圆2上排布的芯片21较多，相应设置的特征图形A的数量较多，因此，在后续设置对准标记的过程中，可以轻松地在预选框22内选取用于晶圆对准的对准标记。然而，参阅图3，当芯片31的尺寸较大时，晶圆3上排布的芯片31较少，相应设置的特征图形A的数量较少，因此，在后续设置对准标记的过程中，很难在预选框32中选取适合于晶圆对准的对准标记，从而无法实现晶圆的定位校准。
鉴于此，需要一种方法满足不同尺寸芯片晶圆的定位要求，实现对于各种尺寸芯片晶圆的在线工艺缺陷监测。
发明内容
本发明的目的在于提供一种晶圆校准方法，满足具有不同尺寸芯片的晶圆定位要求，确保晶圆校准结果的准确性。
为了达到上述目的，本发明提供了一种晶圆校准方法，包括：
提供晶圆，所述晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布；
建立网格坐标系，在晶圆上设置四个呈方形分布的定位点，所述晶圆的对准标记包括所有的定位点；以及，
利用所述对准标记进行晶圆校准。
可选的，所述晶圆均分而成的四个扇形区域中，每个扇形区域内设置有一个所述定位点，且所述定位点位于所述晶圆的四分之一半径处至四分之三半径处之间的区域内。
可选的，设置所述定位点的方法包括：
将单行特征图形的数量最大值设置为第一设定值，将单列特征图形的数量最大值设置为第二设定值；
根据所述第一设定值和所述第二设定值计算得到四个不同的位置坐标，四个所述位置坐标对应的特征图形即为所述定位点。
可选的，所述第一设置值和所述第二设定值的比值大于或等于一。
可选的，在建立网格坐标系之后，设置所述第一设定值和所述第二设定值之前，还包括：
将位于同一芯片的对角线处的两个特征图形设置为起始点，获取两个所述起始点的坐标；
根据两个所述起始点的坐标计算所述芯片的横向单位长度和纵向单位长度。
可选的，四个不同的所述位置坐标分别为(P1,Q1)、(P1,Q2)、(P2,Q1)和(P2,Q2)，计算所述位置坐标的方法包括：
Q1＝M/4；
Q2＝M-Q1+m；
P1＝N/4；
P2＝N-P1+n；
其中，M为第一设定值，N为第二设定值，m为所述芯片的横向单位长度，n为所述芯片的纵向单位长度，采用进一法对P1和Q1取整数。
可选的，在设定所述起始点之后，设置所述第一设定值和所述第二设定值之前，还包括：
获取所有的特征图形分别对应的位置坐标。
可选的，所有的特征图形的形状和大小均相同。
可选的，所述特征图形的形状包括十字型。
可选的，所述晶圆校准方法用于缺陷扫描机台的晶圆校准。
综上所述，本发明提供一种晶圆校准方法，晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布，然后建立网格坐标系，在晶圆上设置呈方形分布的四个定位点，所述晶圆的对准标记包括所有的定位点，利用所述对准标记进行晶圆校准。本发明在晶圆上建立网格坐标系，设置四个呈方形分布的定位点以获取晶圆的对准标记，满足具有不同尺寸芯片的晶圆定位要求，确保晶圆校准的确定性和唯一性。
进一步地，本发明根据表征单行特征图形的数量最大值的第一设定值、表征单列特征图形的数量最大值的第二设定值，以及晶圆上芯片的横向单位长度和纵向单位长度计算得到定位点的位置坐标，以使晶圆均分而成的四个扇形区域中每个扇形区域内设置有一个定位点，且定位点位于晶圆表面的二分之一半径处附近，提高了晶圆校准结果的准确性。
附图说明
图1为一晶圆的校准示意图；
图2为一小尺寸芯片晶圆的校准示意图；
图3为一大尺寸芯片晶圆的校准示意图；
图4为本发明一实施例提供的晶圆校准方法的流程图；
图5至图8为本发明一实施例提供的晶圆校准方法中各个步骤对应的晶圆校准示意图；
其中：
1-晶圆；11-预选框；12-对准标记；
2-晶圆；21-芯片；22-预选框；
3-晶圆；31-芯片；32-预选框；
4-晶圆；41-芯片；42-切割道；43-对准标记；
A-特征图形；a1、a2-起始点；a3、a4、a5-定位点；
B-特征图形；b1、b2-起始点；b3、b4、b5、b6-定位点。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4为本发明一实施例提供的晶圆校准方法的流程图。参阅图4，本实施例所述的晶圆校准方法包括：
步骤S01：提供晶圆，所述晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布；
步骤S02：建立网格坐标系，在晶圆上设置四个呈方形分布的定位点，所述晶圆的对准标记包括所有的定位点；以及，
步骤S03：利用所述对准标记进行晶圆校准。
图5至图8为本实施例提供的晶圆校准方法中各个步骤对应的晶圆校准示意图，下面结合图5至图8详细介绍本实施例所述的晶圆校准方法。
首先，参阅图5，执行步骤S01，提供晶圆4，所述晶圆4上阵列排布有多个芯片41，相邻芯片41的对角之间设置有特征图形B，所有的特征图形B呈网格状排布。本实施例中，所有的特征图形B的形状及大小均相同，且所述特征图形B的形状均为十字型，在本发明的其他实施例中，所述特征图形B的形状可以根据实际需要设置为其他规则或不规则图形，本发明对此不作限制。需要说明的是，相邻芯片41之间的区域为晶圆4的切割道42，所述特征图形B设置于所述切割道42内，且所述特征图形B的长度b1小于所述切割道42的横向宽度w1，所述特征图形B的宽度b2小于所述切割道42的纵向宽度w2。
接着，参阅图6至图8，执行步骤S02，建立网格坐标系，在晶圆4上设置四个呈方形分布的定位点，所述晶圆4的对准标记43包括所有的定位点。本实施例中，所述网格坐标系的原点O(0,0)设置于晶圆4外，在本发明的其他实施例中，所述网格坐标系的原点O可以根据实际需要设置于晶圆4内或其他任意位置处，本发明对此不作限制。本实施例中，所有的特征图形B呈四行五列的网格状排布，在本发明的其他实施例中，所述特征图形B的网格状排布的行数和列数与晶圆4上芯片41的设置方式有关。
具体的，采用所述四点校准法设置所述定位点，所述四点校准法包括如下步骤。
首先，参阅图6，将位于同一芯片41(所述芯片41可以为晶圆4中的任意个芯片41)的对角线处的两个特征图形B设置为起始点，例如图6中的起始点b1和b2，获取两个所述起始点b1和b2的坐标，即b1(2,2)，b2(3,3)；根据两个所述起始点b1和b2的坐标计算所述芯片41的横向单位长度m和纵向单位长度n。具体的，所述横向单位长度m为所述起始点b1和b2的横向坐标之差的绝对值，即m＝|2-3|＝1，所述纵向单位长度m为所述起始点b1和b2的纵向坐标之差的绝对值，即n＝|2-3|＝1。
接着，将单行特征图形B的数量最大值设置为第一设定值M，将单列特征图形B的数量最大值设置为第二设定值N。可选的，可以通过缺陷扫描机台获取所有的特征图形B分别对应的位置坐标，并根据所有的特征图形B的位置坐标计算得到所述第一设定值M和所述第二设定值N。本实施例中，单行特征图形B的数量的最大值为5，单列特征图形B的数量的最大值为4，因此，M＝5，N＝4。需要说明的是，一片晶圆的最小单位是一个芯片，因此，曝光出一个完整芯片的最低要求是所述第一设置值M和所述第二设定值N的比值大于或等于一，即M/N≥1。
随后，参阅图7和图8，根据所述第一设定值M和所述第二设定值N计算得到四个不同的位置坐标，四个所述位置坐标对应的特征图形B即为所述定位点。本实施例中，四个不同的所述位置坐标分别为(P1,Q1)、(P1,Q2)、(P2,Q1)和(P2,Q2)，计算所述位置坐标的方法包括：
Q1＝M/4；
Q2＝M-Q1+m；
P1＝N/4；
P2＝N-P1+n；
其中，M为第一设定值，N为第二设定值，m为横向单位长度，n为纵向单位长度，采用进一法对P1和Q1取整数。
示例性的，所述第一设定值M＝5，所述第二设定值N＝4，所述芯片41的横向单位长度m＝1，所述芯片41的纵向单位长度n＝1。因此，Q1＝5/4＝1.25，采用进一法对Q1进行取整，最终得到Q1＝2，Q2＝5-2+1＝4；同理，P1＝4/4＝1，采用进一法对P1进行取整，最终得到P1＝1，P2＝4-1+1＝4。相应的，定位点b3的位置坐标为(1,2)，定位点b4的位置坐标为(1,4)，定位点b5的位置坐标为(4,2)，定位点b6的位置坐标为(4,4)，所述定位点b3、b4、b5和b6构成所述对准标记43。
接着，继续参阅图7和图8，执行步骤S03，利用所述对准标记43进行晶圆校准。本实施例中，结合所述对准标记43中所有定位点的位置坐标可知，所述定位点b3、b4、b5和b6呈方形分布，所述晶圆4均分而成的四个扇形区域中，每个扇形区域内设置有一个所述定位点，且所有的定位点均位于所述晶圆4的二分之一半径处，以使所述对准标记43可以满足晶圆4中各个位置的定位要求，从而确保晶圆中不同位置的校准结果的准确性。由于三点即可确定一个平面，因此，缺陷扫描机台可以根据所述对准标记43对所述晶圆4进行定位校准(Alignment)，从而确保晶圆校准的确定性和唯一性。可选的，所述定位点也可以位于所述晶圆4的四分之一半径处至四分之三半径处之间的区域内。
同时，由于所述定位点b3、b4、b5和b6的位置坐标与所述第一设定值M、所述第二设定值N、所述横向单位长度m和所述纵向单位长度n有关，因此，本实施例所述的所述晶圆校准方法可以满足具有不同尺寸芯片的晶圆定位要求。本实施例中，所述晶圆校准方法用于缺陷扫描机台的晶圆校准，从而实现各种尺寸芯片晶圆的在线工艺缺陷监测，在本发明的其他实施例中，所述晶圆校准方法可以用于其他需要进行晶圆对准的半导体机台及相关的工艺流程中。
综上所述，本发明提供一种晶圆校准方法，晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布，然后建立网格坐标系，在晶圆上分别设置四个呈方形分布定位点，所述晶圆的对准标记包括所有的定位点，利用所述对准标记进行晶圆校准。本发明在晶圆上建立网格坐标系，设置四个呈方形分布的定位点以获取晶圆的对准标记，满足具有不同尺寸芯片的晶圆定位要求，确保晶圆校准的确定性和唯一性。
进一步地，本发明根据表征单行特征图形的数量最大值的第一设定值、表征单列特征图形的数量最大值的第二设定值，以及晶圆上芯片的横向单位长度和纵向单位长度计算得到定位点的位置坐标，以使晶圆均分而成的四个扇形区域中每个扇形区域内设置有一个定位点，且定位点位于晶圆表面的二分之一半径处附近，提高了晶圆校准结果的准确性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种晶圆校准方法，其特征在于，包括：
提供晶圆，所述晶圆上阵列排布有多个芯片，相邻芯片的对角之间设置有特征图形，所有的特征图形呈网格状排布；
建立网格坐标系，在晶圆上设置四个呈方形分布的定位点，所述晶圆的对准标记包括所有的定位点；以及，
利用所述对准标记进行晶圆校准。
2.如权利要求1所述的晶圆校准方法，其特征在于，所述晶圆均分而成的四个扇形区域中，每个扇形区域内设置有一个所述定位点，且所述定位点位于所述晶圆的四分之一半径处至四分之三半径处之间的区域内。
3.如权利要求1或2所述的晶圆校准方法，其特征在于，设置所述定位点的方法包括：
将单行特征图形的数量最大值设置为第一设定值，将单列特征图形的数量最大值设置为第二设定值；
根据所述第一设定值和所述第二设定值计算得到四个不同的位置坐标，四个所述位置坐标对应的特征图形即为所述定位点。
4.如权利要求3所述的晶圆校准方法，其特征在于，所述第一设置值和所述第二设定值的比值大于或等于一。
5.如权利要求3所述的晶圆校准方法，其特征在于，在建立网格坐标系之后，设置所述第一设定值和所述第二设定值之前，还包括：
将位于同一芯片的对角线处的两个特征图形设置为起始点，获取两个所述起始点的坐标；
根据两个所述起始点的坐标计算所述芯片的横向单位长度和纵向单位长度。
6.如权利要求5所述的晶圆校准方法，其特征在于，四个不同的所述位置坐标分别为(P1,Q1)、(P1,Q2)、(P2,Q1)和(P2,Q2)，计算所述位置坐标的方法包括：
Q1＝M/4；
Q2＝M-Q1+m；
P1＝N/4；
P2＝N-P1+n；
其中，M为第一设定值，N为第二设定值，m为所述芯片的横向单位长度，n为所述芯片的纵向单位长度，采用进一法对P1和Q1取整数。
7.如权利要求5所述的晶圆校准方法，其特征在于，在设定所述起始点之后，设置所述第一设定值和所述第二设定值之前，还包括：
获取所有的特征图形分别对应的位置坐标。
8.如权利要求1所述的晶圆校准方法，其特征在于，所有的特征图形的形状和大小均相同。
9.如权利要求1或8所述的晶圆校准方法，其特征在于，所述特征图形的形状包括十字型。
10.如权利要求1所述的晶圆校准方法，其特征在于，所述晶圆校准方法用于缺陷扫描机台的晶圆校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210629214.XA CN115101466A (zh) | 2022-05-30 | 2022-05-30 | 晶圆校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210629214.XA CN115101466A (zh) | 2022-05-30 | 2022-05-30 | 晶圆校准方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101466A true CN115101466A (zh) | 2022-09-23 |
Family
ID=83288861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210629214.XA Pending CN115101466A (zh) | 2022-05-30 | 2022-05-30 | 晶圆校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101466A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115719724A (zh) * | 2023-01-06 | 2023-02-28 | 广州粤芯半导体技术有限公司 | 晶圆校准方法、装置、计算机设备及可读存储介质 |
-
2022
- 2022-05-30 CN CN202210629214.XA patent/CN115101466A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115719724A (zh) * | 2023-01-06 | 2023-02-28 | 广州粤芯半导体技术有限公司 | 晶圆校准方法、装置、计算机设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102387947B1 (ko) | 오버레이 패턴을 갖는 반도체 소자 | |
| KR102287757B1 (ko) | 오버레이 교정 데이터를 수정하는 방법 | |
| CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
| US20210296392A1 (en) | Flat Panel Array with the Alignment Marks in Active Area | |
| JPH02143544A (ja) | 目合せ用バーニヤパターンを備えた半導体装置 | |
| JP2002134396A (ja) | 半導体装置の製造方法および半導体パターン自動調節装置 | |
| CN115101466A (zh) | 晶圆校准方法 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| CN110187611B (zh) | 一种晶圆上曝光区域的排布方法 | |
| WO2020197571A1 (en) | Method for measuring and correcting misregistration between layers in a semiconductor device, and misregistration targets useful therein | |
| US7160656B2 (en) | Method for determining pattern misalignment over a substrate | |
| CN111128829B (zh) | 对准方法及校准方法 | |
| KR100488543B1 (ko) | 포토리소그래피 공정용 레티클 제작방법 | |
| US6486565B2 (en) | Semiconductor device | |
| CN116170955B (zh) | 一种精细线路的动态蚀刻补偿方法 | |
| CN110515966B (zh) | 缺陷扫描机台间高匹配度扫描程式的快速建立方法 | |
| TW201841219A (zh) | 圖案配置修正的方法及系統 | |
| JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
| JP2009282386A (ja) | フォトマスクと半導体チップの製造方法 | |
| US10126646B2 (en) | Method of calculating a shift value of a cell contact | |
| CN112882340B (zh) | 光罩、监控片及晶圆表面清洗精度的监测方法 | |
| US20120019279A1 (en) | Method and pattern carrier for optimizing inspection recipe of defect inspection tool | |
| KR100506818B1 (ko) | 반도체 기판의 이동위치 설정방법 및 반도체 기판의검사방법 | |
| CN111474827B (zh) | 监控光刻机镜头闪烁程度的方法 | |
| TWI817815B (zh) | 加工裝置的加工作業方法及加工系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |