TW201841219A - 圖案配置修正的方法及系統 - Google Patents

圖案配置修正的方法及系統 Download PDF

Info

Publication number
TW201841219A
TW201841219A TW107100991A TW107100991A TW201841219A TW 201841219 A TW201841219 A TW 201841219A TW 107100991 A TW107100991 A TW 107100991A TW 107100991 A TW107100991 A TW 107100991A TW 201841219 A TW201841219 A TW 201841219A
Authority
TW
Taiwan
Prior art keywords
substrate
points
transformation
grain
die
Prior art date
Application number
TW107100991A
Other languages
English (en)
Other versions
TWI663632B (zh
Inventor
塔梅爾 克斯古
正方 陳
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201841219A publication Critical patent/TW201841219A/zh
Application granted granted Critical
Publication of TWI663632B publication Critical patent/TWI663632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在此發明的一實施例中，揭露一種修正一基材上之圖案配置的方法。此方法從偵測一基材的三個參考點開始。偵測複數組的三個晶粒位置點，各組指示一晶粒結構的一方向，此複數組包含與一第一晶粒有關的一第一組及與一第二晶粒有關的一第二組。對於基材上的第一及第二晶粒的方向計算一區域變換。從複數組的三個晶粒位置點中選擇出三個方向點，其中此些方向點並非在相同晶粒中。從此些由複數組的三個晶粒位置點中選擇出的三個方向點計算此基材的第一全域變換，且儲存此基材的第一全域變換及區域變換。

Description

圖案配置修正的方法
本揭露之複數個實施例一般係關於加工一個或多個基材的方法，特別是關於進行光微影製程的方法。
微影技術一般被採用來產生電性特徵，該些電性特徵被合併作為基材上形成的晶粒的一部分。根據此技術，一種光敏光阻劑典型地用於基材的表面。接著，一圖案產生器利用光曝露光敏光阻劑中被選擇來當作部分的圖案的區域，來使被選擇的區域中的光阻劑起化學變化，以產生一遮罩。此遮罩被用以在產生最終組成晶粒的電性特徵時轉移一圖案。
然而，由於電性特徵的形成涉及多種操作，為了對齊連接，對於形成個別晶粒的複數個遮罩需要高的配置(placement)精準度，以使得連接對齊。此配置精準度的需求限制產量且增加成本。在複數議題中，基材翹曲尤其可能導致個別晶粒的連接誤置。在拾放操作時，過度的晶粒位移也會導致產量的損失。因此，當利用傳統微影時，用切割後的誤置晶片來形成一模製面板可能導致建造製程中圖案層疊的困難度。
因此，需要一種改良的光微影系統及方法。
在此發明的一實施例中，揭露一種修正一基材上之圖案配置的方法。此方法從偵測一基材的三個參考點開始。偵測複數組的三個晶粒位置點，各組指示一晶粒結構的一方向，此複數組包含與一第一晶粒有關的一第一組及與一第二晶粒有關的一第二組。對於基材上的第一及第二晶粒的方向計算一區域變換。從複數組的三個晶粒位置點中選擇出三個方向點，其中此些方向點並非在相同晶粒中。從此些由複數組的三個晶粒位置點中選擇出的三個方向點計算此基材的第一全域變換，且儲存此基材的第一全域變換及區域變換。
在此發明的一實施例中，揭露一種用於修正基材上的圖案配置的系統。此系統包括一處理器及一記憶體。其中此記憶體包括一使用程序，此使用程序配置成進行修正一基材上的依圖案配置的一操作。此操作從偵測一基材的三個參考點開始。偵測複數組的三個晶粒位置點，各組指示一晶粒的一方向，此複數組的三個晶粒位置點包括與一第一晶粒有關的一第一組及與一第二晶粒有關的一第二組。對於基材上的第一及第二晶粒方向計算一區域變換。從此複數組的三個晶粒位置點中選擇三個方向點，其中此些方向點並非相同組中的成員。由三個方向點計算此基材的第一全域變換，且儲存此基材的第一全域變換及區域變換。
本發明包含在光微影製程中於基材上修正一圖案配置的方法及裝置。在一實施例中，此基材被移送至一測量工具上。測量此基材以確定基材上的晶粒位置、晶粒歪斜、基材翹曲、及其他圖案分佈繪圖(mapping)。接著移動此基材至一數位微影系統以在其中進行加工。利用一每一晶粒數位遮罩對齊修正(per-die digital mask alignment correction)來修正基材上的晶粒誤置。基於取自測量工具的測量結果，利用基於模型的圖案配置修正演算法，進行促使各個晶粒配置錯誤的基材翹曲的修正。
第1圖係設置在測量系統100中的基材104的示意圖。此測量系統100可有一掃描器160。此掃描器160可在第一方向161及第二方向163上移動以完整測量基材104。此掃描器160可利用雷射、光學、聲音感測器，或其他技術來測量與在基材104上形成的結構，例如是晶粒相關的位置資訊。
測量系統100可有一控制器170。或者，此測量系統100可耦接控制器170。控制器170可有一中央處理器(central processing unit, CPU)172及記憶體174。控制器170可選擇性的有輸入輸出裝置176，控制器170可從輸入輸出裝置176與其他裝置如人類互相聯繫。記憶體174可儲存CPU 172上執行的程式碼。記憶體174可另外儲存資訊，例如是與基材104有關的測量結果和製程參數。
基材104可有一外邊緣110、一頂表面118、及一凹口112。凹口112可用來定向基材104。基材104可能有複數個晶粒152設置於頂表面118上。可排列晶粒152成列154及行150。或者，可排列晶粒152成其他合適的型態，例如是放射狀或是在同心圓中。
掃描器160可跨越基材104移動，以提供基材104上特徵的測量結果，尤其例如是各個晶粒152沿著X、Y及Z笛卡爾座標、或是沿著極座標的測量結果。舉例來說，掃描器160可測量第一晶粒142中或沿著第一晶粒142的位置。掃描器160可另外測量基材104上的參考標記(未繪示)。此測量結果可儲存在記憶體174中，且與一個或多個基材104有關。可使儲存在記憶體174中的資訊在其他製程設備中可被存取，其他製程設備例如是下文參照第3圖所述之光微影系統。
來自測量系統100的測量結果可用來確定晶粒152的位置與晶粒152預測或計畫的配置相比是否為歪斜或未對齊的。來自測量系統100的測量結果也可用來產生基材104的全域型態，也就是說基材104的形狀。舉例來說，此全域型態可用來指出且修正翹曲。第2A-2D圖描繪第1圖中基材的全域型態的例子。應該了解的是，基材104可有變換的全域型態，其可以來自測量系統的測量資料進行建模，且本文所提供的例子僅為傳達對於一個或多個基材104可能有的全域型態的理解。
高階的翹曲影響可由不同形式呈現，例如是如第2A-2D圖所示。基材翹曲係由高階全域2D模型所表徵，而晶粒誤置/位置可以線性模型進行建模。可選擇性地將修正用於基材的不同區域，此些區域對應到各個晶粒位置或沿著全域2D模型指示的表面。然而，應該了解的是，也可利用3D模型以決定翹曲和晶粒位置的位置及型態。
第2A圖繪示一基材104A靜置於平坦面290。基材104A可能有一凹型態，其中邊緣210向上彎曲且遠離平坦面290。舉例來說，此凹型態可能看起來是盤子的形狀。第2B圖繪示一基材104B靜置於平坦面290。基材104B可能有一凸型態，其中邊緣210與平坦面290接觸，且基材104的中央部230向上升高遠離平坦面290。舉例來說，此凸型態可能看起來是倒置的盤子的形狀。另外，翹曲可包含兩個或多個型態的結合。此種型態可表現為正弦曲線或其他曲線類型的形狀。第2C圖繪示一基材104C靜置於平坦面290。基材104C可能有一正弦曲線型態，其中第一邊緣212升高遠離平坦面290，且第二邊緣214置於平坦面290上。第2D圖繪示一基材104D靜置於平坦面290。基材104D可能有延伸超出一周期的一正弦曲線型態。舉例來說，第一邊緣212、第二邊緣214及中央部230可被升高遠離平坦面290。且基材104D的其他部分置於平坦面290上。第2A-2D圖繪示的基材104的型態僅為說明，且應該了解的是簡單和複雜的其他型態，可於基材上呈現且模型化。
可利用來自測量系統的測量結果將基材104模型化，並在進一步的加工中修正基材上誤置的晶粒位置及翹曲。舉例來說，可利用此測量結果來形成一區域級晶粒模型，以確定各個晶粒的x/y旋轉、延伸、及偏移(區域變換)。所述模型可用各個且每個晶粒上的至少三個點來計算此種模型。與一特定晶粒有關的測量結果的點可對應到一個組。舉例來說，可有「n」組測量結果的點對應到基材上晶粒的數量。另外，可產生基材104的一全域模型，其標示翹曲或全域x/y旋轉、延伸、及基材104的整個頂表面118的偏移(也就是說全域變換)。此全域模型可利用至少三個點(各個點來自不同組晶粒測量結果)、三個分開的對齊標記、或其他遠端的參考測量結果來計算全域變換。利用區域變換與全域變換的組合修改製程參數以確保晶粒層級操作，例如是一光微影操作，更佳的對齊精確度。
第3圖是設置在光微影系統300中的基材104的示意圖。光微影系統300可包含被一對支撐件支撐的一對軌道。兩個或多個吸盤330可沿著第一方向361及第二方向363上的軌道移動。此軌道及支撐件可在操作中利用空氣支承系統、磁通道或其他合適的技術抬起。吸盤330可為固定基材104的真空吸盤。基材104固定於吸盤330上時，吸盤330及基材104之間有最小位置差異。
光微影系統300可包含測量設置於一個或多個吸盤330上之基材104的位置資訊的編碼器。在操作中，可用複數個干涉儀測量吸盤330上的基材104的位置。干涉儀可在Z方向，也就是說垂直方向上，對齊跟編碼器相比位置距離基材更近的鏡子。此干涉儀可為任何合適的干涉儀，例如是高穩定度平面鏡干涉儀。可將利用干涉儀或編碼器測量出的基材104的位置資訊提供給控制器170，其可另外控制吸盤330的動作。控制器170可與測量系統100電性耦接，並與之傳達基材104的資訊。舉例來說，測量系統100可提供控制器170適合計算基材104的全域及區域變換的測量資訊。
光微影系統300可包含一個或多個處理單元362。此處理單元362可與上述控制器170通信。處理單元362可被一支撐件支撐。兩個或多個吸盤可從處理單元362下通過。在一實施例中，處理單元362係一圖案產生器，此圖案產生器被配置以在一微影製程中曝露光阻劑。在一些實施例中，可配置處理單元362以進行一無遮罩微影製程。利用處理單元362來使得基材104的無遮罩直接圖案化發生。在一例子中，處理單元362可包含設置複數個影像投影系統。在操作中，一個或多個吸盤330可從一承載位置開始移動且從處理單元362下通過。為加工及/或指數化基材104，此吸盤也可沿著第二軌道在一垂直方向上移動。或者，為加工及/或指數化設置在吸盤330上的基材104，處理單元362可在吸盤330上於第一方向及/或第二方向移動。
為了修正基材104上的晶粒誤置，測量系統100及微影系統300可利用從測量系統100得到的測量結果資訊做相應的改變，以調整在微影製程中處理單元362提供的數位遮罩。微影系統300可偵測三個或多個參考點以計算基材104的第二全域變換。一般來說，這與測量系統100中獲取的全域變換不同。第二全域變換與從測量系統100得到的每個晶粒區域變換結合，以計算基材104的有效變換。此有效變換可為基材104表面的2D模型呈現。或者，此有效變換可為基材104表面的3D模型。此有效變換應用於在掃描中對微影系統300的數位遮罩的修正，以印刷一層材料在基材104上。若誤置特徵有可重複性，也就是說從一個到下個基材的區域變換為一致的，利用測量系統100，只測量有限數目的晶粒而非所有晶粒，可更快的產生各個單獨的基材104的離線特徵分析。此過程也可應用於一些不需要完全正確的例子中，例如是在一近似值就足夠處。
第4圖是描繪基材104上複數個晶粒152特徵的示意圖。此示意圖僅表示基材104上未對齊及歪斜的晶粒152。基材104可能有第一列410、第二列420、及第n列430的晶粒152。基材104的頂表面118上的晶粒152可能未對齊，使第一列410的晶粒152可能沿著曲線狀排列(用虛線表示)。相反的，第二列420可能更加線性對齊，如虛線所示。在一些實施例中，各個列410、420、430可能跟相鄰列未對齊，或甚至是基材104與下個基材不同。各個列410、420、430中，晶粒152可能另外相對於相鄰晶粒歪斜。
第一晶粒142可具有形成在其中或其上的複數個特徵452。第一晶粒142可具有形成在其中的互連件453及通孔455。通孔455及互連件453可將第一晶粒142的特徵452與第一晶粒142的其他特徵452連接。或者，可配置特徵452、通孔455及互連件453以對齊其他晶粒或晶片上形成的特徵。在一個到下個的操作中，區域及全域變換可幫助使遮罩對齊於特徵。舉例來說，第一晶粒142可有沿著第一列410方向的一第一特徵461及一第二特徵462。區域變換提供第一特徵461及第二特徵462的位置資訊，使接下來的操作對齊上述特徵。舉例來說，在臨界尺寸中進行一蝕刻操作以在第一及第二特徵461、462中形成一通孔。因此，即使是基材104上晶粒152的未對齊及歪斜，也可藉由以上介紹的基材104及晶粒152的全域及區域變換修正加工。
第5圖描繪對於在基材上的晶粒的位置產生全域變換的方法。在操作510中，在基材上的各個晶粒上偵測三個或多個點以計算各個晶粒的方向以進行區域變換。在一實施例中，此三個點可沿著晶粒週邊彼此較遠的隔開。在一第二實施例中，可偵測各個晶粒的頂點以更加確定晶粒的形狀及方向。此些頂點提供晶粒各個側段的交集。因此，此些頂點描繪表示晶粒限制區域的外邊緣的點。一組點可與各個晶粒有關。
在操作520中，至少三個點用來計算基材的全域變換。此全域變換可用來表徵基材翹曲或其他不規則型態。從不同組偵測到的點中選擇出三個點。選擇出的三組或多組在基材上可為互相遠離的方向。此全域變換可從分佈於基材上的參考點計算。舉例來說，基材可有三個或多個與晶粒無關的參考點。可從基材的頂表面提供參考點，其可被測量且用來計算基材的全域變換。
在其他選擇中，計算基材的全域變換可能需要測量基材的x/y旋轉數值、測量基材的延伸數值、測量基材上晶粒的方向數值、及從測量出的數值計算全域變換。
在又其他選擇中，所有從各個晶粒偵測到的點可利用變化量與平滑函數的比對來表徵基材翹曲。此翹曲產生一連續變化量，且當晶粒誤置為大部分分散時可用多項式近似。另外，可產生每個晶粒模型以比對以全域變換進行建模的基材中的變化量。因此，可以藉由建立在每個晶粒層級模型化的問題的結合，一起產生此兩個模型，也就是說區域變換和全域變換。綜上所述，可產生一結合的模型以捕捉此每個晶粒變化及全域翹曲影響。
在操作530中，儲存基材的全域變換及區域變換。此變換可能儲存在記憶體以使其他設備可存取。在一實施例中，此變換儲存在測量系統且被其他製程設備存取。在另一實施例中，此變換儲存在微影系統中。在又另一實施例中，此變換儲存在能被網路連接設備存取的網路存儲中。
第5圖中揭露的方法提供予偵測基材的參考點及晶粒位置，及計算基材上晶粒的區域變換及全域變換，以修正基材上晶粒的圖案配置。此些變換儲存於可被在基材製程中採用的其他半導體設備存取的位置。此方法被充分的擴展至半導體製程設備中的基材製程。舉例來說，此變換可用於在蝕刻基材時調整或使用一遮罩。
第6圖描繪對於在基材上的微影操作產生有效變換的方法。在操作610中，偵測至少三個參考點以計算新全域變換。可用設置有基材的微影工具、蝕刻工具、或其他合適的半導體製程工具進行此偵測。在一實施例中，微影工具偵測至少三個參考點以計算新全域變換。用半導體製程工具計算出的新全域變換可與先前用測量工具計算的全域變換不同。
在操作620中，用製程工具計算出的新全域變換與測量工具提供的每個晶粒區域變換結合，以產生一有效變換。此有效變換為每個晶粒歪斜及基材型態的結合。新全域變換可由與以上揭露的測量工具提供的計算全域變換的方法類似的方式計算。舉例來說，基材上的參考點、晶粒位置標記、點或頂點、或其他合適的測量位置，可用來把基材型態模型化。
在操作630中，此有效變換用來修正製程工具的數位遮罩。舉例來說，微影系統的數位遮罩可能藉由提供有效變換至數位遮罩，被歪斜、旋轉、拉伸、或除此以外的方式修改。在掃描以印刷重分配的微影層時，數位遮罩對齊實際上的基材上的晶粒位置以確認特徵在允許的臨界尺寸中正確的形成。
參照第6圖所描述的方法可以多種半導體製程工具使用。數位遮罩的有效變換相當適合且提供給微影掃描中對數位遮罩的修正。有效變換有利地用基於模型的圖案配置修正對齊每個晶粒數位遮罩，並與晶粒結構方向一起修正基材翹曲。在晶粒結構上印刷重分配的微影層之前，此有效變換利用微影工具中的每個晶粒數位遮罩對齊修正來修正晶粒結構的方向。
如果測量出的晶粒誤置從一個到另一個基材為可重複的，也就是說，各個基材享有可重複的圖案，則藉由只測量有限數目的晶粒而非所有晶粒，可用測量工具更快的產生離線特徵分析。這也可在一些不需要高正確率的例子中進行。如果複數個晶粒被拾放至一組(晶粒組)，來自各個組的三個測量結果已足以計算整個組的x/y旋轉、延伸、及偏移。藉由消除冗餘的測量結果，可增加特徵分析產量。除了形成「晶粒組」的晶粒，產生出的模型保持相同，且測量結果組數對應到晶粒組的數量而非晶粒數量。
雖然前述內容針對本發明的實施例，但可在不背離其基本範圍的情況下設計出其他和進一步的實施例，並且其範圍藉由以下之申請專利範圍來確定。
100‧‧‧測量系統
104‧‧‧基材
104A‧‧‧基材
104B‧‧‧基材
104C‧‧‧基材
104D‧‧‧基材
110‧‧‧外邊緣
112‧‧‧凹口
118‧‧‧頂表面
142‧‧‧第一晶粒
150‧‧‧行
152‧‧‧晶粒
154‧‧‧列
160‧‧‧掃描器
161‧‧‧第一方向
163‧‧‧第二方向
170‧‧‧控制器
172‧‧‧中央處理器
174‧‧‧記憶體
176‧‧‧輸入輸出裝置
210‧‧‧邊緣
212‧‧‧第一邊緣
214‧‧‧第二邊緣
230‧‧‧中央部
290‧‧‧平坦面
300‧‧‧光微影系統
330‧‧‧吸盤
361‧‧‧第一方向
362‧‧‧處理單元
363‧‧‧第二方向
410‧‧‧第一列
420‧‧‧第二列
430‧‧‧第n列
452‧‧‧特徵
453‧‧‧互聯件
455‧‧‧通孔
461‧‧‧第一特徵
462‧‧‧第二特徵
510‧‧‧操作
520‧‧‧操作
530‧‧‧操作
610‧‧‧操作
620‧‧‧操作
630‧‧‧操作
為了能夠理解本發明上述特徵的細節，可參照實施例，得到對於簡單總括於上之本發明更詳細的敘述，實施例的一部分係繪示於所附圖式中。然而需注意，所附的圖式僅僅繪示出本發明的典型實施例，因此其並不會被認為對本發明的範圍造成限制，因為本發明可允許其他等效的實施例。 第1圖係設置在測量系統中的基材的示意圖。 第2A-2D圖係描繪第1圖中基材的多種型態。 第3圖係設置在光微影系統中的基材的示意圖。 第4圖係描繪基材上晶粒特徵的示意圖。 第5圖係描繪對於基材上的晶粒的位置產生全域變換的方法。 第6圖描繪對於基材上的微影操作產生有效變換的方法。
為使其容易理解，已盡可能地採用一致的元件符號，來標記圖中所共有的相同元件。可預期的是，揭露於一實施例的元件可以有利地適用於其他實施例中，而不再次闡述。

Claims (20)

  1. 一種修正基材上的圖案配置的方法，該方法包括： 偵測一基材的三個參考點； 偵測複數組的三個晶粒位置點，各組指示一晶粒的一方向，該複數組的三個晶粒位置點包括與一第一晶粒有關的一第一組及與一第二晶粒有關的一第二組； 計算該基材上的該第一晶粒及該第二晶粒的方向的一區域變換； 從該複數組的三個晶粒位置點中選擇三個方向點，其中該些方向點並非相同組中的成員； 從由該組點中選擇出的該三個方向點計算該基材的一第一全域變換；以及 儲存該基材的該第一全域變換及該區域變換。
  2. 如申請專利範圍第1項所述之方法，更包括： 將該基材定位於一微影工具中； 偵測該三個參考點；以及 從該三個參考點計算一第二全域變換。
  3. 如申請專利範圍第2項所述之方法，更包括： 結合該第二全域變換及該區域變換以計算該基材的一有效變換。
  4. 如申請專利範圍第3項所述之方法，更包括： 在掃描中利用該有效變換作為對於一數位遮罩的一修正。
  5. 如申請專利範圍第4項所述之方法，更包括： 利用該有效變換修正該晶粒的該方向以產生一對於每個晶粒之數位遮罩的對齊修正；以及 在該晶粒上印刷重分配的複數個微影層。
  6. 如申請專利範圍第5項所述之方法，更包括： 利用一基於模型的圖案配置修正，對齊該對於每個晶粒之數位遮罩；以及 修正該基材的翹曲及該晶粒的該方向。
  7. 如申請專利範圍第1項所述之方法，其中計算該基材的該第一全域變換包含： (a)測量該基材的一x/y旋轉的一數值， (b)測量該基材的一延伸的一數值； (c)測量該基材上的該晶粒的該方向的一數值； (d)從(a)、(b)及(c)量測出的該些數值計算一全域變換。
  8. 如申請專利範圍第7項所述之方法，其中測量於該基材上的各個晶粒上進行。
  9. 如申請專利範圍第7項所述之方法，其中測量於一限定數量的晶粒上進行。
  10. 如申請專利範圍第1項所述之方法，其中從該些組點中選擇出該三個點包括： 選擇三個對齊標記。
  11. 一系統，包括： 一處理器；以及 一記憶體，其中該記憶體包括一使用程序，該使用程序配置成進行修正一基材上的一圖案配置的一操作，該操作包括： 偵測一基材的三個參考點； 偵測複數組的三個晶粒位置點，各組指示一晶粒的一方向，該複數組的三個晶粒位置點包括與一第一晶粒有關的一第一組及與一第二晶粒有關的一第二組； 計算該基材上的該第一晶粒及該第二晶粒方向的一區域變換； 從該複數組的三個晶粒位置點中選擇三個方向點，其中該些方向點並非相同組中的成員； 從由該組點中選擇出的該三個方向點計算該基材的一第一全域變換；以及 儲存該基材的該第一全域變換及該區域變換。
  12. 如申請專利範圍第11項所述之系統，更包括： 將該基材定位於一微影工具中； 偵測該三個參考點；以及 從該三個參考點計算一第二全域變換。
  13. 如申請專利範圍第12項所述之系統，更包括： 結合該第二全域變換及該區域變換以計算該基材的一有效變換。
  14. 如申請專利範圍第13項所述之系統，更包括： 在掃描中利用該有效變換作為對於一數位遮罩的一修正。
  15. 如申請專利範圍第14項所述之系統，更包括： 利用該有效變換修正該晶粒的該方向以產生一對於每個晶粒之數位遮罩的對齊修正；以及 在該晶粒上印刷重分配的複數個微影層。
  16. 如申請專利範圍第15項所述之系統，更包括： 利用一基於模型的圖案配置修正，對齊該對於每個晶粒之數位遮罩；以及 修正該基材的翹曲及該晶粒的該方向。
  17. 如申請專利範圍第8項所述之系統，其中計算該基材的該第一全域變換包括： (a)測量該基材的一x/y旋轉的一數值， (b)測量該基材的一延伸的一數值； (c)測量該基材上的該晶粒的該方向的一數值； (d)從(a)、(b)及(c)量測出的該些數值計算一全域變換。
  18. 如申請專利範圍第17項所述之系統，其中測量於該基材上的各個晶粒上進行。
  19. 如申請專利範圍第17項所述之系統，其中測量於一限定數量的晶粒上進行。
  20. 如申請專利範圍第11項所述之系統，其中從該些組點中選擇出該三個點包括： 選擇三個對齊標記。
TW107100991A 2017-02-03 2018-01-10 圖案配置修正的方法及系統 TWI663632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/424,366 2017-02-03
US15/424,366 US10115687B2 (en) 2017-02-03 2017-02-03 Method of pattern placement correction

Publications (2)

Publication Number Publication Date
TW201841219A true TW201841219A (zh) 2018-11-16
TWI663632B TWI663632B (zh) 2019-06-21

Family

ID=63038006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100991A TWI663632B (zh) 2017-02-03 2018-01-10 圖案配置修正的方法及系統

Country Status (6)

Country Link
US (2) US10115687B2 (zh)
JP (2) JP7411412B2 (zh)
KR (2) KR102528450B1 (zh)
CN (1) CN110268512B (zh)
TW (1) TWI663632B (zh)
WO (1) WO2018144129A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809637B1 (en) 2019-05-30 2020-10-20 Applied Materials, Inc. Learning based digital corrections to compensate variations on lithography systems with multiple imaging units
KR20210075558A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
KR20230107823A (ko) * 2020-11-24 2023-07-18 에이에스엠엘 네델란즈 비.브이. 오버레이 핑거프린트들에 대한 마크 구조체를 결정하는 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453545A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate having alignment mark and alignment using said mark
JP2886294B2 (ja) * 1990-08-18 1999-04-26 富士通株式会社 電子ビーム露光方法
JP3451607B2 (ja) * 1994-12-08 2003-09-29 株式会社ニコン 位置合わせ方法及び装置、並びに露光方法及び装置
JP2830830B2 (ja) 1996-04-11 1998-12-02 日本電気株式会社 電子線露光方法
JPH10106928A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 露光方法およびそれを用いた半導体集積回路装置の製造方法
JPH10199794A (ja) 1997-01-13 1998-07-31 Sony Corp 露光装置および方法
JP2962273B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
JP3047863B2 (ja) * 1997-08-04 2000-06-05 日本電気株式会社 アライメント方法
JP3501276B2 (ja) 1998-12-17 2004-03-02 シャープ株式会社 半導体ウエハの位置合わせ方法
JP2003500847A (ja) * 1999-05-20 2003-01-07 マイクロニック レーザー システムズ アクチボラゲット リソグラフィに於ける誤差低減方法
US7444616B2 (en) * 1999-05-20 2008-10-28 Micronic Laser Systems Ab Method for error reduction in lithography
JP4434372B2 (ja) 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
JP4511707B2 (ja) 2000-09-28 2010-07-28 株式会社アドバンテスト 電子ビーム露光装置、露光方法、及び半導体素子製造方法
JP2003059808A (ja) * 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP3448826B2 (ja) * 2002-12-12 2003-09-22 株式会社ニコン 位置合わせ方法、露光方法、及びデバイス製造方法
JP2005064351A (ja) * 2003-08-19 2005-03-10 Canon Inc 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法
US7746446B2 (en) * 2004-03-31 2010-06-29 Nikon Corporation Alignment condition determination method and apparatus of the same, and exposure method and apparatus of the same
JP2005311145A (ja) * 2004-04-23 2005-11-04 Canon Inc 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP4794882B2 (ja) 2005-03-25 2011-10-19 キヤノン株式会社 走査型露光装置、走査型露光方法
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP4891804B2 (ja) 2007-02-21 2012-03-07 日本電子株式会社 パターン描画方法
JP2008249958A (ja) 2007-03-30 2008-10-16 Fujifilm Corp 基準位置計測装置及び方法、並びに描画装置
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7916275B2 (en) * 2007-09-19 2011-03-29 Asml Netherlands B.V. Methods of characterizing similarity or consistency in a set of entities
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2009237255A (ja) 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法
JP5525739B2 (ja) * 2008-09-16 2014-06-18 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
JP2010186918A (ja) * 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
IT1392992B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo
JP5083339B2 (ja) * 2010-02-04 2012-11-28 東京エレクトロン株式会社 基板搬送装置及び基板搬送方法並びに記憶媒体
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8404403B2 (en) * 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
JP6061507B2 (ja) * 2012-06-12 2017-01-18 キヤノン株式会社 露光方法及び物品の製造方法
NL2010905A (en) * 2012-06-22 2013-12-24 Asml Netherlands Bv Method of determining focus, inspection apparatus, patterning device, substrate and device manufacturing method.
JP2014178536A (ja) 2013-03-15 2014-09-25 Dainippon Screen Mfg Co Ltd 描画データ生成方法、描画方法、描画データ生成装置、および描画装置
JP6453545B2 (ja) 2014-02-14 2019-01-16 矢崎総業株式会社 受電ユニット及びそれを有する給電システム
US9778205B2 (en) * 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
KR102330321B1 (ko) * 2014-12-12 2021-11-23 에이에스엠엘 네델란즈 비.브이. 기판 모델 파라미터를 계산하고 리소그래피 처리를 제어하기 위한 방법 및 장치
CN108028177B (zh) * 2015-09-15 2022-10-21 东京毅力科创株式会社 基板处理装置、基板处理方法以及存储介质

Also Published As

Publication number Publication date
US20190019769A1 (en) 2019-01-17
KR102528450B1 (ko) 2023-05-02
KR20190105245A (ko) 2019-09-16
KR20230065363A (ko) 2023-05-11
CN110268512B (zh) 2023-07-04
US20180226369A1 (en) 2018-08-09
TWI663632B (zh) 2019-06-21
JP2023017779A (ja) 2023-02-07
US10497658B2 (en) 2019-12-03
US10115687B2 (en) 2018-10-30
WO2018144129A1 (en) 2018-08-09
CN110268512A (zh) 2019-09-20
JP7411412B2 (ja) 2024-01-11
JP2020506433A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
US9341962B2 (en) Method and apparatus for performing pattern alignment to die
JP5466715B2 (ja) マスク−ウエハ間の相関をとる方法及びマスク−ウエハ間の相関をとるための構造パターンを有するマスク
JP2023017779A (ja) パターン配置補正方法
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
TWI685726B (zh) 用於控制基板之定位之方法及用於判定參照基板之特徵之位置的方法
US20200026200A1 (en) Optimizing a sequence of processes for manufacturing of product units
JP6730851B2 (ja) 決定方法、形成方法、プログラム、および物品の製造方法
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
CN111033386B (zh) 曝光系统对准及校准方法
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
TWI654498B (zh) 基板處理裝置、用以最佳化半導體程序之方法及半導體器件製造程序
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JP2011035009A (ja) ディストーション及び基板ステージの移動特性の計測方法、露光装置並びにデバイス製造方法
TW202137300A (zh) 曝光方法、曝光裝置、及半導體裝置之製造方法
CN110727169A (zh) 一种掩模装置、曝光设备及曝光方法
US9753373B2 (en) Lithography system and semiconductor processing process
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
TW201316389A (zh) 用以校正結合至第二晶圓之第一晶圓上之位置偏差之方法
JP2012079735A (ja) マスク伸縮補正最適化方法、露光方法及びデバイス製造方法、並びにデバイス製造システム
KR20240077467A (ko) 개선된 오버레이 오차 계측을 위한 유도 변위
JP6397265B2 (ja) リソグラフィ装置、物品の製造方法、情報処理装置及び決定方法