KR20190105245A - 패턴 배치 보정의 방법 - Google Patents

패턴 배치 보정의 방법 Download PDF

Info

Publication number
KR20190105245A
KR20190105245A KR1020197025800A KR20197025800A KR20190105245A KR 20190105245 A KR20190105245 A KR 20190105245A KR 1020197025800 A KR1020197025800 A KR 1020197025800A KR 20197025800 A KR20197025800 A KR 20197025800A KR 20190105245 A KR20190105245 A KR 20190105245A
Authority
KR
South Korea
Prior art keywords
substrate
die
points
orientation
global
Prior art date
Application number
KR1020197025800A
Other languages
English (en)
Other versions
KR102528450B1 (ko
Inventor
테이머 코스쿤
장 펑 첸
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020237014468A priority Critical patent/KR20230065363A/ko
Publication of KR20190105245A publication Critical patent/KR20190105245A/ko
Application granted granted Critical
Publication of KR102528450B1 publication Critical patent/KR102528450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판 상의 패턴 배치를 보정하기 위한 방법들 및 장치가 제공된다. 일부 실시예들에서, 기판 상의 패턴 배치를 보정하기 위한 방법은, 기판에 대한 3개의 기준 포인트(reference point)들을 검출하는 단계; 3개의 다이 로케이션 포인트(die location point)들의 복수의 세트들을 검출하는 단계 ― 각각의 세트는 다이의 배향(orientation)을 표시하고, 3개의 다이 로케이션 포인트들의 복수의 세트들은 제1 다이와 연관된 제1 세트 및 제2 다이와 연관된 제2 세트를 포함함 ―; 기판 상의 제1 다이 및 제2 다이의 배향에 대한 로컬 변환(local transformation)을 계산하는 단계; 3개의 다이 로케이션 포인트들의 복수의 세트들로부터 3개의 배향 포인트들을 선택하는 단계 ― 배향 포인트들은 동일한 세트의 멤버들이 아님 ―; 포인트들의 세트로부터의 선택된 3개의 배향 포인트들로부터 기판의 제1 글로벌 변환(global transformation)을 계산하는 단계; 및 기판에 대한 제1 글로벌 변환 및 로컬 변환을 저장하는 단계를 포함한다.

Description

패턴 배치 보정의 방법
[0001] 본 개시내용의 실시예들은 일반적으로, 하나 이상의 기판들을 프로세싱하기 위한 방법들에 관한 것으로, 더 구체적으로, 포토리소그래피 프로세스들을 수행하기 위한 방법들에 관한 것이다.
[0002] 일반적으로, 마이크로리소그래피 기법들은 기판 상에 형성되는 다이(die)의 일부로서 통합되는 전기적 피처(electrical feature)들을 생성하기 위해 채용된다. 이 기법에 따르면, 전형적으로, 기판의 표면에 감광 포토레지스트가 도포된다. 이어서, 패턴 생성기가 패턴의 일부로서의 감광 포토레지스트의 선택된 영역들을 광에 노출시켜서, 선택 영역들에서 포토레지스트에 화학적 변화들을 발생시킴으로써, 마스크를 생성한다. 궁극적으로는 다이를 구성하는 전기적 피처들의 생성 동안 패턴을 전사하기 위해, 마스크가 활용된다.
[0003] 그러나, 전기적 피처들의 형성에 다수의 동작들이 수반됨에 따라, 연결부들을 정렬하기 위해, 개별 다이들을 형성하는 마스크들에 대한 높은 배치 정확도가 요구된다. 배치 정확도 요건은 처리량을 제한하고, 비용을 증가시킨다. 다른 문제들 중에서, 기판의 휨(warpage)은 개별 다이들에서 연결 오배치(misplacement)를 초래할 수 있다. 픽-앤-플레이스(pick-and-place) 동작 동안의 과도한 다이 드리프트(drift)가 또한, 수율 손실에 기여한다. 따라서, 몰딩된 패널을 형성하기 위해 싱귤레이팅된 칩들을 오배치하는 것은, 종래의 리소그래피가 사용되는 경우, 빌드업(buildup) 프로세스에서 패턴 오버레이(pattern overlay) 어려움들을 초래할 수 있다.
[0004] 따라서, 포토리소그래피를 위한 개선된 시스템 및 방법이 필요하다.
[0005] 본 발명의 일 실시예에서, 기판 상의 패턴 배치를 보정하기 위한 방법이 개시된다. 방법은 기판에 대한 3개의 기준 포인트(reference point)들을 검출하는 단계에 의해 시작된다. 3개의 다이 로케이션 포인트(die location point)들의 복수의 세트들이 검출되며, 각각의 세트는 다이 구조의 배향(orientation)을 표시하고, 복수의 세트들은 제1 다이와 연관된 제1 세트 및 제2 다이와 연관된 제2 세트를 포함한다. 기판 상의 제1 다이 및 제2 다이의 배향에 대한 로컬 변환(local transformation)이 계산된다. 3개의 다이 로케이션 포인트들의 복수의 세트들로부터 3개의 배향 포인트들이 선택되며, 여기서, 배향 포인트들은 동일한 다이의 세트 멤버들이 아니다. 포인트들의 세트로부터의 선택된 3개의 포인트들로부터 기판의 제1 글로벌 변환(global transformation)이 계산되며, 기판에 대한 제1 글로벌 변환 및 로컬 변환이 저장된다.
[0006] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 예시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0007] 도 1은 계측 시스템에 배치된 기판의 개략도이다.
[0008] 도 2a 내지 도 2d는 도 1의 기판에 대한 다양한 프로파일들을 도시한다.
[0009] 도 3은 포토리소그래피 시스템에 배치된 기판의 개략도이다.
[0010] 도 4는 기판 상의 다이의 피처들을 도시하는 개략도이다.
[0011] 도 5는 기판 상의 다이들의 로케이션에 대한 글로벌 변환을 생성하기 위한 방법을 도시한다.
[0012] 도 6은 기판 상의 리소그래피 동작을 위한 유효 변환을 생성하기 위한 방법을 도시한다.
[0013] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예에서 개시되는 엘리먼트들이 구체적인 설명 없이 다른 실시예들에 대해 유익하게 활용될 수 있다는 것이 고려된다.
[0014] 본 발명은 포토리소그래피 프로세스들 동안 기판 상의 패턴 배치를 보정하기 위한 방법들 및 장치를 포함한다. 일 실시예에서, 기판은 계측 툴로 이송된다. 기판은, 기판 상의 다이 로케이션들, 다이들의 스큐(skew), 기판의 휨, 및 다른 패턴 매핑들을 결정하기 위해 측정된다. 후속하여, 기판은 디지털 리소그래피 시스템에서의 프로세싱을 위해 디지털 리소그래피 시스템으로 이동된다. 기판 상의 다이 오배치는 다이-당 디지털 마스크 정렬 보정을 적용함으로써 보정된다. 각각의 다이의 기판 휨에 기인한 배치 에러들에 대한 보정은, 계측 툴로부터 행해진 측정들에 기초하여, 모델 기반 패턴 배치 보정 알고리즘을 적용함으로써 수행된다.
[0015] 도 1은 계측 시스템(100)에 배치된 기판(104)의 개략도이다. 계측 시스템(100)은 스캐너(160)를 가질 수 있다. 스캐너(160)는 기판(104)을 완전히 측정하기 위해 제1 방향(161) 및 제2 방향(163)으로 이동할 수 있다. 스캐너(160)는 기판(104) 상에 형성된 구조들, 이를테면 다이들과 연관된 로케이션 정보를 측정하기 위해, 레이저, 광학 또는 음향 센서, 또는 다른 기법들을 활용할 수 있다.
[0016] 계측 시스템(100)은 제어기(170)를 가질 수 있다. 대안적으로, 계측 시스템(100)은 제어기(170)에 커플링될 수 있다. 제어기(170)는 중앙 프로세싱 유닛(172) 및 메모리(174)를 가질 수 있다. 제어기(170)는 선택적으로, 입출력 디바이스들(176)을 가질 수 있으며, 그 입출력 디바이스들(176)로부터 제어기(170)는 다른 디바이스들, 이를테면 인간들과 인터페이스할 수 있다. 메모리(174)는 CPU(172) 상에서 실행하기 위한 프로그램 코드를 저장할 수 있다. 메모리(174)는 부가적으로, 정보, 이를테면 기판(104)과 연관된 프로세스 파라미터들 및 측정치들을 저장할 수 있다.
[0017] 기판(104)은 외측 에지(110), 상단 표면(118), 및 노치(112)를 가질 수 있다. 노치(112)는 기판(104)을 배향시키기 위해 사용될 수 있다. 기판(104)은 상단 표면(118) 상에 배치된 복수의 다이들(152)을 가질 수 있다. 다이들(152)은 행들(154) 및 열들(150)로 배열될 수 있다. 대안적으로, 다이들(152)은 다른 적합한 구성들, 이를테면 방사상으로 또는 동심원들로 배열될 수 있다.
[0018] 스캐너(160)는, 기판(104) 상의 다른 피처들 중에서, 다이들(152) 각각에 대해, 이를테면 X, Y 및 Z 데카르트 좌표를 따라 또는 극 좌표를 따라 측정들을 제공하기 위해, 기판(104)에 걸쳐 이동할 수 있다. 예컨대, 스캐너(160)는 제1 다이(142)를 따라 또는 제1 다이(142)에서 로케이션들을 측정할 수 있다. 스캐너(160)는 부가적으로, 기판(104) 상의 기준 마크들(미도시)을 측정할 수 있다. 측정치들은 메모리(174)에 저장될 수 있고, 하나 이상의 기판들(104)과 연관될 수 있다. 메모리(174)에 저장된 정보는 다른 프로세싱 장비, 이를테면, 도 3을 참조하여 아래에서 설명되는 포토리소그래피 시스템에 의해 액세스 가능하게 될 수 있다.
[0019] 계측 시스템(100)으로부터의 측정들은, 다이들(152)에 대한 예측 또는 계획된 레이아웃과 비교하여 다이들(152)의 로케이션들이 스큐잉되거나 또는 오정렬되어 있는지 여부를 결정하기 위해 사용될 수 있다. 계측 시스템(100)으로부터의 측정들은 또한, 기판(104)의 글로벌 프로파일, 즉 형상을 개발하기 위해 사용될 수 있다. 예컨대, 글로벌 프로파일은 휨을 표시할 수 있고, 휨을 보정할 수 있다. 도 2a 내지 도 2d는 도 1에 도시된 기판(104)의 글로벌 프로파일들에 대한 예를 도시한다. 기판(104)이 계측 시스템으로부터의 측정 데이터를 이용하여 모델링될 수 있는 대안적인 글로벌 프로파일들을 가질 수 있고, 본원에서 제공되는 예들은 단지, 하나 이상의 기판들(104)이 가질 수 있는 글로벌 프로파일들의 이해를 전달하기 위한 것일 뿐임이 인식되어야 한다.
[0020] 고차(high order) 휨 효과들은 도 2a 내지 도 2d에 도시된 바와 같은 상이한 형태들로 제공될 수 있다. 기판의 휨은 고차 글로벌 2D 모델들에 의해 특성화되는 반면, 다이 오배치/로케이션은 선형 모델들에 의해 모델링될 수 있다. 보정은 글로벌 2D 모델에 의해 규정되는 표면을 따라, 또는 개별 다이 로케이션들에 대응하는, 기판의 상이한 구역들에 선택적으로 적용될 수 있다. 그러나, 휨 및 다이 로케이션들이 대안적으로, 그 휨 및 다이 로케이션들의 프로파일 및 로케이션들을 결정하기 위해 3D 모델들을 활용할 수 있음이 또한 인식되어야 한다.
[0021] 도 2a는 평면 표면(290) 상에 놓여 있는 기판(104A)을 예시한다. 기판(104A)은 오목한 프로파일을 가질 수 있으며, 여기서, 에지들(210)은 평면 표면(290)으로부터 멀어지게 상방으로 휘어진다. 예컨대, 오목한 프로파일은 접시 형상을 갖는 것으로 보일 수 있다. 도 2b는 평면 표면(290) 상에 놓여 있는 기판(104B)을 예시한다. 기판(104B)은 볼록한 프로파일을 가질 수 있으며, 여기서, 에지들(210)은 평면 표면(290)과 접촉하고, 기판(104)의 중간-부분(230)은 평면 표면(290)으로부터 멀어지게 상방으로 상승된다. 예컨대, 볼록한 프로파일은 뒤집힌 접시 형상을 갖는 것으로 보일 수 있다. 부가적으로, 휨은 프로파일들 중 2개 이상의 프로파일들의 조합을 포함할 수 있다. 그러한 프로파일은 그 자체를 사인 곡선 또는 다른 곡선 타입 형상으로서 나타낼 수 있다. 도 2c는 평면 표면(290) 상에 놓여 있는 기판(104C)을 예시한다. 기판(104C)은 사인 곡선 프로파일을 가질 수 있으며, 여기서, 제1 에지(212)는 평면 표면(290)으로부터 상승되고, 제2 에지(214)는 평면 표면(290) 상에 배치된다. 도 2d는 평면 표면(290) 상에 놓여 있는 기판(104D)을 예시한다. 기판(104D)은 단일 주기를 넘어 연장되는 사인 곡선 프로파일을 가질수 있다. 예컨대, 제1 에지(212), 제2 에지(214), 및 중간-부분(230)은 평면 표면(290)으로부터 상승될 수 있고, 기판(104D)의 다른 부분들은 평면 표면(290) 상에 배치된다. 도 2a 내지 도 2d에 도시된 기판(104)에 대한 프로파일들은 단지 예시적인 것일 뿐이며, 단순하든지 복잡하든지 관계 없이, 다른 프로파일들이 기판 상에 존재할 수 있고 모델링될 수 있음이 인식되어야 한다.
[0022] 계측 시스템으로부터의 측정들은, 기판(104)을 모델링하고, 추가적인 프로세싱 동안의 휨 뿐만 아니라 기판 상의 오배치된 다이 로케이션들을 보정하기 위해 활용될 수 있다. 예컨대, 측정들은 다이 당 x/y 회전, 팽창, 및 시프트(로컬 변환)를 결정하기 위한 로컬 레벨 다이 모델을 형성하기 위해 활용될 수 있다. 모델은, 그러한 모델을 계산하기 위해, 모든 각각의 다이 상의 적어도 3개의 포인트들을 사용할 수 있다. 특정 다이와 연관된 측정의 포인트들은 세트에 대응할 수 있다. 예컨대, 기판(104) 상의 다이들의 수에 대응하는 측정 포인트들의 ‘n’개의 세트가 존재할 수 있다. 부가적으로, 기판(104)의 전체 상단 표면(118)의 휨 또는 전체적인 x/y 회전, 팽창, 및 시프트(즉, 글로벌 변환)를 표시하는 글로벌 모델이 기판(104)에 대해 개발될 수 있다. 글로벌 변환을 계산하기 위해, 글로벌 모델은 적어도 3개의 포인트들(각각의 포인트는 다이 측정들의 상이한 세트로부터 유래함), 3개의 별개의 정렬 마크들, 또는 다른 원위 기준 측정들을 활용할 수 있다. 글로벌 변환과 로컬 변환의 조합은, 다이 레벨 동작들, 이를테면 포토리소그래피 동작에 대한 더 높은 정렬 정확도를 보장하도록, 프로세싱 파라미터들을 변형하기 위해 사용된다.
[0023] 도 3은 포토리소그래피 시스템(300)에 배치된 기판(104)의 개략도이다. 포토리소그래피 시스템(300)은 한 쌍의 지지부들에 의해 지지된 한 쌍의 트랙들을 포함할 수 있다. 2개 이상의 척들(330)이 제1 방향(361) 및 제2 방향(363)으로 트랙들을 따라 이동할 수 있다. 트랙 및 지지부들은 동작 동안 에어 베어링 시스템, 자기 채널들, 또는 다른 적합한 기법들에 의해 리프팅될 수 있다. 척(330)은 그 척(330)에 기판(104)을 고정시키는 진공 척일 수 있다. 기판(104)이 척(330)에 고정될 때, 척(330)과 기판(104) 사이의 로케이션의 차이는 최소이다.
[0024] 포토리소그래피 시스템(300)은 하나 이상의 척들(330) 상에 배치된 기판(104)의 로케이션 정보를 측정하기 위한 인코더를 포함할 수 있다. 척(330) 상의 기판(104)의 로케이션은 또한, 복수의 간섭계들에 의해 동작 동안 측정될 수 있다. 간섭계들은 인코더보다 Z-방향, 즉 수직 방향으로 기판에 더 가까이 로케이팅된 미러들과 정렬될 수 있다. 간섭계들은 임의의 적합한 간섭계들, 이를테면 고 안정성 평면 미러 간섭계들일 수 있다. 간섭계들 또는 인코더에 의해 측정되는 기판(104)의 로케이션 정보는 제어기(170)에 제공될 수 있으며, 그 제어기(170)는 부가적으로, 척(330)의 모션을 제어할 수 있다. 제어기(170)는 계측 시스템(100)과 전자적으로 커플링될 수 있고, 계측 시스템(100)과 기판(104)에 관한 정보를 통신할 수 있다. 예컨대, 계측 시스템(100)은 기판(104)에 관한 글로벌 및 로컬 변환을 계산하는 데 적합한 측정 정보를 제어기(170)에 제공할 수 있다.
[0025] 포토리소그래피 시스템(300)은 하나 이상의 프로세싱 유닛들(362)을 포함할 수 있다. 프로세싱 유닛(362)은 전술된 제어기(170)와 통신할 수 있다. 프로세싱 유닛(362)은 지지부에 의해 지지될 수 있다. 2개 이상의 척들이 프로세싱 유닛(362) 아래로 통과할 수 있다. 일 실시예에서, 프로세싱 유닛(362)은 포토리소그래피 프로세스에서 포토레지스트를 노출시키도록 구성된 패턴 생성기이다. 일부 실시예들에서, 프로세싱 유닛(362)은 마스크리스(maskless) 리소그래피 프로세스를 수행하도록 구성될 수 있다. 프로세싱 유닛(362)은 기판(104)의 마스크리스 다이렉트 패터닝(direct patterning)을 생성하기 위해 활용된다. 프로세싱 유닛(362)은 케이스에 배치된 복수의 이미지 투영 시스템들을 포함할 수 있다. 동작 동안, 하나 이상의 척들(330)은 로딩 포지션으로부터 이동하여 프로세싱 유닛(362) 아래로 통과할 수 있다. 척은 또한, 기판(104)을 프로세싱 및/또는 인덱싱하기 위해, 제2 트랙을 따라 이동함으로써, 직교 방향으로 이동할 수 있다. 대안적으로, 프로세싱 유닛(362)은, 척(330) 상에 배치된 기판(104)을 프로세싱 및/또는 인덱싱하기 위해, 척(330)에 걸쳐 제1 방향 및/또는 제2 방향으로 이동할 수 있다.
[0026] 계측 시스템(100) 및 포토리소그래피 시스템(300)은, 포토리소그래피 프로세스 동안 프로세싱 유닛(362)에 의해 제공되는 디지털 마스크를 조정하기 위해, 계측 시스템(100)으로부터의 측정 정보를 사용함으로써, 기판(104) 상의 다이 오배치를 보정하기 위해 협력할 수 있다. 포토리소그래피 시스템(300)은 기판(104)에 대한 제2 글로벌 변환을 계산하기 위해, 3개 이상의 기준 포인트들을 검출할 수 있다. 일반적으로, 이는 계측 시스템(100)으로부터 획득된 글로벌 변환과 상이하다. 제2 글로벌 변환은, 기판(104)에 대한 유효 변환을 계산하기 위해, 계측 시스템(100)으로부터의 다이 당 로컬 변환과 조합된다. 유효 변환은 기판(104)의 표면의 2D 모델 표현일 수 있다. 대안적으로, 유효 변환은 기판(104)의 표면의 3D 모델일 수 있다. 유효 변환은 기판(104) 상에 재료의 층을 프린트하기 위한 스캐닝 동안 포토리소그래피 시스템(300)의 디지털 마스크에 보정으로서 적용된다. 오배치 시그니처(signature)가 반복가능한 경우, 즉, 로컬 변환이 하나의 기판과 다음 기판 간에 일치하는 경우, 계측 시스템(100)에 의한 각각의 개별 기판(104)의 오프라인 특성화는, 모든 다이들 대신 제한된 수의 다이들만을 측정함으로써, 더 신속하게 될 수 있다. 이 절차는 또한, 완전한 정확도가 필요하지 않거나 또는 요구되지 않는 경우들, 이를테면 근사화로 충분한 경우들에 적용될 수 있다.
[0027] 도 4는 기판(104) 상의 복수의 다이들(152)을 도시하는 개략도이다. 개략도는 단지, 기판(104) 상의 다이들(152)의 오정렬 및 스큐만을 표현한다. 기판(104)은 다이들(152)의 제1 행(410), 제2 행(420), 및 n번째 행(430)을 가질 수 있다. 기판(104)의 상단 표면(118) 상의 다이들(152)은, 다이들(152)의 제1 행(410)이 곡선(점선으로 도시됨)을 따르게 될 수 있도록, 오정렬될 수 있다. 대조적으로, 제2 행(420)은 점선으로 도시된 바와 같이 더 선형적으로 정렬될 수 있다. 일부 실시예들에서, 행들(410, 420, 430) 각각은 인접 행들과 오정렬될 수 있거나, 또는 심지어, 하나의 기판(104)과 다음 기판 간에 상이할 수 있다. 부가적으로, 다이들(152)은 각각의 행(410, 420, 430) 내에서 인접 다이들로부터 스큐잉될 수 있다.
[0028] 제1 다이(142)는 그 제1 다이(142) 내에 또는 제1 다이(142) 상에 형성된 복수의 피처들(452)을 가질 수 있다. 제1 다이(142)는 그 제1 다이(142) 내에 형성된 상호연결부들(453) 및 비아들(455)을 가질 수 있다. 비아들(455) 및 상호연결부들(453)은 제1 다이(142)의 피처들(452)을 제1 다이(142)의 다른 피처들(452)과 연결할 수 있다. 대안적으로, 피처들(452), 비아들(455), 및 상호연결부들(453)은 다른 다이들 또는 칩들 상에 형성된 피처들과 정렬되도록 구성될 수 있다. 로컬 및 글로벌 변환은 하나의 동작과 다음 동작 간에 피처들에 대해 마스크를 정렬하는 것을 도울 수 있다. 예컨대, 제1 다이(142)는 제1 행(410)을 따라 배향된 제1 피처(461) 및 제2 피처(462)를 가질 수 있다. 로컬 변환은 제1 피처(461) 및 제2 피처(462)에 대한 포지션 정보를 제공하고, 그에 따라, 후속 동작들은 상기 피처들과 정렬될 것이다. 예컨대, 에칭 동작이 제1 및 제2 피처(461, 462)에 비아를 형성하기 위해 임계 치수들 내에서 수행된다. 따라서, 위에서 도입된, 기판(104) 및 다이들(152)의 글로벌 및 로컬 변환을 이용하여 보정함으로써, 기판(104) 상에 도시된 다이들(152)의 오정렬 및 스큐도 프로세싱될 수 있다.
[0029] 도 5는 기판 상의 다이들의 로케이션을 위한 글로벌 변환을 생성하기 위한 방법을 도시한다. 동작(510)에서, 로컬 변환을 위한 각각의 다이의 배향을 계산하기 위해, 기판 상의 각각의 다이 상에서 3개 이상의 포인트들이 검출된다. 일 실시예에서, 3개의 포인트들은 다이의 주변부를 따라 서로 원위로 멀리 이격될 수 있다. 제2 실시예에서, 다이의 형상 및 배향을 더 근접하게 결정하기 위해, 각각의 다이에 대한 정점들이 검출될 수 있다. 정점들은 다이의 각각의 측면 세그먼트의 교차점을 제공한다. 따라서, 정점들은 다이에 대한 영역의 한계들의 외측 경계들을 표현하는 포인트들을 나타낸다. 포인트들의 세트는 각각의 다이와 연관될 수 있다.
[0030] 동작(520)에서, 기판의 글로벌 변환을 계산하기 위해, 적어도 3개의 포인트들이 사용된다. 글로벌 변환은 기판의 프로파일에서 휨 또는 다른 불규칙성들을 특성화하기 위해 사용될 수 있다. 3개의 포인트들 각각은 검출된 포인트들의 상이한 세트로부터 선택된다. 선택된 3개 이상의 세트들은 기판 상에서 원위로 배향될 수 있다. 글로벌 변환은 기판 주위에 분포된 기준 포인트들로부터 계산될 수 있다. 예컨대, 기판은 다이들과 연관되지 않은 3개 이상의 기준 포인트들을 가질 수 있다. 기준 포인트들은 기판의 상단 표면 상에 제공될 수 있고, 그리고 기판의 글로벌 변환을 계산하기 위해 측정 및 사용될 수 있다.
[0031] 다른 대안에서, 기판의 글로벌 변환을 계산하는 것은, 기판의 x/y 회전에 대한 값을 측정하는 것, 기판의 팽창에 대한 값을 측정하는 것, 기판 상의 다이들의 배향에 대한 값을 측정하는 것, 및 측정된 값들로부터 글로벌 변환을 계산하는 것을 수반할 수 있다.
[0032] 또 다른 대안에서, 평활 함수에 변동을 피팅함으로써, 기판의 휨을 특성화하기 위해, 각각의 다이로부터의 모든 검출된 포인트들이 사용될 수 있다. 휨은 연속적인 변동을 생성하고, 다항식에 의해 근사화될 수 있지만, 다이 오배치는 대부분 불연속적이다. 부가적으로, 글로벌 변환에 의해 모델링된 기판에 변동을 피팅하기 위해, 다이 당 모델들이 생성될 수 있다. 따라서, 다이 당 레벨에서 모델링된 조합 문제를 설정함으로써, 2개의 모델들, 즉 로컬 변환 및 글로벌 변환이 함께 생성될 수 있다. 따라서, 이러한 다이 당 변동 및 글로벌 휨 효과들을 캡처하기 위한 조합 모델이 생성될 수 있다.
[0033] 동작(530)에서, 기판의 글로벌 변환 및 로컬 변환이 저장된다. 변환들은 다른 장비에 의한 액세스를 위해 메모리에 저장될 수 있다. 일 실시예에서, 변환들은 계측 시스템 상에 저장되고, 다른 프로세싱 장비에 의해 그 계측 시스템에서 액세스될 수 있다. 다른 실시예에서, 변환들은 포토리소그래피 시스템에 저장된다. 또 다른 실시예들에서, 변환들은 네트워크 부착 디바이스들에 의해 액세스 가능한 네트워크 스토리지에 저장된다.
[0034] 도 5에서 개시되는 방법은, 기판에 대해 다이 로케이션들 및 기준 포인트들을 검출하고, 그리고 기판 상의 다이들의 패턴 배치를 보정하기 위해, 기판 상의 다이들의 로컬 변환 및 글로벌 변환을 계산하는 것을 제공한다. 변환들은 기판의 프로세싱에서 채용되는 다른 반도체 장비에 의해 액세스 가능한 로케이션에 저장된다. 방법은 반도체 프로세싱 장비 상의 기판의 프로세싱으로 유용하게 확장된다. 예컨대, 변환들은, 기판을 에칭할 때, 마스크를 조정 또는 적용하기 위해 사용될 수 있다.
[0035] 도 6은 기판 상의 리소그래피 동작을 위한 유효 변환을 생성하기 위한 방법을 도시한다. 동작(610)에서, 새로운 글로벌 변환을 계산하기 위해, 적어도 3개의 기준 포인트들이 검출된다. 검출은, 기판이 내부에 배치되어 있는, 리소그래피 툴, 에칭 툴, 또는 다른 적합한 반도체 프로세싱 툴에 의해 수행될 수 있다. 일 실시예에서, 리소그래피 툴이 새로운 글로벌 변환을 계산하기 위한 적어도 3개의 기준 포인트들을 검출한다. 반도체 프로세싱 툴에 의해 계산되는 새로운 글로벌 변환은 계측 툴에 의해 이전에 계산된 글로벌 변환과 상이할 수 있다.
[0036] 동작(620)에서, 프로세싱 툴에 의해 계산된 새로운 글로벌 변환은, 유효 변환을 생성하기 위해, 계측 툴에 의해 제공된 다이 당 로컬 변환과 조합된다. 유효 변환은 기판의 프로파일과 다이 당 스큐의 조합이다. 새로운 글로벌 변환은, 계측 툴에 의해 제공되는 글로벌 변환을 계산하기 위해 위에서 개시된 방법들과 유사하게 계산될 수 있다. 예컨대, 기준 포인트들, 다이 로케이션 마커들, 포인트들 또는 정점들, 또는 기판 상의 다른 적합한 측정된 로케이션들이 기판의 프로파일을 모델링하기 위해 사용될 수 있다.
[0037] 동작(630)에서, 프로세싱 툴의 디지털 마스크에 보정으로서 유효 변환이 적용된다. 예컨대, 리소그래피 툴의 디지털 마스크는, 디지털 마스크에 유효 변환을 적용함으로써, 스큐잉, 회전, 신장, 또는 다른 방식으로 변형될 수 있다. 재분배 리소그래피 층들을 프린트하기 위한 스캐닝 동안, 디지털 마스크는 기판 상의 실제 다이 로케이션들과 정렬되어, 피처들이 허용가능 임계 치수들 내에서 정확하게 형성되는 것을 보장한다.
[0038] 도 6을 참조하여 설명된 방법은 다양한 반도체 프로세싱 툴들과 함께 사용될 수 있다. 디지털 마스크의 유효 변환은, 포토리소그래피 스캐닝 동안의 디지털 마스크에 대한 보정에 매우 적합하고, 그러한 보정을 제공한다. 유리하게, 유효 변환은 모델 기반 패턴 배치 보정을 이용하여 다이-당 디지털 마스크를 정렬하고, 그리고 다이 구조의 배향과 함께 기판의 휨을 보정한다. 유효 변환은, 다이 구조 상에 재분배 리소그래피 층들을 프린트하기 전에, 리소그래피 툴에서, 다이-당 디지털 마스크 정렬 보정을 이용하여 다이 구조의 배향을 보정한다.
[0039] 다이들에 대한 측정된 오배치가 하나의 기판과 다른 기판 간에 반복가능한 경우, 즉, 각각의 기판에 의해 공유되는 반복가능한 패턴인 경우, 계측 툴에 의한 오프라인 특성화는, 모든 다이들 대신 제한된 수의 다이들을 측정함으로써, 더 신속하게 될 수 있다. 이는 또한, 완전한 정확도가 요구되지 않는 경우들에서도 수행될 수 있다. 다수의 다이들이 그룹(다이 그룹)으로서 픽-앤-플레이스되는 경우, 각각의 그룹으로부터의 3개의 측정치는 전체 그룹에 대한 x/y 회전, 팽창, 및 시프트를 계산하기에 충분하다. 이는 리던던트(redundant) 측정들을 제거함으로써 특성화 처리량을 증가시킨다. 다이가 "다이 그룹"이 되고, 측정 세트들의 수가 다이들 대신에 다이 그룹들의 수에 대응하는 것을 제외하고, 생성되는 모델들은 동일하게 유지된다.
[0040] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판에 대한 3개의 기준 포인트(reference point)들을 검출하는 단계;
    3개의 다이 로케이션 포인트(die location point)들의 복수의 세트들을 검출하는 단계 ― 각각의 세트는 다이의 배향(orientation)을 표시하고, 상기 3개의 다이 로케이션 포인트들의 복수의 세트들은 제1 다이와 연관된 제1 세트 및 제2 다이와 연관된 제2 세트를 포함함 ―;
    상기 기판 상의 상기 제1 다이 및 상기 제2 다이의 배향에 대한 로컬 변환(local transformation)을 계산하는 단계;
    상기 3개의 다이 로케이션 포인트들의 복수의 세트들로부터 3개의 배향 포인트들을 선택하는 단계 ― 상기 배향 포인트들은 동일한 세트의 멤버들이 아님 ―;
    상기 포인트들의 세트로부터의 상기 선택된 3개의 배향 포인트들로부터 상기 기판의 제1 글로벌 변환(global transformation)을 계산하는 단계; 및
    상기 기판에 대한 상기 제1 글로벌 변환 및 상기 로컬 변환을 저장하는 단계
    를 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  2. 제1 항에 있어서,
    리소그래피 툴에 상기 기판을 포지셔닝(position)하는 단계;
    상기 3개의 기준 포인트들을 검출하는 단계;
    상기 3개의 기준 포인트들로부터 제2 글로벌 변환을 계산하는 단계;
    상기 기판의 유효 변환(effective transformation)을 계산하기 위해, 상기 제2 글로벌 변환을 상기 로컬 변환과 조합하는 단계; 및
    스캐닝 동안 디지털 마스크에 보정으로서 상기 유효 변환을 적용하는 단계
    를 더 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  3. 제2 항에 있어서,
    다이-당(per-die) 디지털 마스크 정렬 보정을 생성하기 위해, 상기 유효 변환을 적용함으로써, 상기 다이의 배향을 보정하는 단계; 및
    상기 다이 상에 재분배 리소그래피 층들을 프린트하는 단계
    를 더 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  4. 제3 항에 있어서,
    모델 기반 패턴 배치 보정을 이용하여 다이-당 디지털 마스크를 정렬하는 단계; 및
    상기 다이의 배향 및 상기 기판의 휨을 보정하는 단계
    를 더 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  5. 제1 항에 있어서,
    상기 기판의 제1 글로벌 변환을 계산하는 단계는,
    (a) 상기 기판의 x/y 회전에 대한 값을 측정하는 단계;
    (b) 상기 기판의 팽창(expansion)에 대한 값을 측정하는 단계;
    (c) 상기 기판 상의 다이들의 배향에 대한 값을 측정하는 단계; 및
    (d) 상기 (a) 단계, 상기 (b) 단계, 및 상기 (c) 단계에서 측정된 값들로부터 글로벌 변환을 계산하는 단계
    를 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  6. 제5 항에 있어서,
    상기 측정하는 단계는 제한된 수의 다이들에 대해 수행되는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  7. 제1 항에 있어서,
    상기 포인트들의 세트로부터 3개의 포인트들을 선택하는 것은,
    3개의 정렬 마크들을 선택하는 것을 포함하는,
    기판 상의 패턴 배치를 보정하기 위한 방법.
  8. 프로세서; 및
    메모리
    를 포함하며,
    상기 메모리는 기판 상의 패턴 배치를 보정하기 위한 동작을 수행하도록 구성된 애플리케이션 프로그램을 포함하고,
    상기 동작은,
    기판에 대한 3개의 기준 포인트들을 검출하는 것;
    3개의 다이 로케이션 포인트들의 복수의 세트들을 검출하는 것 ― 각각의 세트는 다이의 배향을 표시하고, 상기 3개의 다이 로케이션 포인트들의 복수의 세트들은 제1 다이와 연관된 제1 세트 및 제2 다이와 연관된 제2 세트를 포함함 ―;
    상기 기판 상의 상기 제1 다이 및 상기 제2 다이의 배향에 대한 로컬 변환을 계산하는 것;
    상기 3개의 다이 로케이션 포인트들의 복수의 세트들로부터 3개의 배향 포인트들을 선택하는 것 ― 상기 배향 포인트들은 동일한 세트의 멤버들이 아님 ―;
    상기 포인트들의 세트로부터의 상기 선택된 3개의 배향 포인트들로부터 상기 기판의 제1 글로벌 변환을 계산하는 것; 및
    상기 기판에 대한 상기 제1 글로벌 변환 및 상기 로컬 변환을 저장하는 것
    을 포함하는,
    시스템.
  9. 제8 항에 있어서,
    상기 동작은,
    리소그래피 툴에 상기 기판을 포지셔닝하는 것;
    상기 3개의 기준 포인트들을 검출하는 것;
    상기 3개의 기준 포인트들로부터 제2 글로벌 변환을 계산하는 것;
    상기 기판의 유효 변환을 계산하기 위해, 상기 제2 글로벌 변환을 상기 로컬 변환과 조합하는 것; 및
    스캐닝 동안 디지털 마스크에 보정으로서 상기 유효 변환을 적용하는 것
    을 더 포함하는,
    시스템.
  10. 제9 항에 있어서,
    상기 동작은,
    다이-당 디지털 마스크 정렬 보정을 생성하기 위해, 상기 유효 변환을 적용함으로써, 상기 다이의 배향을 보정하는 것; 및
    상기 다이 상에 재분배 리소그래피 층들을 프린트하는 것
    을 더 포함하는,
    시스템.
  11. 제10 항에 있어서,
    상기 동작은,
    모델 기반 패턴 배치 보정을 이용하여 다이-당 디지털 마스크를 정렬하는 것; 및
    상기 다이의 배향 및 상기 기판의 휨을 보정하는 것
    을 더 포함하는,
    시스템.
  12. 제8 항에 있어서,
    상기 기판의 제1 글로벌 변환을 계산하는 것은,
    (a) 상기 기판의 x/y 회전에 대한 값을 측정하는 것;
    (b) 상기 기판의 팽창에 대한 값을 측정하는 것;
    (c) 상기 기판 상의 다이들의 배향에 대한 값을 측정하는 것; 및
    (d) 상기 (a), 상기 (b), 및 상기 (c)에서 측정된 값들로부터 글로벌 변환을 계산하는 것
    을 포함하는,
    시스템.
  13. 제8 항에 있어서,
    상기 포인트들의 세트로부터 3개의 포인트들을 선택하는 것은,
    3개의 정렬 마크들을 선택하는 것을 포함하는,
    시스템.
  14. 제13 항에 있어서,
    상기 측정하는 것은 제한된 수의 다이들에 대해 수행되는,
    시스템.
  15. 제8 항에 있어서,
    상기 포인트들의 세트로부터 3개의 포인트들을 선택하는 것은,
    3개의 정렬 마크들을 선택하는 것을 포함하는,
    시스템.
KR1020197025800A 2017-02-03 2017-12-05 패턴 배치 보정의 방법 KR102528450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237014468A KR20230065363A (ko) 2017-02-03 2017-12-05 패턴 배치 보정의 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/424,366 US10115687B2 (en) 2017-02-03 2017-02-03 Method of pattern placement correction
US15/424,366 2017-02-03
PCT/US2017/064686 WO2018144129A1 (en) 2017-02-03 2017-12-05 Method of pattern placement correction

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237014468A Division KR20230065363A (ko) 2017-02-03 2017-12-05 패턴 배치 보정의 방법

Publications (2)

Publication Number Publication Date
KR20190105245A true KR20190105245A (ko) 2019-09-16
KR102528450B1 KR102528450B1 (ko) 2023-05-02

Family

ID=63038006

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197025800A KR102528450B1 (ko) 2017-02-03 2017-12-05 패턴 배치 보정의 방법
KR1020237014468A KR20230065363A (ko) 2017-02-03 2017-12-05 패턴 배치 보정의 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237014468A KR20230065363A (ko) 2017-02-03 2017-12-05 패턴 배치 보정의 방법

Country Status (6)

Country Link
US (2) US10115687B2 (ko)
JP (2) JP7411412B2 (ko)
KR (2) KR102528450B1 (ko)
CN (1) CN110268512B (ko)
TW (1) TWI663632B (ko)
WO (1) WO2018144129A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809637B1 (en) 2019-05-30 2020-10-20 Applied Materials, Inc. Learning based digital corrections to compensate variations on lithography systems with multiple imaging units
KR20210075558A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
CN116583785A (zh) * 2020-11-24 2023-08-11 Asml荷兰有限公司 确定用于重叠特征标识的标记结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283404A (ja) * 1996-04-11 1997-10-31 Nec Corp 電子線露光方法
JP2003163163A (ja) * 2002-12-12 2003-06-06 Nikon Corp 位置合わせ方法、露光方法、及びデバイス製造方法
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP2009237255A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453545A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate having alignment mark and alignment using said mark
JP2886294B2 (ja) * 1990-08-18 1999-04-26 富士通株式会社 電子ビーム露光方法
JP3451607B2 (ja) * 1994-12-08 2003-09-29 株式会社ニコン 位置合わせ方法及び装置、並びに露光方法及び装置
JPH10106928A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 露光方法およびそれを用いた半導体集積回路装置の製造方法
JPH10199794A (ja) 1997-01-13 1998-07-31 Sony Corp 露光装置および方法
JP2962273B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
JP3047863B2 (ja) * 1997-08-04 2000-06-05 日本電気株式会社 アライメント方法
JP3501276B2 (ja) 1998-12-17 2004-03-02 シャープ株式会社 半導体ウエハの位置合わせ方法
US7444616B2 (en) * 1999-05-20 2008-10-28 Micronic Laser Systems Ab Method for error reduction in lithography
JP2003500847A (ja) * 1999-05-20 2003-01-07 マイクロニック レーザー システムズ アクチボラゲット リソグラフィに於ける誤差低減方法
JP4434372B2 (ja) 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
JP4511707B2 (ja) 2000-09-28 2010-07-28 株式会社アドバンテスト 電子ビーム露光装置、露光方法、及び半導体素子製造方法
JP2003059808A (ja) * 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP2005064351A (ja) * 2003-08-19 2005-03-10 Canon Inc 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法
JP4710827B2 (ja) * 2004-03-31 2011-06-29 株式会社ニコン アライメント条件決定方法及び装置、並びに露光方法及び装置
JP2005311145A (ja) * 2004-04-23 2005-11-04 Canon Inc 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP4794882B2 (ja) 2005-03-25 2011-10-19 キヤノン株式会社 走査型露光装置、走査型露光方法
JP4891804B2 (ja) 2007-02-21 2012-03-07 日本電子株式会社 パターン描画方法
JP2008249958A (ja) 2007-03-30 2008-10-16 Fujifilm Corp 基準位置計測装置及び方法、並びに描画装置
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7916275B2 (en) * 2007-09-19 2011-03-29 Asml Netherlands B.V. Methods of characterizing similarity or consistency in a set of entities
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5525739B2 (ja) * 2008-09-16 2014-06-18 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
JP2010186918A (ja) * 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
IT1392992B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo
JP5083339B2 (ja) * 2010-02-04 2012-11-28 東京エレクトロン株式会社 基板搬送装置及び基板搬送方法並びに記憶媒体
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8404403B2 (en) * 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
JP6061507B2 (ja) * 2012-06-12 2017-01-18 キヤノン株式会社 露光方法及び物品の製造方法
CN104395830B (zh) * 2012-06-22 2017-11-28 Asml荷兰有限公司 确定聚焦的方法、检查设备、图案形成装置、衬底以及器件制造方法
JP2014178536A (ja) 2013-03-15 2014-09-25 Dainippon Screen Mfg Co Ltd 描画データ生成方法、描画方法、描画データ生成装置、および描画装置
JP6453545B2 (ja) 2014-02-14 2019-01-16 矢崎総業株式会社 受電ユニット及びそれを有する給電システム
US9778205B2 (en) * 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
KR101991498B1 (ko) * 2014-12-12 2019-06-20 에이에스엠엘 네델란즈 비.브이. 기판 모델 파라미터를 계산하고 리소그래피 처리를 제어하기 위한 방법 및 장치
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283404A (ja) * 1996-04-11 1997-10-31 Nec Corp 電子線露光方法
JP2003163163A (ja) * 2002-12-12 2003-06-06 Nikon Corp 位置合わせ方法、露光方法、及びデバイス製造方法
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP2009237255A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法

Also Published As

Publication number Publication date
TWI663632B (zh) 2019-06-21
WO2018144129A1 (en) 2018-08-09
US20190019769A1 (en) 2019-01-17
KR102528450B1 (ko) 2023-05-02
CN110268512B (zh) 2023-07-04
KR20230065363A (ko) 2023-05-11
US20180226369A1 (en) 2018-08-09
JP2023017779A (ja) 2023-02-07
CN110268512A (zh) 2019-09-20
JP7411412B2 (ja) 2024-01-11
TW201841219A (zh) 2018-11-16
US10497658B2 (en) 2019-12-03
US10115687B2 (en) 2018-10-30
JP2020506433A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
CN109891324B (zh) 用于光刻过程的优化的方法
JP5767254B2 (ja) パターンアライメントを行うための方法および装置
TWI581068B (zh) 微影裝置、元件製造方法及將圖案施加於基板之方法
KR101991768B1 (ko) 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 및 컴퓨터 프로그램 제품
JP2023017779A (ja) パターン配置補正方法
KR20150023503A (ko) 오버레이를 보정하기 위한 정렬 마크들의 유용성을 결정하는 방법, 및 리소그래피 장치 및 오버레이 측정 시스템의 조합
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
EP3312672A1 (en) Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JP7362594B2 (ja) 露光システムアライメントおよび較正方法
US20110053060A1 (en) Exposure device, exposure method, and method for manufacturing semiconductor device
JPH0474854B2 (ko)
US11300888B2 (en) Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product
JP6798017B2 (ja) 基板にわたってパラメータ変動を修正する処理装置及び方法
US7782441B2 (en) Alignment method and apparatus of mask pattern
US9753373B2 (en) Lithography system and semiconductor processing process
JPH1152545A (ja) レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant