JP2020506433A - パターン配置補正方法 - Google Patents

パターン配置補正方法 Download PDF

Info

Publication number
JP2020506433A
JP2020506433A JP2019542166A JP2019542166A JP2020506433A JP 2020506433 A JP2020506433 A JP 2020506433A JP 2019542166 A JP2019542166 A JP 2019542166A JP 2019542166 A JP2019542166 A JP 2019542166A JP 2020506433 A JP2020506433 A JP 2020506433A
Authority
JP
Japan
Prior art keywords
die
substrate
points
orientation
global
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019542166A
Other languages
English (en)
Other versions
JP7411412B2 (ja
Inventor
テイマー コスクン，
テイマー コスクン，
チャン ファン チェン，
チャン ファン チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020506433A publication Critical patent/JP2020506433A/ja
Priority to JP2022167271A priority Critical patent/JP2023017779A/ja
Application granted granted Critical
Publication of JP7411412B2 publication Critical patent/JP7411412B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

基板上のパターン配置を補正する方法および装置が提供されている。いくつかの実施形態では、基板上のパターン配置を補正する方法は、基板の３つの基準点を検出することと、３つのダイ位置点の複数のセットであって、各セットがダイの配向を示し、３つのダイ位置点の複数のセットが、第１のダイに関連付けられた第１のセットと第２のダイに関連付けられた第２のセットを含む、３つのダイ位置点の複数のセットを、検出することと、基板上の第１のダイと第２のダイの配向について、ローカル変換を計算することと、３つのダイ位置点の複数のセットから、同じセットのメンバーではない３つの配向点を選択することと、点のセットから選択された３つの配向点から基板の第１のグローバル変換を計算することと、基板の第１のグローバル変換とローカル変換を保存することと、を含む。【選択図】図６

Description

［０００１］本開示の実施形態は、一般に、１つ以上の基板を処理する方法に関し、より具体的には、フォトリソグラフィプロセスを実行する方法に関する。
［０００２］マイクロリソグラフィ技術が、基板上に形成されたダイの一部として組み込まれる電気的フィーチャ部を作製するために、一般に使用される。この技術によれば、感光性フォトレジストが、通常、基板の表面に塗布される。次に、パターンジェネレータが、感光性フォトレジストの選択領域をパターンの一部として光で露光し、選択領域のフォトレジストに化学変化を生じさせて、マスクを生成する。マスクは、最終的にダイを構成する電気的フィーチャ部の作製中にパターンを転写するために利用される。
［０００３］ただし、電気的フィーチャ部の形成には複数の工程が含まれるため、個々のダイを形成するマスクの高い配置精度が、接続を位置合わせするために必要である。配置精度の要件により、スループットが制限され、コストが増加する。他の問題の中でも特に、基板の反りは、個々のダイにおける接続の誤配置を引き起こす可能性がある。ピックアンドプレース作業中の過度のダイドリフトもまた、歩留まりの低下につながる。したがって、個片化されたチップを誤配置してモールディングされたパネルを形成すると、従来のリソグラフィを使用した場合、ビルドアッププロセスでパターンオーバーレイが困難になる可能性がある。
［０００４］したがって、フォトリソグラフィのための改善されたシステムおよび方法が必要である。
［０００５］本発明の一実施形態では、基板上のパターン配置を補正する方法が開示されている。この方法は、基板の３つの基準点を検出することから開始される。３つのダイ位置点の複数のセットが検出され、各セットはダイ構造の配向を示し、複数のセットは、第１のダイに関連付けられた第１のセットと第２のダイに関連付けられた第２のセットを含む。基板上の第１のダイと第２のダイの配向について、ローカル変換が計算される。３つの配向点が、３つのダイ位置点の複数のセットから選択され、配向点は、同じダイのセットメンバーではない。基板の第１のグローバル変換が、点のセットから選択された３つの点から計算され、基板の第１のグローバル変換とローカル変換が保存される。
［０００６］本発明の上記の特徴を詳細に理解することができるように、上で簡単に要約された本発明のより詳細な説明が、実施形態を参照することによって得られ、実施形態のいくつかが、添付の図面に示されている。しかしながら、添付の図面は、本発明の典型的な実施形態のみを示し、したがって本発明の範囲を限定すると見なされるべきではなく、本発明は他の同等に有効な実施形態を認め得ることに、留意されたい。
計測システムに配置された基板の概略図である。 は、図１の基板の様々なプロファイルを示す。 フォトリソグラフィシステムに配置された基板の概略図である。 基板上のダイのフィーチャ部を示す概略図である。 基板上のダイの位置のグローバル変換を生成する方法を示す。 基板上でのリソグラフィ工程のために有効な変換を生成する方法を示す。
［００１３］理解を容易にするために、可能な場合には、図面に共通の同一の要素を示すために、同一の参照番号が使用されている。一実施形態に開示された要素は、具体的な記載なしに他の実施形態で有益に利用されてもよいということが、予期されている。
［００１４］本発明は、フォトリソグラフィプロセス中に基板上のパターン配置を補正するための方法および装置を含む。一実施形態では、基板は、計測ツールに移送される。基板を測定して、基板上のダイ位置、ダイの歪み、基板の反り、およびその他のパターンマッピングを決定する。続いて、基板は、その中で処理するためにデジタルリソグラフィシステムに移動される。基板上のダイの誤配置は、ダイごとのデジタルマスク位置合わせ補正を適用することにより補正される。基板の反りに起因する各ダイの誤配置に対する補正は、計測ツールから取得した測定値に基づいたモデルベースのパターン配置補正アルゴリズムを適用することにより実行される。
［００１５］図１は、計測システム１００に配置された基板１０４の概略図である。計測システム１００は、スキャナ１６０を有してもよい。スキャナ１６０は、第１の方向１６１および第２の方向１６３に移動して、基板１０４を完全に測定することができる。スキャナ１６０は、基板１０４上に形成されたダイなどの構造に関連する位置情報を測定するために、レーザー、光学もしくは音響センサ、または他の技術を利用してもよい。
［００１６］計測システム１００は、コントローラ１７０を有してもよい。あるいは、計測システム１００は、コントローラ１７０に結合されてもよい。コントローラ１７０は、中央処理装置１７２とメモリ１７４を有してもよい。コントローラ１７０は、任意選択で入出力装置１７６を有してもよく、そこからコントローラ１７０は、人間のような他のデバイスとインターフェースすることができる。メモリ１７４は、ＣＰＵ１７２で実行するためのプログラムコードを保存してもよい。メモリ１７４は、基板１０４に関連する測定値およびプロセスパラメータなどの情報を、さらに保存してもよい。
［００１７］基板１０４は、外縁部１１０、上面１１８、およびノッチ１１２を有してもよい。ノッチ１１２は、基板１０４を配向するために使用することができる。基板１０４は、上面１１８に配置された複数のダイ１５２を有することができる。ダイ１５２は、行１５４および列１５０に配置することができる。あるいは、ダイ１５２は、放射状または同心円状などの他の適切な構成で配置されてもよい。
［００１８］スキャナ１６０が、基板１０４を横切って移動し、基板１０４上の他の特徴部の中でも特に、ダイ１５２のそれぞれについて、例えば、Ｘ、Ｙ、およびＺデカルト座標に沿って、または極座標に沿って、測定値を提供することができる。例えば、スキャナ１６０は、第１のダイ１４２に沿った、または第１のダイ１４２内の位置を測定してもよい。スキャナ１６０は、基板１０４上の基準マーク（図示せず）をさらに測定してもよい。測定値は、メモリ１７４に保存され、１つ以上の基板１０４に関連付けられてもよい。メモリ１７４に保存された情報は、図３を参照して以下で説明されるフォトリソグラフィシステムなどの他の処理装置にとってアクセス可能にすることができる。
［００１９］計測システム１００からの測定値を使用して、ダイ１５２の予測または計画されたレイアウトと比較して、ダイ１５２の位置が歪んでいる、または、ずれているかどうかを、決定することができる。計測システム１００からの測定値は、基板１０４のグローバルプロファイル、すなわち形状を生成するために使用されてもよい。例えば、グローバルプロファイルは、反りを示し、反りについて補正することができる。図２Ａ〜図２Ｄは、図１に示される基板１０４のグローバルプロファイルの例を示す。基板１０４は、計測システムからの測定データを用いてモデル化され得る代替のグローバルプロファイルを有してもよく、本明細書で提供される例は、１つ以上の基板１０４が有し得るグローバルプロファイルについての理解を単に伝えるものであることを、理解されたい。
［００２０］高次の反り効果を、図２Ａから図２Ｄに示すような様々な形で表すことができる。基板の反りは、高次のグローバル２Ｄモデルによって特徴付けられるが、ダイの誤配置／位置は、線形モデルによってモデル化することができる。補正は、個々のダイ位置に対応する基板の異なる領域に、またはグローバル２Ｄモデルによって規定された表面に沿って、選択的に適用することができる。しかしながら、反りおよびダイ位置は、その位置およびプロファイルを決定するために３Ｄモデルを代替的に利用してもよいことも、理解されるべきである。
［００２１］図２Ａは、平面２９０上に載っている基板１０４Ａを示す。基板１０４Ａは、縁部２１０が上方に湾曲し、平面２９０から離れている凹状プロファイルを有することができる。例えば、凹状プロファイルは、皿の形を有しているように見えてもよい。図２Ｂは、平面２９０上に載っている基板１０４Ｂを示す。基板１０４Ｂは、縁部２１０が平面２９０と接触しており、基板１０４の中央部２３０が平面２９０から離れて上方に持ち上げられている凸状プロファイルを有することができる。例えば、凸状プロファイルは、逆さまの皿の形を有しているように見えてもよい。さらに、反りは、２つ以上のプロファイルの組み合わせを含んでもよい。このようなプロファイルは、正弦曲線またはその他の曲線タイプの形状として現れてもよい。図２Ｃは、平面２９０上に載っている基板１０４Ｃを示す。基板１０４Ｃは、第１の縁部２１２が平面２９０から持ち上げられ、第２の縁部２１４がその上に配置されている正弦曲線プロファイルを有することができる。図２Ｄは、平面２９０上に載っている基板１０４Ｄを示す。基板１０４Ｄは、単一の周期を超えて延びる正弦曲線プロファイルを有することができる。例えば、第１の縁部２１２、第２の縁部２１４、および中央部２３０が、平面２９０から持ち上げられていてもよい。基板１０４Ｄの他の部分が、その上に配置されている。図２Ａ〜図２Ｄに示される基板１０４のプロファイルは、単に例示的なものであり、単純なおよび複雑な他のプロファイルが基板に存在し、モデル化されてもよいことを、理解されたい。
［００２２］計測システムからの測定値を利用して、基板１０４をモデル化し、さらなる処理中に、基板上の誤配置されたダイ位置および反りについて補正することができる。例えば、測定値を利用して、ダイごとのｘ／ｙ回転、拡大、およびシフト（ローカル変換）を決定するためのローカルレベルダイモデルを作ることができる。モデルは、このようなモデルを計算するために、１つ１つのダイ上の少なくとも３つの点を使用することができる。特定のダイに関連付けられた測定点は、１つのセットに対応し得る。例えば、基板１０４上のダイの数に対応する「ｎ」個のセットの測定点が、存在し得る。さらに、基板１０４の反りまたは基板１０４の上面１１８全体の全体的なｘ／ｙ回転、拡大、およびシフト（すなわち、グローバル変換）を示すグローバルモデルを基板１０４に対して開発することができる。グローバルモデルは、グローバル変換を計算するために、少なくとも３つの点を利用することができ、各点は、ダイ測定値の異なるセット、３つの別々のアライメントマーク、または他の遠位基準測定値から得られる。ローカル変換とグローバル変換の組み合わせを使用して、処理パラメータを変更し、フォトリソグラフィ工程などのダイレベル工程の位置合わせの精度を向上させる。
［００２３］図３は、フォトリソグラフィシステム３００に配置された基板１０４の概略図である。フォトリソグラフィシステム３００は、一対の支持体によって支持される一対のトラックを含むことができる。２つ以上のチャック３３０が、トラックに沿って第１の方向３６１および第２の方向３６３に移動し得る。トラックと支持体は、動作中、エアベアリングシステム、磁気チャネル、または他の適切な技術によって持ち上げられていてもよい。チャック３３０は、基板１０４をそれに固定する真空チャックであってもよい。チャック３３０とそれに固定された基板１０４との間の位置の差は、最小限である。
［００２４］フォトリソグラフィシステム３００は、１つ以上のチャック３３０上に配置された基板１０４の位置情報を測定するためのエンコーダを含むことができる。チャック３３０上の基板１０４の位置は、複数の干渉計によって動作中に測定されてもよい。干渉計は、Ｚ方向、つまり垂直方向において、エンコーダよりも、基板のより近くに配置されたミラーと位置合わせされ得る。干渉計は、高安定平面鏡干渉計などの任意の適切な干渉計であり得る。干渉計またはエンコーダによって測定された基板１０４の位置情報は、チャック３３０の動きをさらに制御することができるコントローラ１７０に提供されてもよい。コントローラ１７０は、計測システム１００と電子的に結合され、基板１０４に関する情報をそれと通信することができる。例えば、計測システム１００は、基板１０４に関するグローバルおよびローカル変換を計算するのに適した測定情報をコントローラ１７０に提供することができる。
［００２５］フォトリソグラフィシステム３００は、１つ以上の処理ユニット３６２を含むことができる。処理ユニット３６２は、前述のコントローラ１７０と通信することができる。処理ユニット３６２は、支持体によって支持されてもよい。２つ以上のチャックが、処理ユニット３６２の下を通ることができる。一実施形態では、処理ユニット３６２は、フォトリソグラフィプロセスでフォトレジストを露光するように構成されたパターンジェネレータである。いくつかの実施形態では、処理ユニット３６２は、マスクレスリソグラフィプロセスを実行するように構成されてもよい。処理ユニット３６２は、基板１０４のマスクレス直接パターニングを生成するために利用される。処理ユニット３６２は、ケース内に配置された複数の像投影システムを含むことができる。動作中、１つ以上のチャック３３０が、ローディング位置から移動し、処理ユニット３６２の下を通ることができる。チャックは、基板１０４を処理および／または割り送りするために第２のトラックに沿って移動することにより直交方向に移動してもよい。あるいは、チャック３３０上に配置された基板１０４を処理および／または割り送りするために、処理ユニット３６２が、チャック３３０上で第１の方向および／または第２の方向に移動してもよい。
［００２６］計測システム１００およびフォトリソグラフィシステム３００は、計測システム１００からの測定情報を使用して、フォトリソグラフィプロセス中に処理ユニット３６２によって提供されるデジタルマスクを調整することにより、基板１０４上のダイの誤配置を補正するために協調して動作することができる。フォトリソグラフィシステム３００は、３つ以上の基準点を検出して、基板１０４の第２のグローバル変換を計算することができる。一般に、これは、計測システム１００から得られるグローバル変換とは異なる。第２のグローバル変換は、計測システム１００からのダイごとのローカル変換と組み合わされて、基板１０４の有効な変換が計算される。有効な変換は、基板１０４の表面の２Ｄモデル表現であってもよい。あるいは、有効な変換は、基板１０４の表面の３Ｄモデルであってもよい。有効な変換は、基板１０４上に材料の層をプリントするためのスキャン中に、フォトリソグラフィシステム３００のデジタルマスクの補正として適用される。誤配置の特徴が繰り返されている場合、つまり、ローカル変換が、ある基板から次の基板へ一貫している場合、全てのダイではなく限られた数のダイのみを測定することにより、計測システム１００による個々の基板１０４のオフライン特性評価を高速化することができる。この手順は、近似で十分な場合など、完全な精度が必要でない、または要求されない場合にも適用することができる。
［００２７］図４は、基板１０４上の複数のダイ１５２を示す概略図である。概略図は、基板１０４上のダイ１５２の位置ずれおよび歪みを単に表しているに過ぎない。基板１０４は、ダイ１５２の第１の行４１０、第２の行４２０、および第ｎの行４３０を有してもよい。基板１０４の上面１１８上のダイ１５２は、ダイ１５２の第１の行４１０が曲線（点線で示される）に沿うように、ずれていることがある。対照的に、第２の行４２０は、点線で示されるように、より直線状に揃っていてもよい。いくつかの実施形態では、行４１０、４２０、４３０の各々が、隣接する行と揃っていない、またはある基板１０４と次の基板とで異なっていることさえある。さらに、ダイ１５２は、それぞれの行４１０、４２０、４３０内の隣接するダイから斜めになっていてもよい。
［００２８］第１のダイ１４２は、その中またはその上に形成された複数のフィーチャ部４５２を有することができる。第１のダイ１４２は、その中に形成されたインターコネクト４５３およびビア４５５を有することができる。ビア４５５およびインターコネクト４５３は、第１のダイ１４２のフィーチャ部４５２を第１のダイ１４２の他のフィーチャ部４５２と接続することができる。あるいは、フィーチャ部４５２、ビア４５５、およびインターコネクト４５３は、他のダイまたはチップ上に形成されたフィーチャ部と位置合わせされるように構成されてもよい。ローカルおよびグローバル変換は、工程ごとにマスクをフィーチャ部に位置合わせするのに役立ち得る。例えば、第１のダイ１４２は、第１の行４１０に沿って配向された第１のフィーチャ部４６１および第２のフィーチャ部４６２を有してもよい。ローカル変換が、第１のフィーチャ部４６１および第２のフィーチャ部４６２の位置情報を提供して、後続の工程が、前記フィーチャ部と位置合わせされる。例えば、エッチング工程は、第１および第２のフィーチャ部４６１、４６２にビアを形成するために、限界寸法内で実行される。このようにして、基板１０４上に示されたダイ１５２の位置ずれおよび歪みさえも、上記で導入された基板１０４およびダイ１５２のグローバルおよびローカル変換で補正することにより処理することができる。
［００２９］図５は、基板上のダイの位置のグローバル変換を生成する方法を示す。工程５１０で、３つ以上の点が、基板上の各ダイ上で検出されて、ローカル変換のために各ダイの配向が計算される。一実施形態では、３つの点は、ダイの外周に沿って互いから間隔を空けて遠位方向に配置されていてもよい。第２の実施形態では、各ダイの頂点を検出して、ダイの形状および配向をより詳細に決定することができる。頂点は、ダイの各辺の線分の交点を提供する。したがって、頂点は、ダイの領域の範囲の外側の境界を表す点を示す。点のセットを各ダイに関連付けることができる。
［００３０］工程５２０で、少なくとも３つの点が使用されて、基板のグローバル変換が計算される。グローバル変換を使用して、基板のプロファイルにおける反りまたはその他の不規則性を特徴付けることができる。３つの点の各々が、検出された点の異なるセットから選択される。選択された３つ以上のセットは、基板上で遠位方向に配向されていてもよい。グローバル変換は、基板上に分布する基準点から計算されてもよい。例えば、基板は、ダイに関連付けられていない３つ以上の基準点を持つことができる。基準点が、基板の上面に設けられ、測定され、基板のグローバル変換を計算するために使用されてもよい。
［００３１］別の代替例では、基板のグローバル変換を計算することは、基板のｘ／ｙ回転の値を測定すること、基板の拡大の値を測定すること、基板上のダイの配向の値を測定すること、および測定値からグローバル変換を計算すること、を含むことができる。
［００３２］さらに別の代替例では、各ダイから検出された全ての点を使用して、変動を滑らかな関数にフィッティングさせることによって、基板の反りを特徴付けることができる。ダイの誤配置は、大部分が離散的であるが、反りは、連続的な変動を生成し、多項式で近似することができる。さらに、ダイごとのモデルを作成して、グローバル変換によってモデル化された基板に変動をフィッティングさせることができる。このようにして、ダイごとのレベルでモデル化された結合された問題を設定することにより、２つのモデル、つまりローカル変換とグローバル変換を一緒に生成することができる。したがって、このダイごとの変動とグローバルな反りの影響を補足するための結合されたモデルを、生成することができる。
［００３３］工程５３０で、基板のグローバル変換およびローカル変換が、保存される。変換は、他の装置によるアクセスのためにメモリに保存されてもよい。一実施形態では、変換は、計測システムに保存され、他の処理装置によってそこにアクセスされる。別の実施形態では、変換は、フォトリソグラフィシステムに保存される。さらに他の実施形態では、変換は、ネットワーク接続デバイスにとってアクセス可能なネットワークストレージに保存される。
［００３４］図５に開示されている方法は、基板の基準点とダイ位置を検出することと、基板上のダイのパターン配置を補正するために基板上のダイのローカル変換およびグローバル変換を計算することと、を提供する。変換は、基板の処理に使用される他の半導体処理装置にとってアクセス可能な場所に保存される。この方法は、半導体処理装置での基板の処理に有用に拡張される。例えば、変換は、基板をエッチングするときにマスクを調整または適用するために使用されてもよい。
［００３５］図６は、基板上でのリソグラフィ工程のために有効な変換を生成する方法を示す。工程６１０において、少なくとも３つの基準点が、新しいグローバル変換を計算するために検出される。検出は、リソグラフィツール、エッチングツール、または基板が配置される他の適切な半導体処理ツールによって実行されてもよい。一実施形態では、リソグラフィツールが、新しいグローバル変換を計算するために少なくとも３つの基準点を検出する。半導体処理ツールによって計算される新しいグローバル変換は、以前に計測ツールによって計算されたグローバル変換とは異なってもよい。
［００３６］工程６２０において、処理ツールによって計算された新しいグローバル変換は、有効な変換を生成するために、計測ツールによって提供されたダイごとのローカル変換と組み合わされる。有効な変換は、ダイごとの歪みと基板のプロファイルの組み合わせである。新しいグローバル変換は、計測ツールによって提供されるグローバル変換を計算するための上記で開示された方法と同様に計算されてもよい。例えば、基準点、ダイ位置マーカー、点もしくは頂点、または基板上の他の適切な測定された位置を使用して、基板のプロファイルをモデル化することができる。
［００３７］工程６３０において、有効な変換が、処理ツールのデジタルマスクの補正として適用される。例えば、リソグラフィツールのデジタルマスクは、有効な変換をデジタルマスクに適用することにより、歪められ、回転され、引き伸ばされ、または他の方法で修正されてもよい。再配線リソグラフィ層をプリントするためのスキャン中、デジタルマスクは、基板上の実際のダイ位置と位置合わせされて、フィーチャが許容限界寸法内で正しく形成されるようにする。
［００３８］図６を参照して説明した方法は、様々な半導体処理ツールで使用することができる。デジタルマスクの有効な変換は、フォトリソグラフィスキャン中のデジタルマスクの補正に適しており、またそのような補正を提供する。有利なことに、有効な変換は、モデルベースのパターン配置補正とともに、ダイごとのデジタルマスクを位置合わせして、ダイ構造の配向とともに基板の反りを補正する。有効な変換は、ダイ構造に再配線リソグラフィ層をプリントする前に、リソグラフィツールにおいて、ダイごとのデジタルマスク位置合わせ補正により、ダイ構造の配向を補正する。
［００３９］ダイの測定された誤配置が、ある基板から別の基板へと繰り返されている場合、つまり、各基板で共有された繰り返しパターンである場合、全てのダイの代わりに限られた数のダイを測定することにより、計測ツールによるオフライン特性評価を高速化することができる。これは、完全な精度が必要でない場合にも実行することができる。複数のダイが、グループ（ダイグループ）としてピックアンドプレースされる場合、グループ全体のｘ／ｙ回転、拡大、およびシフトを計算するためには、各グループからの３つの測定で十分である。これにより、冗長な測定が除去され、特性評価のスループットが向上する。ダイが「ダイグループ」になり、測定セットの数が、ダイではなくダイグループの数に対応することを除いて、生成されるモデルは同じままである。
［００４０］上記は、本発明の実施形態に向けられているが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考え出すこともでき、本発明の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 基板上のパターン配置を補正する方法であって、
    基板の３つの基準点を検出することと、
    ３つのダイ位置点の複数のセットであって、各セットがダイの配向を示し、前記３つのダイ位置点の複数のセットが、第１のダイに関連付けられた第１のセットと第２のダイに関連付けられた第２のセットを含む、３つのダイ位置点の複数のセットを、検出することと、
    前記基板上の前記第１のダイと前記第２のダイの配向についてローカル変換を計算することと、
    前記３つのダイ位置点の複数のセットから、同じセットのメンバーではない３つの配向点を選択することと、
    前記点のセットから選択された前記３つの配向点から前記基板の第１のグローバル変換を計算することと、
    前記基板の前記第１のグローバル変換と前記ローカル変換を保存することと、
    を含む方法。
  2. リソグラフィツールに前記基板を配置することと、
    前記３つの基準点を検出することと、
    前記３つの基準点から第２のグローバル変換を計算することと、
    前記第２のグローバル変換を前記ローカル変換と組み合わせて、前記基板の有効な変換を計算することと、
    スキャン中にデジタルマスクの補正として前記有効な変換を適用することと、
    をさらに含む、請求項１に記載の方法。
  3. 前記有効な変換を適用して、ダイごとのデジタルマスク位置合わせ補正を生成することにより、前記ダイの配向を補正することと、
    前記ダイに再配線リソグラフィ層をプリントすることと、
    をさらに含む、請求項２に記載の方法。
  4. モデルベースのパターン配置補正とともに、前記ダイごとのデジタルマスクを位置合わせすることと、
    前記基板の反りと前記ダイの配向を補正することと、
    をさらに含む、請求項３に記載の方法。
  5. 前記基板の前記第１のグローバル変換を計算することが、
    （ａ）前記基板のｘ／ｙ回転の値を測定することと、
    （ｂ）前記基板の拡大の値を測定することと、
    （ｃ）前記基板上の前記ダイの配向の値を測定することと、
    （ｄ）（ａ）、（ｂ）、および（ｃ）で測定された前記値からグローバル変換を計算することと、
    を含む、請求項１に記載の方法。
  6. 前記測定することが、限られた数のダイで実行される、請求項５に記載の方法。
  7. 前記点のセットから３つの点を選択することが、
    ３つのアライメントマークを選択すること
    を含む、請求項１に記載の方法。
  8. プロセッサ、および
    メモリ
    を備えるシステムであって、前記メモリが、基板上のパターン配置を補正するための動作を実行するように構成されたアプリケーションプログラムを含み、前記動作が、
    基板の３つの基準点を検出することと、
    ３つのダイ位置点の複数のセットであって、各セットがダイの配向を示し、前記３つのダイ位置点の複数のセットが、第１のダイに関連付けられた第１のセットと第２のダイに関連付けられた第２のセットを含む、３つのダイ位置点の複数のセットを、検出することと、
    前記基板上の前記第１のダイと前記第２のダイの配向についてローカル変換を計算することと、
    前記３つのダイ位置点の複数のセットから、同じセットのメンバーではない３つの配向点を選択することと、
    前記点のセットから選択された前記３つの配向点から前記基板の第１のグローバル変換を計算することと、
    前記基板の前記第１のグローバル変換と前記ローカル変換を保存することと、
    を含む、システム。
  9. リソグラフィツールに前記基板を配置することと、
    前記３つの基準点を検出することと、
    前記３つの基準点から第２のグローバル変換を計算することと、
    前記第２のグローバル変換を前記ローカル変換と組み合わせて、前記基板の有効な変換を計算することと、
    スキャン中にデジタルマスクの補正として前記有効な変換を適用することと、
    をさらに含む、請求項８に記載のシステム。
  10. 前記有効な変換を適用して、ダイごとのデジタルマスク位置合わせ補正を生成することにより、前記ダイの配向を補正することと、
    前記ダイに再配線リソグラフィ層をプリントすることと、
    をさらに含む、請求項９に記載のシステム。
  11. モデルベースのパターン配置補正とともに、前記ダイごとのデジタルマスクを位置合わせすることと、
    前記基板の反りと前記ダイの配向を補正することと、
    をさらに含む、請求項１０に記載のシステム。
  12. 前記基板の前記第１のグローバル変換を計算することが、
    （ａ）前記基板のｘ／ｙ回転の値を測定することと、
    （ｂ）前記基板の拡大の値を測定することと、
    （ｃ）前記基板上の前記ダイの配向の値を測定することと、
    （ｄ）（ａ）、（ｂ）、および（ｃ）で測定された前記値からグローバル変換を計算することと、
    を含む、請求項８に記載のシステム。
  13. 前記点のセットから３つの点を選択することが、
    ３つのアライメントマークを選択すること
    を含む、請求項８に記載のシステム。
  14. 前記測定することが、限られた数のダイで実行される、請求項１３に記載のシステム。
  15. 前記点のセットから３つの点を選択することが、
    ３つのアライメントマークを選択すること
    を含む、請求項８に記載のシステム。
JP2019542166A 2017-02-03 2017-12-05 パターン配置補正方法 Active JP7411412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022167271A JP2023017779A (ja) 2017-02-03 2022-10-19 パターン配置補正方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/424,366 US10115687B2 (en) 2017-02-03 2017-02-03 Method of pattern placement correction
US15/424,366 2017-02-03
PCT/US2017/064686 WO2018144129A1 (en) 2017-02-03 2017-12-05 Method of pattern placement correction

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022167271A Division JP2023017779A (ja) 2017-02-03 2022-10-19 パターン配置補正方法

Publications (2)

Publication Number Publication Date
JP2020506433A true JP2020506433A (ja) 2020-02-27
JP7411412B2 JP7411412B2 (ja) 2024-01-11

Family

ID=63038006

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019542166A Active JP7411412B2 (ja) 2017-02-03 2017-12-05 パターン配置補正方法
JP2022167271A Pending JP2023017779A (ja) 2017-02-03 2022-10-19 パターン配置補正方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022167271A Pending JP2023017779A (ja) 2017-02-03 2022-10-19 パターン配置補正方法

Country Status (6)

Country Link
US (2) US10115687B2 (ja)
JP (2) JP7411412B2 (ja)
KR (2) KR102528450B1 (ja)
CN (1) CN110268512B (ja)
TW (1) TWI663632B (ja)
WO (1) WO2018144129A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809637B1 (en) 2019-05-30 2020-10-20 Applied Materials, Inc. Learning based digital corrections to compensate variations on lithography systems with multiple imaging units
KR20210075558A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
CN116583785A (zh) * 2020-11-24 2023-08-11 Asml荷兰有限公司 确定用于重叠特征标识的标记结构的方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453545A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate having alignment mark and alignment using said mark
JPH04100205A (ja) * 1990-08-18 1992-04-02 Fujitsu Ltd 電子ビーム露光方法
JPH08162392A (ja) * 1994-12-08 1996-06-21 Nikon Corp 位置合わせ方法
JPH09283404A (ja) * 1996-04-11 1997-10-31 Nec Corp 電子線露光方法
JPH10106928A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 露光方法およびそれを用いた半導体集積回路装置の製造方法
JPH1154404A (ja) * 1997-08-04 1999-02-26 Nec Corp アライメント方法
JP2000182934A (ja) * 1998-12-17 2000-06-30 Sharp Corp 半導体ウエハの位置合わせ方法
JP2002110516A (ja) * 2000-09-28 2002-04-12 Advantest Corp 電子ビーム露光装置、露光方法、及び半導体素子製造方法
JP2003059808A (ja) * 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP2003163163A (ja) * 2002-12-12 2003-06-06 Nikon Corp 位置合わせ方法、露光方法、及びデバイス製造方法
JP2005064351A (ja) * 2003-08-19 2005-03-10 Canon Inc 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法
WO2005096353A1 (ja) * 2004-03-31 2005-10-13 Nikon Corporation アライメント条件決定方法及び装置、並びに露光方法及び装置
JP2005311145A (ja) * 2004-04-23 2005-11-04 Canon Inc 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP2006269867A (ja) * 2005-03-25 2006-10-05 Canon Inc 露光装置
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP2008205291A (ja) * 2007-02-21 2008-09-04 Jeol Ltd パターン描画方法
JP2009237255A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法
JP2010186918A (ja) * 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
JP2013258284A (ja) * 2012-06-12 2013-12-26 Canon Inc 走査露光装置、物品の製造方法、アライメント方法および走査露光方法
JP2014178536A (ja) * 2013-03-15 2014-09-25 Dainippon Screen Mfg Co Ltd 描画データ生成方法、描画方法、描画データ生成装置、および描画装置
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199794A (ja) 1997-01-13 1998-07-31 Sony Corp 露光装置および方法
JP2962273B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
US7444616B2 (en) * 1999-05-20 2008-10-28 Micronic Laser Systems Ab Method for error reduction in lithography
JP2003500847A (ja) * 1999-05-20 2003-01-07 マイクロニック レーザー システムズ アクチボラゲット リソグラフィに於ける誤差低減方法
JP4434372B2 (ja) 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
JP2008249958A (ja) 2007-03-30 2008-10-16 Fujifilm Corp 基準位置計測装置及び方法、並びに描画装置
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7916275B2 (en) * 2007-09-19 2011-03-29 Asml Netherlands B.V. Methods of characterizing similarity or consistency in a set of entities
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5525739B2 (ja) * 2008-09-16 2014-06-18 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
IT1392992B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo
JP5083339B2 (ja) * 2010-02-04 2012-11-28 東京エレクトロン株式会社 基板搬送装置及び基板搬送方法並びに記憶媒体
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8404403B2 (en) * 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
CN104395830B (zh) * 2012-06-22 2017-11-28 Asml荷兰有限公司 确定聚焦的方法、检查设备、图案形成装置、衬底以及器件制造方法
JP6453545B2 (ja) 2014-02-14 2019-01-16 矢崎総業株式会社 受電ユニット及びそれを有する給電システム
US9778205B2 (en) * 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
KR101991498B1 (ko) * 2014-12-12 2019-06-20 에이에스엠엘 네델란즈 비.브이. 기판 모델 파라미터를 계산하고 리소그래피 처리를 제어하기 위한 방법 및 장치

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453545A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate having alignment mark and alignment using said mark
JPH04100205A (ja) * 1990-08-18 1992-04-02 Fujitsu Ltd 電子ビーム露光方法
JPH08162392A (ja) * 1994-12-08 1996-06-21 Nikon Corp 位置合わせ方法
JPH09283404A (ja) * 1996-04-11 1997-10-31 Nec Corp 電子線露光方法
JPH10106928A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 露光方法およびそれを用いた半導体集積回路装置の製造方法
JPH1154404A (ja) * 1997-08-04 1999-02-26 Nec Corp アライメント方法
JP2000182934A (ja) * 1998-12-17 2000-06-30 Sharp Corp 半導体ウエハの位置合わせ方法
JP2002110516A (ja) * 2000-09-28 2002-04-12 Advantest Corp 電子ビーム露光装置、露光方法、及び半導体素子製造方法
JP2003059808A (ja) * 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP2003163163A (ja) * 2002-12-12 2003-06-06 Nikon Corp 位置合わせ方法、露光方法、及びデバイス製造方法
JP2005064351A (ja) * 2003-08-19 2005-03-10 Canon Inc 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法
WO2005096353A1 (ja) * 2004-03-31 2005-10-13 Nikon Corporation アライメント条件決定方法及び装置、並びに露光方法及び装置
JP2005311145A (ja) * 2004-04-23 2005-11-04 Canon Inc 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP2006269867A (ja) * 2005-03-25 2006-10-05 Canon Inc 露光装置
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP2008205291A (ja) * 2007-02-21 2008-09-04 Jeol Ltd パターン描画方法
JP2009237255A (ja) * 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法
JP2010186918A (ja) * 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
JP2013258284A (ja) * 2012-06-12 2013-12-26 Canon Inc 走査露光装置、物品の製造方法、アライメント方法および走査露光方法
JP2014178536A (ja) * 2013-03-15 2014-09-25 Dainippon Screen Mfg Co Ltd 描画データ生成方法、描画方法、描画データ生成装置、および描画装置
WO2017047355A1 (ja) * 2015-09-15 2017-03-23 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
TWI663632B (zh) 2019-06-21
WO2018144129A1 (en) 2018-08-09
US20190019769A1 (en) 2019-01-17
KR102528450B1 (ko) 2023-05-02
KR20190105245A (ko) 2019-09-16
CN110268512B (zh) 2023-07-04
KR20230065363A (ko) 2023-05-11
US20180226369A1 (en) 2018-08-09
JP2023017779A (ja) 2023-02-07
CN110268512A (zh) 2019-09-20
JP7411412B2 (ja) 2024-01-11
TW201841219A (zh) 2018-11-16
US10497658B2 (en) 2019-12-03
US10115687B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP5767254B2 (ja) パターンアライメントを行うための方法および装置
JP2023017779A (ja) パターン配置補正方法
CN107799451A (zh) 半导体加工中控制曲度以控制叠对的位置特定的应力调节
KR101991768B1 (ko) 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 및 컴퓨터 프로그램 제품
KR20150023503A (ko) 오버레이를 보정하기 위한 정렬 마크들의 유용성을 결정하는 방법, 및 리소그래피 장치 및 오버레이 측정 시스템의 조합
JP2006186372A (ja) モデル・パラメータを使用して自動プロセス補正を行うための方法及びシステム、並びにこのような方法及びシステムを使用したリソグラフィ機器
JP6730851B2 (ja) 決定方法、形成方法、プログラム、および物品の製造方法
CN115769148A (zh) 用于校正光刻过程中的套刻误差的系统和方法
JPH09260250A (ja) 露光装置および露光方法
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JP2001274073A (ja) 重ね合わせ露光方法及び露光システム
KR20180081588A (ko) 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법
JP2023164945A (ja) 露光装置およびアライメント方法
JPH0474854B2 (ja)
JP2020140070A (ja) 露光装置および露光方法
TWI775370B (zh) 判定抽樣方案之方法、相關設備及電腦程式
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
JPH1152545A (ja) レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法
JPH06275495A (ja) 位置合わせ方法
JP2022124335A (ja) リソグラフィ装置、および物品製造方法
JP2006269562A (ja) 位置合わせ方法、位置合わせ装置、露光方法、及び露光装置
JPH10261586A (ja) 投影露光装置
JPH10261585A (ja) 投影露光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7411412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150