CN110268512B - 图案放置校正的方法 - Google Patents

图案放置校正的方法 Download PDF

Info

Publication number
CN110268512B
CN110268512B CN201780085557.1A CN201780085557A CN110268512B CN 110268512 B CN110268512 B CN 110268512B CN 201780085557 A CN201780085557 A CN 201780085557A CN 110268512 B CN110268512 B CN 110268512B
Authority
CN
China
Prior art keywords
substrate
die
transformation
points
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780085557.1A
Other languages
English (en)
Other versions
CN110268512A (zh
Inventor
塔纳·科斯坤
建峰·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110268512A publication Critical patent/CN110268512A/zh
Application granted granted Critical
Publication of CN110268512B publication Critical patent/CN110268512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供了用于校正基板上的图案放置的方法和设备。在一些实施方式中，一种用于校正基板上的图案放置的方法，包括：检测基板的三个参考点；检测多组三个裸片位置点，每组指示裸片的取向，所述多组三个裸片位置点包括与第一裸片相关联的第一组和与第二裸片相关联的第二组；计算所述第一裸片和所述第二裸片在所述基板上的所述取向的局部变换；从所述多组三个裸片位置点中选择三个取向点，其中所述取向点不是同一组的成员；从来自所述一组点的选定的所述三个取向点计算所述基板的第一全局变换；以及存储所述基板的所述第一全局变换和所述局部变换。

Description

图案放置校正的方法
技术领域
本公开内容的实施方式一般涉及用于处理一个或多个基板的方法，并且更具体地涉及用于执行光刻工艺的方法。
背景技术
一般采用微光刻技术来产生作为形成在基板上的裸片的一部分而引入的电特征。根据该技术，通常将光敏光刻胶施加到基板的表面。然后，图案发生器用光曝光作为图案的一部分的光敏光刻胶的选定区域，以致使选定区域中的光刻胶发生化学变化，从而产生掩模。该掩模用于在最终构成裸片的电特征的产生期间转移图案。
然而，由于在电特征的形成中涉及多个操作，因此需要对形成各个裸片的掩模的高放置准确度来对准连接。放置准确度的要求限制了产量并增加了成本。除了其它问题之外，基板的翘曲也可能会导致各个裸片中的连接错位。在拾取放置操作期间的过量裸片漂移也会导致良率损失。因此，当使用传统光刻时，使扣合芯片错位以形成模制面板可能导致在构建工艺中的图案重叠困难。
因此，需要一种用于光刻的改善的系统和方法。
发明内容
在本发明的一个实施方式中，公开了一种用于校正基板上的图案放置的方法。所述方法通过检测基板的三个参考点开始。检测多组三个裸片位置点，每组指示裸片结构的取向，所述多组三个裸片位置点包括与第一裸片相关联的第一组和与第二裸片相关联的第二组。计算所述第一裸片和所述第二裸片在所述基板上的所述取向的局部变换。从所述多组三个裸片位置点选择三个取向点，其中所述取向点不是同一裸片的组成员；从来自所述一组点的选定的所述三个点计算所述基板的第一全局变换，并且存储所述基板的所述第一全局变换和所述局部变换。
附图说明
因此，为了能够详细地理解本发明的上述特征的方式，可以通过参考实施方式得到上面简要概述的本发明的更具体的描述，实施方式中的一些在附图中示出。然而，应当注意，附图仅示出了本发明的典型实施方式，并且因此不应视为限制本发明的范围，因为本发明可以允许其它同等有效实施方式。
图1是设置在计量系统中的基板的示意图。
图2A-2D描绘了图1的基板的各种轮廓。
图3是设置在光刻系统中的基板的示意图。
图4是描绘在基板上的裸片的特征的示意图。
图5描绘了用于产生基板上的裸片的位置的全局变换的方法。
图6描绘了用于产生基板上的光刻操作的有效变换的方法。
为了便于理解，在可能情况下，使用相同的附图标记来表示各图共有的相同元件。设想的是，一个实施方式中公开的要素可以有利地用于其它实施方式而无需具叙述。
具体实施方式
本发明包括用于在光刻工艺期间校正基板上的图案放置的方法和设备。在一个实施方式中，将基板传送到计量工具。测量基板以确定基板上的裸片位置、裸片偏斜、基板翘曲和其它图案映射。随后将基板移动到数字光刻系统以在其中进行处理。通过施加每一裸片数字掩模对准校正来校正基板上的裸片错位。通过基于从计量工具获得的测量而施加基于模型的图案放置校正算法来执行对每个裸片的由基板翘曲而引起的放置误差的校正。
图1是设置在计量系统100中的基板104的示意图。计量系统100可以具有扫描仪160。扫描仪160可以在第一方向161和第二方向163上移动以完整测量基板104。扫描仪160可以利用激光、光学或声学传感器或其它技术来测量与形成在基板104上的结构(诸如裸片)相关联的位置信息。
计量系统100可以具有控制器170。或者，计量系统100可以耦接到控制器170。控制器170可以具有中央处理单元172和存储器174。控制器170可以任选地具有输入输出装置176，控制器170可以从输入输出装置176与人的其它装置对接。存储器174可以存储用于在CPU 172上运行的程序代码。存储器174可以另外地存储信息，诸如与基板104相关联的测量和处理参数。
基板104可以具有外边缘110、顶表面118和切口112。切口112可以用于对基板104进行取向。基板104可以具有设置在顶表面118上的多个裸片152。可以在行154和列150中布置裸片152。替代地，裸片152可以以其它合适的配置进行布置，诸如以径向的方式或同心圆的方式。
扫描仪160可以移动跨过基板104，诸如沿X、Y和Z笛卡尔坐标或沿极坐标，以提供每个裸片152以及基板104上的其它特征的测量。例如，扫描仪160可以测量沿第一裸片142的位置或在第一裸片142中的位置。扫描仪160可以另外地测量基板104上的参考标记(未示出)。测量可以存储在存储器174中并与一个或多个基板104相关联。存储在存储器174中的信息可被其它处理设备访问，诸如下面参考图3描述的光刻系统。
来自计量系统100的测量可以用于确定裸片152的位置与用于裸片152的预测或计划布局相比是否偏斜或未对准。来自计量系统100的测量也可以用于产生基板1004的全局轮廓，例如，形状。例如，全局轮廓可以指示并校正翘曲。图2A-2D描绘了图1中所示的基板104的全局轮廓的示例。应当理解，基板104可以具有可使用来自计量系统的测量数据建模的替代全局轮廓，并且本文提供的示例仅是传达对一个或多个基板104可能具有的全局轮廓的理解。
高阶翘曲效应可以以不同的形式呈现，诸如图2A至2D所示。基板的翘曲可以由高阶全局2D模型表征，而裸片错位/位置可以由线性模型来建模。可以在对应于各个裸片位置的基板的不同区域中或沿由全局2D模型规定的表面选择性地施加校正。然而，还应当理解，翘曲和裸片位置可以替代地利用3D模型来确定其位置和轮廓。
图2A示出了搁置在平坦表面290上的基板104A。基板104A可以具有凹形轮廓，其中边缘210向上弯曲并远离平坦表面290。例如，凹形轮廓可以看起来具有盘的形状。图2B示出了搁置在平坦表面290上的基板104B。基板104B可以具有凸形轮廓，其中边缘210与平坦表面290接触，并且基板104的中间部分230向上升高而远离平坦表面290。例如，凸形轮廓可能看起来具有倒置的盘形形状。另外，翘曲可以包括两个或更多个轮廓的组合。这种轮廓可以将其自身呈现为正弦曲线或其它曲线形状。图2C示出了搁置在平坦表面290上的基板104C。基板104C可以具有正弦曲线轮廓，其中第一边缘212从平坦表面290升高而第二边缘214设置在平坦表面290上。图2D示出了搁置在平坦表面290上的基板104D。基板104D可以具有延伸超过单个周期的正弦曲线轮廓。例如，第一边缘212、第二边缘214和中间部分230可以从平坦表面290升高。基板104D的其它部分设置在平坦表面290上。图2A-2D中所示的基板104的轮廓仅是说明性的，应当理解，其它简单和复杂轮廓可以存在于基板上并被建模。
来自计量系统的测量可以用于对基板104进行建模并校正基板上的错位的裸片位置以及在进一步处理期间的翘曲。例如，可以利用测量来形成局部水平裸片模型，以用于确定每一裸片的x/y旋转、扩展和移位(局部变换)。该模型可以在每个且每一裸片上使用至少三个点来计算这样的模型。与特定裸片相关联的测量点可以对应于一组。例如，可以存在对应于基板104上的裸片数量的“n”组测量点。另外，可以产生基板104的全局模型，以指示基板104的整个顶表面118的翘曲或全局x/y旋转、扩展和移位(即，全局变换)。全局模型可以利用至少三个点，每个点来自不同组的裸片测量、三个单独的对准标记或其它远端参考测量，以计算全局变换。局部变换与全局变换的组合用于修改处理参数以确保用于裸片级操作(诸如光刻操作)的更高的对准准确度。
图3是设置在光刻系统300中的基板104的示意图。光刻系统300可以包括由一对支撑件支撑的一对轨道。两个或更多个卡盘330可以沿轨道在第一方向361和第二方向363上移动。轨道和支撑件可以通过空气轴承系统、磁通道或通过在操作期间的其它合适的技术而被提升。卡盘330可以是将基板104固定到其上的真空卡盘。卡盘330与基板104之间的位置差异在基板104固定在卡盘330上时最小。
光刻系统300可以包括用于测量设置在一个或多个卡盘330上的基板104的位置信息的编码器。基板104在卡盘330上的位置也可以在操作期间由多个干涉仪测量。干涉仪可以与在Z方向(即竖直方向)上比编码器更靠近基板定位的镜对准。干涉仪可以是任何合适的干涉仪，诸如高稳定性平面镜干涉仪。由干涉仪或编码器测量的基板104的位置信息可以提供给控制器170，控制器170可以另外地控制卡盘330的运动。控制器170可以与计量系统100电子地耦接并与计量系统100通信关于基板的信息。例如，计量系统100可以将适于计算关于基板104的全局变换和局部变换的测量信息提供到控制器170。
光刻系统300可以包括一个或多个处理单元362。处理单元362可以与前述的控制器170通信。处理单元362可以由支撑件支撑。两个或更多个卡盘可以通过处理单元362下方。在一个实施方式中，处理单元362是图案发生器，所述图案发生器被配置为在光刻工艺中曝光光刻胶。在一些实施方式中，处理单元362可以被配置为执行无掩模光刻工艺。处理单元362用于产生基板104的无掩模直接图案化。处理单元362可以包括设置在壳体中的多个图像投影系统。在操作期间，一个或多个卡盘330可以从装载位置移动并通过处理单元362下方。卡盘还可以通过沿第二轨道移动而在正交方向上移动，以对基板104进行处理和/或转位。或者，处理单元362可以在卡盘330上方在第一方向和/或第二方向上移动，以对设置在卡盘330上的基板104进行处理和/或转位。
计量系统100和光刻系统300可以协同工作，以通过使用来自计量系统100的测量信息来校正基板104上的裸片错位，从而在光刻工艺期间调整由处理单元362提供的数字掩模。光刻系统300可以检测三个或更多个参考点，以计算基板104的第二全局变换。通常来说，这与从计量系统100获得的全局变换不同。第二全局变换与来自计量系统100的每一裸片局部变换组合，以计算基板104的有效变换。有效变换可以是基板104的表面的2D模型表示。或者，有效变换可以是基板104的表面的3D模型。在扫描期间将有效变换作为校正施加到光刻系统300的数字掩模，以在基板104上印刷材料层。如果错位标记是可重复的，即，局部变换从一个基板到下一个基板是一致的，可以通过仅测量有限数量的裸片而不是所有裸片来更快速地实现计量系统100c对每个单独的基板104的离线表征。该过程也可以在不需要或不要求完全精确的情况下施加，诸如在近似值足够的情况下。
图4是描绘基板104上的多个裸片152的示意图。该示意图仅代表了基板104上的裸片152的未对准和偏斜。基板104可以具有第一行410、第二行420和第n行430的裸片152。在基板104的顶表面118上的裸片152可能未对准，使得裸片152的第一行410可能沿着曲线(由虚线示出)。相反，如虚线所示，第二行420可能被更线性地对准。在一些实施方式中，行410、420、430中的每一个可能与相邻行不对准或甚至从一个基板104到下一个基板是不同的。裸片152可以另外地从相应行410、420、430内的相邻裸片偏斜。
第一裸片142可以具有形成在其中或其上的多个特征452。第一裸片142可以具有形成在其中的互连453和过孔455。过孔455和互连453可以将第一裸片142的特征452与第一裸片142的其它特征452连接。替代地，特征452、过孔455和互连453可以被配置为与在其它裸片或芯片上形成的特征对准。局部变换和全局变换可以帮助从一个操作到下一个操作将掩模与特征对准。例如，第一裸片142可以具有沿第一行410取向的第一特征461和第二特征462。局部变换提供第一特征461和第二特征462的位置信息，使得后续操作将与所述特征对准。例如，在临界尺寸内执行蚀刻操作以在第一特征461和第二特征462中形成过孔。因此，甚至可以通过使用上文介绍的基板104和裸片152的全局变换和局部变换进行校正来对基板104上示出的裸片152的未对准和偏斜进行处理。
图5描绘了用于产生裸片的在基板上的位置的全局变换的方法。在操作510处，在基板上的每个裸片上检测三个或更多个点，以计算每个裸片的取向以用于局部变换。在一个实施方式中，三个点可以沿裸片的周边彼此朝远端间隔开。在第二实施方式中，可以检测每个裸片的顶点以更接近地确定裸片的形状和取向。顶点提供裸片的每个侧段的交点。因此，顶点描绘表示裸片的区域的极限的外边界的点。一组点可以与每个裸片相关联。
在操作520处，使用至少三个点来计算基板的全局变换。全局变换可以用于表征基板的轮廓中的翘曲或其它不规则性。三个点中的每一个是从不同组的检测点中选择的。选定三组或更多组可以在基板上朝远端取向。可以从围绕基板分布的参考点计算全局变换。例如，基板可以具有与裸片无关联的三个或更多个参考点。可以测量可提供在基板的顶表面上的参考点，并且可以使用该参考点来计算基板的全局变换。
在另一个替代方案中，计算基板的全局变换可能需要测量基板的x/y旋转的值、测量基板的扩展值、测量在基板上的裸片的取向的值，以及从测量值计算全局变换。
在又一个替代方案中，来自每个裸片的所有的检测点可以用于通过将变化拟合到平滑函数来表征基板的翘曲。翘曲产生连续变化，并且可以通过多项式进行近似，而裸片错位大多是离散的。另外地，可以产生每一裸片模型以拟合由全局变换建模的基板变化。因此，可以通过设置在每一裸片级别建模的组合问题来一起生成两个模型，即，局部变换和全局变换。因此，可以产生捕获该每一裸片变化和全局翘曲效应的组合模型。
在操作530处，存储基板的全局变换和局部变换。变换可以存储在存储器中以供其它设备访问。在一个实施方式中，变换存储在计量系统上并由其它处理设备访问。在另一个实施方式中，变换存储在光刻系统中。在其它实施方式中，转换存储在网络存储器中，所述网络存储器可由网络附加装置访问。
图5中公开的方法提供用于检测基板的参考点和裸片位置并计算在基板上的裸片的局部变换和全局变换，以用于校正裸片在基板上的图案放置。变换存储在可被用于处理基板的其它半导体设备访问的位置。该方法有用地扩展到在半导体处理设备上的基板的处理。例如，变换可以用于在蚀刻基板时调整或施加掩模。
图6描绘了用于在基板上产生光刻操作的有效变换的方法。在操作610处，检测至少三个参考点以用于计算新的全局变换。可以通过光刻工具、蚀刻工具或其中设置基板的其它合适的半导体处理工具来执行检测。在一个实施方式中，光刻工具检测至少三个参考点以计算新的全局变换。由半导体处理工具计算的新的全局变换可以与先前由计量工具计算的全局变换不同。
在操作620处，组合由处理工具计算的新的全局变换与由计量工具提供的每一裸片局部变换，以用于产生有效变换。有效变换是每一裸片偏斜和基板的轮廓的组合。可以用类似于上文公开的由计量工具提供的用于计算全局变换的方法来计算新的全局变换。例如，在基板上的参考点、裸片位置标记、点或顶点或其它合适的测量位置都可用于对基板的轮廓进行建模。
在操作630处，将有效变换作为校正施加到处理工具的数字掩模。例如，可以通过将有效变换施加到数字掩模来使光刻工具的数字掩模偏斜、旋转、拉伸或以其它方式修改。在扫描以印刷再分布光刻层期间，数字掩模与基板上的实际裸片位置对准，以确保在可允许的临界尺寸内正确地形成特征。
参考图6描述的方法可以与各种半导体处理工具一起使用。数字掩模的有效变换非常适于并提供用于在光刻扫描期间对数字掩模进行校正。有利地，有效变换使每一裸片数字掩模与基于模型的图案放置校正对准，并且校正基板翘曲以及裸片结构的取向。在将再分布光刻层印刷在裸片结构上之前，有效变换在光刻工具处使用每一裸片数字掩模对准校正来校正裸片结构的取向。
如果裸片的测量的错位可从一个基板重复到另一个基板，即，是每个基板共用的可重复的图案，那么通过测量有限数量的裸片而不是所有裸片，可以使通过计量工具的离线表征更快速。在不需要完全准确的情况下也可以执行该操作。如果将多个裸片作为一组(裸片组)进行拾取和放置，那么来自每组的三个测量足以计算整个组的x/y旋转、扩展和移位。这通过消除冗余测量来增加表征产量。生成的模型保持不变，不同之处在于裸片变为“裸片组”，并且测量的组的数量对应于裸片组的数量而不是裸片的数量。
虽然前述内容针对本发明的实施方式，但是在不脱离本发明的基本范围的情况下，可以设想本发明的其它和进一步实施方式，并且本发明的范围由所附权利要求书确定。

Claims (14)

1.一种用于校正基板上的图案放置的方法，所述方法包括：
检测基板的三个参考点；
检测多组三个裸片位置点，每组指示裸片的取向，所述多组三个裸片位置点包括与第一裸片相关联的第一组和与第二裸片相关联的第二组；
计算所述第一裸片和所述第二裸片在所述基板上的所述取向的局部变换；
从所述多组三个裸片位置点选择三个取向点，其中所述取向点不是同一组的成员；
从选定的所述三个取向点计算所述基板的第一全局变换，其中所述第一全局变换指示所述基板的整个顶表面的翘曲；以及
存储所述基板的所述第一全局变换和所述局部变换，其中所述局部变换与所述第一全局变换的组合用于修改裸片级操作的处理参数。
2.如权利要求1所述的方法，进一步包括：
将所述基板定位在光刻工具中；
检测所述三个参考点；
从所述三个参考点计算第二全局变换；
将所述第二全局变换与所述局部变换组合以计算所述基板的有效变换；以及
在扫描期间将所述有效变换作为校正施加到数字掩模。
3.如权利要求2所述的方法，进一步包括：
通过施加所述有效变换来校正所述裸片的所述取向，以产生每一裸片数字掩模对准校正；以及
在所述裸片上印刷再分布光刻层。
4.如权利要求3所述的方法，进一步包括：
将所述每一裸片数字掩模与基于模型的图案放置校正对准；以及
校正基板的翘曲和所述裸片的所述取向。
5.如权利要求1所述的方法，其中计算所述基板的所述第一全局变换的步骤包括：
(a)测量所述基板的x/y旋转的值，
(b)测量所述基板的扩展的值；
(c)测量所述基板上的所述裸片的所述取向的值；以及
(d)从(a)、(b)和(c)处测量的值计算全局变换。
6.如权利要求5所述的方法，其中对有限数量的裸片执行所述测量。
7.如权利要求1所述的方法，其中从所述一组点选择三个点的步骤包括：
选择三个对准标记。
8.一种用于校正基板上的图案放置的系统，包括：
处理器；以及
存储器，其中所述存储器包括应用程序，所述应用程序被构造为执行用于校正基板上的图案放置的操作，所述操作包括：
检测基板的三个参考点；
检测多组三个裸片位置点，每组指示裸片的取向，所述多组三个裸片位置点包括与第一裸片相关联的第一组和与第二裸片相关联的第二组；
计算所述第一裸片和所述第二裸片在所述基板上的所述取向的局部变换；
从所述多组三个裸片位置点选择三个取向点，其中所述取向点不是同一组的成员；
从选定的所述三个取向点计算所述基板的第一全局变换，其中所述第一全局变换指示所述基板的整个顶表面的翘曲；以及
存储所述基板的所述第一全局变换和所述局部变换，其中所述局部变换与所述第一全局变换的组合用于修改裸片级操作的处理参数。
9.如权利要求8所述的系统，进一步包括：
将所述基板定位在光刻工具中；
检测所述三个参考点；
从所述三个参考点计算第二全局变换；
将所述第二全局变换与所述局部变换组合，以计算所述基板的有效变换；以及
在扫描期间将所述有效变换作为校正施加到数字掩模。
10.如权利要求9所述的系统，进一步包括：
通过施加所述有效变换来校正所述裸片的所述取向，以产生每一裸片数字掩模对准校正；以及
在所述裸片上印刷再分布光刻层。
11.如权利要求10所述的系统，进一步包括：
将所述每一裸片数字掩模与基于模型的图案放置校正对准；以及
校正所述基板的翘曲和所述裸片的所述取向。
12.如权利要求8所述的系统，计算所述基板的所述第一全局变换的步骤包括：
(a)测量所述基板的x/y旋转的值，
(b)测量所述基板的扩展的值；
(c)测量所述基板上的所述裸片的所述取向的值；以及
(d)从(a)、(b)和(c)处测量的值计算全局变换。
13.如权利要求8所述的系统，其中从所述一组点选择三个点的步骤包括：
选择三个对准标记。
14.如权利要求12所述的系统，其中所述测量在有限数量的裸片上执行。
CN201780085557.1A 2017-02-03 2017-12-05 图案放置校正的方法 Active CN110268512B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/424,366 2017-02-03
US15/424,366 US10115687B2 (en) 2017-02-03 2017-02-03 Method of pattern placement correction
PCT/US2017/064686 WO2018144129A1 (en) 2017-02-03 2017-12-05 Method of pattern placement correction

Publications (2)

Publication Number Publication Date
CN110268512A CN110268512A (zh) 2019-09-20
CN110268512B true CN110268512B (zh) 2023-07-04

Family

ID=63038006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085557.1A Active CN110268512B (zh) 2017-02-03 2017-12-05 图案放置校正的方法

Country Status (6)

Country Link
US (2) US10115687B2 (zh)
JP (2) JP7411412B2 (zh)
KR (2) KR102528450B1 (zh)
CN (1) CN110268512B (zh)
TW (1) TWI663632B (zh)
WO (1) WO2018144129A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809637B1 (en) 2019-05-30 2020-10-20 Applied Materials, Inc. Learning based digital corrections to compensate variations on lithography systems with multiple imaging units
KR20210075558A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
KR20230107823A (ko) * 2020-11-24 2023-07-18 에이에스엠엘 네델란즈 비.브이. 오버레이 핑거프린트들에 대한 마크 구조체를 결정하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351721A (zh) * 1999-05-20 2002-05-29 麦克隆尼克激光系统有限公司 在平版印刷中用于减少误差的方法
WO2008151083A1 (en) * 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
CN102163571A (zh) * 2010-02-04 2011-08-24 东京毅力科创株式会社 基板输送装置和基板输送方法
CN104395830A (zh) * 2012-06-22 2015-03-04 Asml荷兰有限公司 确定聚焦的方法、检查设备、图案形成装置、衬底以及器件制造方法
CN106165078A (zh) * 2014-03-25 2016-11-23 科磊股份有限公司 Δ裸片及δ数据库检验

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453545A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate having alignment mark and alignment using said mark
JP2886294B2 (ja) * 1990-08-18 1999-04-26 富士通株式会社 電子ビーム露光方法
JP3451607B2 (ja) * 1994-12-08 2003-09-29 株式会社ニコン 位置合わせ方法及び装置、並びに露光方法及び装置
JP2830830B2 (ja) 1996-04-11 1998-12-02 日本電気株式会社 電子線露光方法
JPH10106928A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 露光方法およびそれを用いた半導体集積回路装置の製造方法
JPH10199794A (ja) 1997-01-13 1998-07-31 Sony Corp 露光装置および方法
JP2962273B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
JP3047863B2 (ja) * 1997-08-04 2000-06-05 日本電気株式会社 アライメント方法
JP3501276B2 (ja) 1998-12-17 2004-03-02 シャープ株式会社 半導体ウエハの位置合わせ方法
US7444616B2 (en) * 1999-05-20 2008-10-28 Micronic Laser Systems Ab Method for error reduction in lithography
JP4434372B2 (ja) 1999-09-09 2010-03-17 キヤノン株式会社 投影露光装置およびデバイス製造方法
JP4511707B2 (ja) 2000-09-28 2010-07-28 株式会社アドバンテスト 電子ビーム露光装置、露光方法、及び半導体素子製造方法
JP2003059808A (ja) * 2001-08-20 2003-02-28 Nikon Corp 露光方法及びデバイス製造方法
JP3448826B2 (ja) * 2002-12-12 2003-09-22 株式会社ニコン 位置合わせ方法、露光方法、及びデバイス製造方法
JP2005064351A (ja) * 2003-08-19 2005-03-10 Canon Inc 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法
US7746446B2 (en) * 2004-03-31 2010-06-29 Nikon Corporation Alignment condition determination method and apparatus of the same, and exposure method and apparatus of the same
JP2005311145A (ja) * 2004-04-23 2005-11-04 Canon Inc 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法
JP4794882B2 (ja) 2005-03-25 2011-10-19 キヤノン株式会社 走査型露光装置、走査型露光方法
JP2007096069A (ja) * 2005-09-29 2007-04-12 Nikon Corp 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置
JP4891804B2 (ja) 2007-02-21 2012-03-07 日本電子株式会社 パターン描画方法
JP2008249958A (ja) 2007-03-30 2008-10-16 Fujifilm Corp 基準位置計測装置及び方法、並びに描画装置
US7916275B2 (en) * 2007-09-19 2011-03-29 Asml Netherlands B.V. Methods of characterizing similarity or consistency in a set of entities
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2009237255A (ja) 2008-03-27 2009-10-15 Fujifilm Corp 露光装置、及び露光方法
JP5525739B2 (ja) * 2008-09-16 2014-06-18 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
JP2010186918A (ja) * 2009-02-13 2010-08-26 Nikon Corp アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
IT1392992B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8404403B2 (en) * 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
JP6061507B2 (ja) * 2012-06-12 2017-01-18 キヤノン株式会社 露光方法及び物品の製造方法
JP2014178536A (ja) 2013-03-15 2014-09-25 Dainippon Screen Mfg Co Ltd 描画データ生成方法、描画方法、描画データ生成装置、および描画装置
JP6453545B2 (ja) 2014-02-14 2019-01-16 矢崎総業株式会社 受電ユニット及びそれを有する給電システム
KR102330321B1 (ko) * 2014-12-12 2021-11-23 에이에스엠엘 네델란즈 비.브이. 기판 모델 파라미터를 계산하고 리소그래피 처리를 제어하기 위한 방법 및 장치
CN108028177B (zh) * 2015-09-15 2022-10-21 东京毅力科创株式会社 基板处理装置、基板处理方法以及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351721A (zh) * 1999-05-20 2002-05-29 麦克隆尼克激光系统有限公司 在平版印刷中用于减少误差的方法
WO2008151083A1 (en) * 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
CN102163571A (zh) * 2010-02-04 2011-08-24 东京毅力科创株式会社 基板输送装置和基板输送方法
CN104395830A (zh) * 2012-06-22 2015-03-04 Asml荷兰有限公司 确定聚焦的方法、检查设备、图案形成装置、衬底以及器件制造方法
CN106165078A (zh) * 2014-03-25 2016-11-23 科磊股份有限公司 Δ裸片及δ数据库检验

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
紫外光固化中阻蚀胶薄膜应力分析及成膜控制;尹磊;丁玉成;卢秉恒;刘红忠;;西安交通大学学报(第09期);全文 *

Also Published As

Publication number Publication date
US20190019769A1 (en) 2019-01-17
KR102528450B1 (ko) 2023-05-02
TW201841219A (zh) 2018-11-16
KR20190105245A (ko) 2019-09-16
KR20230065363A (ko) 2023-05-11
US20180226369A1 (en) 2018-08-09
TWI663632B (zh) 2019-06-21
JP2023017779A (ja) 2023-02-07
US10497658B2 (en) 2019-12-03
US10115687B2 (en) 2018-10-30
WO2018144129A1 (en) 2018-08-09
CN110268512A (zh) 2019-09-20
JP7411412B2 (ja) 2024-01-11
JP2020506433A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP5767254B2 (ja) パターンアライメントを行うための方法および装置
KR101991768B1 (ko) 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 및 컴퓨터 프로그램 제품
JP2023017779A (ja) パターン配置補正方法
CN113253578A (zh) 用于光刻过程的优化的方法
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
CN110100207B (zh) 确定特征的位置的方法
US11194258B2 (en) Method and apparatus for determining a fingerprint of a performance parameter
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
CN111033386B (zh) 曝光系统对准及校准方法
KR20180081588A (ko) 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법
JPH0474854B2 (zh)
EP3270225A1 (en) Method and apparatus for determining a fingerprint of a performance parameter
US9753373B2 (en) Lithography system and semiconductor processing process
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
JP2012079735A (ja) マスク伸縮補正最適化方法、露光方法及びデバイス製造方法、並びにデバイス製造システム
KR20240077467A (ko) 개선된 오버레이 오차 계측을 위한 유도 변위
JP2006269562A (ja) 位置合わせ方法、位置合わせ装置、露光方法、及び露光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant