JP3501276B2 - 半導体ウエハの位置合わせ方法 - Google Patents

半導体ウエハの位置合わせ方法

Info

Publication number
JP3501276B2
JP3501276B2 JP35877298A JP35877298A JP3501276B2 JP 3501276 B2 JP3501276 B2 JP 3501276B2 JP 35877298 A JP35877298 A JP 35877298A JP 35877298 A JP35877298 A JP 35877298A JP 3501276 B2 JP3501276 B2 JP 3501276B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
shot
shot area
wafer
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35877298A
Other languages
English (en)
Other versions
JP2000182934A (ja
Inventor
伸彦 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35877298A priority Critical patent/JP3501276B2/ja
Priority to KR10-1999-0057995A priority patent/KR100368032B1/ko
Priority to TW088122020A priority patent/TW436956B/zh
Priority to US09/465,014 priority patent/US6433352B1/en
Publication of JP2000182934A publication Critical patent/JP2000182934A/ja
Application granted granted Critical
Publication of JP3501276B2 publication Critical patent/JP3501276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハ上に
規則的に整列した状態で設けられた各ショットに対して
回路パターンを露光する際に、ステップ・アンド・リピ
ート方式によって、各ショット領域を露光位置に順次位
置合わせする方法に関する。
【0002】
【従来の技術】IC、LSI等の半導体装置は、微細
化、高密度化が進んでおり、露光装置にて、フォトマス
クまたはレチクルに形成された回路パターンを、半導体
ウエハ上のショット領域に露光する際には、各ショット
領域を露光位置に高精度で位置決めすることが要望され
ている。
【0003】露光装置としては、半導体ウエハの各ショ
ット領域に回路パターンを露光する際に、ウエハステー
ジ上に固定された半導体ウエハを、各ショット領域毎に
露光位置に位置合わせするステップ・アンド・リピート
方式が多用されている。ステップ・アンド・リピート方
式の露光装置では、例えば、特開平6−224103号
公報に開示されているように、半導体ウエハをウエハス
テージに位置決めした状態で、各ショット領域が露光位
置に位置合わせされる。半導体ウエハは、半導体ウエハ
に設けられたアライメントマークに基づいて、ウエハス
テージに対して位置決めされる。この場合、アライメン
トマークの測定値がバラツキの中央付近となるように、
補正値が設定されて、半導体ウエハがウエハステージに
位置決めされている。
【0004】
【発明が解決しようとする課題】図10に示すように、
半導体ウエハのショット領域11は、通常、等間隔をあ
けて規則的に整列されており、従って、ステップ・アン
ド・リピート方式の露光装置では、半導体ウエハが固定
されたウエハステージが、一定のステップピッチによっ
て、順次、移動されて、各ショット領域11が、順次、
露光位置に位置合わせされる。しかしながら、図11に
示すように、半導体ウエハ自体が反った状態になってい
たり、半導体ウエハとウエハステージとの間に異物が存
在することによって、半導体ウエハの表面が反ったよう
になっている場合には、一定のステップピッチによって
ウエハステージを移動させると、隣接するショット領域
11の間隔が、半導体ウエハの外側になるにつれて小さ
くなるという問題がある。
【0005】また、反った状態になっている半導体ウエ
ハでは、検出されるアライメントマークの位置が、反っ
ていない半導体ウエハにおけるアライメントマークの位
置に対して、径方向および周方向にずれた状態になり、
各ショット領域11におけるショットセンターを正確に
検出することができないという問題もある。
【0006】このために、例えば、露光位置にステップ
された各ショット領域11を、それぞれ、露光位置に対
して精細に位置合わせすることが行われている。しか
し、このように、各ショット領域11毎に露光位置に対
して精細に位置合わせすることは、スループットが著し
く低下するという問題がある。
【0007】本発明は、このような問題を解決するもの
であり、その目的は、半導体ウエハが反った状態になっ
ていても、スループットを低下させることなく、各ショ
ット領域を露光位置に対して高精度で位置合わせするこ
とができる半導体ウエハの位置合わせ方法を提供するこ
とにある。
【0008】
【課題を解決するための手段】本発明の半導体ウエハの
位置合わせ方法は、規則的に整列した複数のショット領
域を有する半導体ウエハを、ウエハステージ上に固定し
て、ステップ・アンド・リピート方式によって、露光位
置に対して順次位置合わせする方法であって、各ショッ
ト領域を順次露光位置に移動させる際の各ステップピッ
チを、半導体ウエハの反り量に基づいてそれぞれ補正す
ることを特徴とする。
【0009】前記半導体ウエハの反り量は、各ショット
領域をウエハステージに位置決めするために半導体ウエ
ハ上の各ショット領域毎にそれぞれ設けられたアライメ
ントマークに基づいて計測される。
【0010】前記半導体ウエハの反り量は、半導体ウエ
ハがウエハステージ上に位置決めされた後に計測され
る。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を、図
面に基づいて詳細に説明する。
【0012】本発明の半導体ウエハの位置合わせ方法
は、図1に示すように、最初の回路パターンが露光され
て形成された複数のショット領域11を表面に有する半
導体ウエハ10をウエハステージに位置決めして固定し
た状態で、露光位置に対して、各ショット領域11を順
番に位置決めして、位置決めされたショット領域11に
対して、レチクルに設けられた回路パターン像を露光す
るステップ・アンド・リピート方式の露光装置におい
て、半導体ウエハ10の各ショット領域11を露光位置
に位置合わせするために実施される。
【0013】半導体ウエハ10に設けられた各ショット
領域11は、半導体ウエハ10のX軸方向およびY軸方
向に沿ってマトリクス状に規則的に整列されている。ま
た、半導体ウエハ10には、半導体ウエハ10全体の位
置合わせを行うためのグローバルアライメントマーク
と、各ショット領域11をそれぞれ位置合わせするため
のアライメントマークが、各ショット領域11のX軸方
向の境界部分におけるY軸方向の中央部と、各ショット
領域11のY軸方向の境界部分におけるX軸方向の中央
部とに、それぞれ設けられている。
【0014】本発明の位置合わせ方法では、まず、プリ
アライメント装置によって、半導体ウエハ10における
オリエンテーションフラット10aが、ウエハステージ
におけるx軸方向に沿った状態になるように、オフアク
シスで、粗く位置決め(プリアライメント)される。
【0015】オリエンテーションフラット10aに基づ
いて半導体ウエハ10がウエハステージ上にプリアライ
メントされると、半導体ウエハ10は、露光装置におけ
るウエハステージに、オリエンテーションフラット10
aがウエハステージのx軸方向に沿ったプリアライメン
トされた状態でローディングされ、自動的に焦点が調整
(オートフォーカス)された後に、グローバルアライメ
ントマークに基づいて、半導体ウエハ10が、ウエハス
テージ上に位置決めされる。半導体ウエハ10は、その
中心がウエハステージの中心と一致した状態で、半導体
ウエハ10のX−Y方向がウエハステージのx−y方向
とそれぞれ一致するように位置決めされる。
【0016】このような状態になると、半導体ウエハ1
0をファインアライメントするために、半導体ウエハ1
0のスケーリング補正値、半導体ウエハ10における各
ショット領域11の直交度補正値、半導体ウエハ10の
ローテーション補正値、半導体ウエハ10のX軸方向お
よびY軸方向のオフセット補正値、半導体ウエハ10に
おける各ショット領域11のスケーリング補正値、各シ
ョット領域11のローテーション補正値が、それぞれ、
求められる。
【0017】半導体ウエハ10のスケーリング補正値と
は、半導体ウエハ10の加工プロセスにおいて、半導体
ウエハ10が全体的に伸縮していることによって、各シ
ョット領域11が、設計上の配列に対して、半導体ウエ
ハ10のX方向およびY方向にずれている場合に、その
ずれを補正するために求められ、例えば、図2に示すよ
うに、半導体ウエハ10がX方向およびY方向に伸長し
て、各ショット領域11の間隔が大きくなっている場合
には、各ショット領域11の間隔に対応したステップピ
ッチになるように、スケーリング補正値が設定される。
【0018】半導体ウエハ10における各ショット領域
11の直交度補正値は、例えば、図3に示すように、半
導体ウエハ10のY軸に対して角度θだけずれたY’軸
に沿って、各ショット領域11が配列されているため
に、そのずれを補正するために、角度θに基づいて求め
られる。
【0019】半導体ウエハ10のローテーション補正値
は、図4に示すように、半導体ウエハ10のX−Y座標
が、ウエハステージのx−y座標に対して、それぞれ角
度θだけ回転している場合に、その回転を補正するため
に、角度θに基づいて求められる。
【0020】半導体ウエハ10におけるオフセット補正
値は、図5に示すように、半導体ウエハ10のX軸およ
びY軸が、ウエハステージのx軸およびy軸に対して、
それぞれ、x軸方向およびy軸方向にずれた状態になっ
ている場合に、それぞれのずれを補正するために、ウエ
ハステージに対する半導体ウエハ10のx軸方向および
y軸方向のずれ量に基づいて求められる。
【0021】半導体ウエハ10における各ショット領域
11のスケーリング補正値は、ショット自体の伸縮量を
計測することによって演算され、例えば、図6に示すよ
うに、各ショット領域11が、半導体ウエハ10のX方
向およびY方向に伸長しているいる場合に、その伸長量
を補正するために、各ショット領域11のX方向および
Y方向の伸長量に基づいて求められる。同様に、各ショ
ット領域11が収縮している場合には、その収縮量に基
づいて求められる。
【0022】各ショット領域11のローテーション補正
値は、図7に示すように、半導体ウエハ10に対する各
ショット領域11が、それぞれ、角度θだけ回転した状
態になっている場合に、その回転を補正するために、各
ショット領域11の回転角度θに基づいて求められる。
【0023】このようにして、各補正値が求められる
と、それぞれの補正値に基づいて、ウエハステージに対
して半導体ウエハ10が補正され、補正された半導体ウ
エハ10がウエハステージに対して固定される。
【0024】このようにして、ウエハステージに半導体
ウエハ10が位置決めされた状態で固定されると、半導
体ウエハ10の反り補正値が演算される。半導体ウエハ
10の反り補正値は、半導体ウエハ10が反った状態に
なっている場合に、各ショット領域11が露光位置に移
動される際のステップピッチを補正するために、その反
り量を計測して、計測された反り量に基づいて求められ
る。
【0025】半導体ウエハ10の反り量は、例えば、図
8に示すように、半導体ウエハ10のX軸方向に沿って
演算される。図8において、半導体ウエハ10の中心部
分に設けられた1つのショット領域11に対して、X軸
方向に沿って4つのショット領域11が設けられてい
る。そして、半導体ウエハ10の中心部分のショット領
域11に隣接したショット領域11の境界部分にアライ
メントマークM1 が設けられており、X軸方向に隣接す
る各ショット領域11との境界部分に、アライメントマ
ークM2 、M3 、M4 がそれぞれ設けられている。そし
て、半導体ウエハ10の最外側に設けられたショット領
域11の外側にアライメントマークM5 が設けられてい
る。従って、このアライメントマークM5 と、半導体ウ
エハ10の中心部分のショット領域11に隣接して設け
られたアライメントマークM0 との間に、5つのショッ
ト領域11が設けられている。
【0026】これら6つのアライメントマークM0 〜M
5 における隣接するアライメントマークの間隔(ピッ
チ)aは、それぞれ20000 μm、従って、5つのショッ
ト領域11におけるX軸方向の両側に設けられた各アラ
イメントマークM0 〜M5 間の距離5aは、100000μm
になっている。
【0027】このような半導体ウエハ10において、半
導体ウエハ10の中心Oに対して、最も外側に位置する
アライメントマークM5 の反り量が計測される。そし
て、例えば、図9に示すように、半導体ウエハ中心Oに
対するアライメントマークM5の反り量が150 μmと計
測されると、この反り量が、各アライメントマークM1
〜M4 に対して、反りの傾斜角度を考慮して比例配分さ
れ、例えば、半導体ウエハ10の中心Oに対するアライ
メントマークM1 での反り量を10μm、アライメントマ
ークM1 に対するアライメントマークM2 での反り量を
20μm、アライメントマークM2 に対するアライメント
マークM3 での反り量を30μm、アライメントマークM
3 に対するアライメントマークM4 での反り量を40μ
m、アライメントマークM4 に対するアライメントマー
クM5 での反り量を50μmと、それぞれされる。
【0028】このようにして、各アライメントマークM
1 〜M5 における反り量が求められると、三角関数によ
って、隣接するアライメントマーク間のX軸方向に沿っ
た距離a1 〜a5 が演算される。すなわち、半導体ウエ
ハ10の表面における隣接するアライメントマーク間の
距離(ピッチ=20000 μm)を斜辺、隣接するアライメ
ントマーク間の反り量の差を高さとした直角三角形にお
ける底辺の長さが、隣接するアライメントマーク間のX
軸方向に沿った距離として、ピタゴラスの定理によって
演算される。
【0029】この場合、アライメントマークM0 とアラ
イメントマークM1 とのX軸方向に沿った距離a1 は、
半導体ウエハ10の中心に近接したアライメントマーク
1の反り量10μmが、半導体ウエハ10の中心Oに対
して求められていることから、半導体ウエハ10の中心
OからアライメントマークM1 のX軸方向に沿った距離
を2倍することによって求められる。
【0030】このようにして、距離a1 として19999.99
00μm、距離a2 として19999.9900μm、距離a3 とし
て19999.9775μm、距離a4 として19999.9600μm、距
離a 5 として19999.9375μmが、それぞれ求められる。
【0031】隣接するアライメントマーク間のX軸方向
に沿ったそれぞれの距離a1 〜a5が求められると、隣
接するアライメントマーク間のX軸方向に沿った距離a
1 〜a5 の中心であるショットセンター(半導体ウエハ
10の中心Oから順番に、S 1 、S2 、S3 、S4 とす
る)と半導体ウエハ10の中心Oとの距離が演算され
る。それぞれの演算結果は、19999.9900μm、39999.97
38μm、59999.9425μm、79999.8913μmである。そし
て、半導体ウエハ10の中心Oから各ショットセンター
1 〜S4 までの距離に基づいて、隣接するショットセ
ンター間の距離が、各ショット領域11を露光位置に移
動させる際のステップピッチとして、演算される。
【0032】このようにして、隣接するショット領域1
1のショットセンター間の距離がステップピッチとして
それぞれ求められると、それぞれのステップピッチだ
け、ウエハ10が固定されたウエハステージが順番に移
動され、各ショット領域11が露光位置に対して位置合
わせされる。
【0033】この場合、各ショット領域11において、
半導体ウエハ10の反り量に基づく補正がされずに設定
されたショットセンターと、半導体ウエハ10の反り量
に基づいて補正がされたショットセンターとが比較さ
れ、両者に差が生じている場合には、半導体ウエハ10
の反り量に基づいて補正がされたショットセンターに基
づいて得られたステップピッチだけ、ウエハステージが
それぞれ移動されて、露光位置に対して位置合わせされ
る。従って、各ショット領域11が露光位置にステップ
される際のステップピッチが、各ショット領域毎に変更
される。
【0034】比較のために、半導体ウエハ10の反り量
に基づく補正をしない場合における半導体ウエハ10の
中心Oから各ショットセンターS1 〜S4 までの距離を
計測したところ、図9に示すように、それぞれ、19999.
9378μm、39999.8756μm、59999.8134μm、79999.75
13μmであり、半導体ウエハ10の反り量に基づく補正
をした場合との差は、それぞれ、0.0522μm、0.0982μ
m、0.1291μm、0.1400μmであった。そして、露光位
置に位置合わせされた各ショットセンターと光軸との実
際の誤差をそれぞれ測定したところ、反り量に基づく補
正をした場合には、各ショットセンターS1 〜S4 にお
ける実際の誤差は、それぞれ、0.002 μm、0.012 μ
m、0.112 μm、0.013 μmであり、反り量に基づく補
正をしない場合には、各ショットセンターS1 〜S4
おける実際の誤差は、それぞれ、0.049 μm、0.103 μ
m、0.112 μm、0.136 μmであった。このように、半
導体ウエハ10の反り量に基づく補正をした場合には、
各ショットセンターにおける実際の誤差を、半導体ウエ
ハ10の反り量に基づく補正をしない場合に比べて、最
大で10分の1程度にすることができる。
【0035】
【発明の効果】本発明の半導体ウエハの位置合わせ方法
は、このように、各ショット領域を露光位置に位置合わ
せする際のステップピッチを、半導体ウエハの反り量に
基づいて補正するようになっているために、露光位置に
対して各ショット領域を、スループットを低下させるこ
となく、しかも、高精度で、それぞれ位置合わせするこ
とができる。
【図面の簡単な説明】
【図1】本発明の半導体ウエハの位置合わせ方法に使用
される半導体ウエハとショット領域の説明図である。
【図2】半導体ウエハのスケーリング補正値の説明図で
ある。
【図3】半導体ウエハにおけるショット領域の直交度補
正値の説明図である。
【図4】半導体ウエハのローテーション補正値の説明図
である。
【図5】半導体ウエハのオフセット補正値の説明図であ
る。
【図6】半導体ウエハにおけるショット領域のスケーリ
ング補正値の説明図である。
【図7】半導体ウエハにおける各ショット領域のローテ
ーション補正値の説明図である。
【図8】半導体ウエハのショット領域の説明図である。
【図9】半導体ウエハにおける反り量の演算方法の説明
図である。
【図10】反りがない状態の半導体ウエハにおける各シ
ョット領域の説明図である。
【図11】反った状態の半導体ウエハにおける各ショッ
ト領域の説明図である。
【符号の説明】
10 半導体ウエハ 10a オリエンテーションフラット 11 ショット領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 9/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 規則的に整列した複数のショット領域を
    有する半導体ウエハを、 ウエハステージ上に固定して、ステップ・アンド・リピ
    ート方式によって、露光位置に対して順次位置合わせす
    る方法であって、各ショット領域をウエハステージに位置決めするために
    半導体ウエハ上の各ショット領域毎にそれぞれ設けられ
    たアライメントマークに基づいて半導体ウエハの反り量
    を計測し、 各ショット領域を順次露光位置に移動させる際の各ステ
    ップピッチを、半導体ウエハの反り量に基づいてそれぞ
    れ補正することを特徴とする半導体ウエハの位置合わせ
    方法。
  2. 【請求項2】 前記半導体ウエハの反り量は、半導体ウ
    エハがウエハステージ上に位置決めされた後に計測され
    る請求項に記載の半導体ウエハの位置合わせ方法。
JP35877298A 1998-12-17 1998-12-17 半導体ウエハの位置合わせ方法 Expired - Fee Related JP3501276B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35877298A JP3501276B2 (ja) 1998-12-17 1998-12-17 半導体ウエハの位置合わせ方法
KR10-1999-0057995A KR100368032B1 (ko) 1998-12-17 1999-12-15 반도체 웨이퍼의 위치맞춤방법
TW088122020A TW436956B (en) 1998-12-17 1999-12-15 Method of positioning semiconductor wafer
US09/465,014 US6433352B1 (en) 1998-12-17 1999-12-16 Method of positioning semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35877298A JP3501276B2 (ja) 1998-12-17 1998-12-17 半導体ウエハの位置合わせ方法

Publications (2)

Publication Number Publication Date
JP2000182934A JP2000182934A (ja) 2000-06-30
JP3501276B2 true JP3501276B2 (ja) 2004-03-02

Family

ID=18461034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35877298A Expired - Fee Related JP3501276B2 (ja) 1998-12-17 1998-12-17 半導体ウエハの位置合わせ方法

Country Status (4)

Country Link
US (1) US6433352B1 (ja)
JP (1) JP3501276B2 (ja)
KR (1) KR100368032B1 (ja)
TW (1) TW436956B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
US6568098B1 (en) * 2001-12-28 2003-05-27 Microtool, Inc. Alignment wafer
US8045788B2 (en) * 2003-07-14 2011-10-25 August Technology Corp. Product setup sharing for multiple inspection systems
US7288779B2 (en) * 2003-12-17 2007-10-30 Asml Netherlands B.V. Method for position determination, method for overlay optimization, and lithographic projection apparatus
JP4794882B2 (ja) * 2005-03-25 2011-10-19 キヤノン株式会社 走査型露光装置、走査型露光方法
US8236579B2 (en) * 2007-03-14 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for lithography alignment
JP2009206143A (ja) * 2008-02-26 2009-09-10 Seiko Instruments Inc アライメント方法
US9052604B2 (en) * 2008-11-06 2015-06-09 Micron Technology, Inc. Photolithography systems and associated alignment correction methods
US8239788B2 (en) * 2009-08-07 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
US8843860B2 (en) 2009-08-07 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
US8582963B2 (en) * 2011-06-03 2013-11-12 Applied Materials, Inc. Detection of substrate warping during rapid thermal processing
JP5821490B2 (ja) * 2011-10-04 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US9595094B2 (en) * 2011-11-14 2017-03-14 Ev Group E. Thallner Gmbh Measuring form changes of a substrate
CN106154763B (zh) * 2015-04-20 2018-03-23 中芯国际集成电路制造(上海)有限公司 晶圆聚焦补偿的曝光方法与装置
JP7067474B2 (ja) * 2016-07-12 2022-05-16 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
US10115687B2 (en) * 2017-02-03 2018-10-30 Applied Materials, Inc. Method of pattern placement correction
US11177146B2 (en) 2019-10-31 2021-11-16 Applied Materials, Inc. Methods and apparatus for processing a substrate
CN114038776B (zh) * 2022-01-11 2022-06-03 广州粤芯半导体技术有限公司 解决因晶圆翘曲形变导致对准偏差的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502311A (en) * 1992-01-17 1996-03-26 Nikon Corporation Method of and apparatus for detecting plane position
JP3219217B2 (ja) 1993-01-22 2001-10-15 株式会社ニコン 位置合わせ方法及び装置、並びに露光方法及び装置
US5525808A (en) * 1992-01-23 1996-06-11 Nikon Corporaton Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions
JP3291818B2 (ja) * 1993-03-16 2002-06-17 株式会社ニコン 投影露光装置、及び該装置を用いる半導体集積回路製造方法
JPH07219243A (ja) * 1994-02-04 1995-08-18 Nikon Corp 露光装置の評価方法
US5793473A (en) * 1994-06-09 1998-08-11 Nikon Corporation Projection optical apparatus for projecting a mask pattern onto the surface of a target projection object and projection exposure apparatus using the same
JP3487368B2 (ja) * 1994-09-30 2004-01-19 株式会社ニコン 走査型露光装置

Also Published As

Publication number Publication date
KR100368032B1 (ko) 2003-01-15
TW436956B (en) 2001-05-28
JP2000182934A (ja) 2000-06-30
KR20000057062A (ko) 2000-09-15
US6433352B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
JP3501276B2 (ja) 半導体ウエハの位置合わせ方法
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
US20040119956A1 (en) Distortion measurement method and exposure apparatus
JPH06252027A (ja) 位置合わせ方法および装置
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JP2001274073A (ja) 重ね合わせ露光方法及び露光システム
JPH0474854B2 (ja)
US6661517B2 (en) Shot averaging for fine pattern alignment with minimal throughput loss
US20030003384A1 (en) Aligning method, exposure method, exposure apparatus, and device manufacturing method
JPH10284396A (ja) アライメント方法及び重ね合わせ精度計測方法
JP3408106B2 (ja) 露光装置およびデバイス製造方法
JPH1197342A (ja) 位置合わせ方法
JP3245859B2 (ja) 半導体装置の製造装置
JPH0715878B2 (ja) 露光方法及びフォトリソグラフィ装置
JP2868548B2 (ja) アライメント装置
US11774863B2 (en) Induced displacements for improved overlay error metrology
JP2909053B2 (ja) 投影露光装置
US20010031406A1 (en) Photomask and exposure method
JPH1152545A (ja) レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法
JP2785141B2 (ja) アライメント装置
JP2909052B2 (ja) 投影露光装置
JPS6254434A (ja) 露光方法
JP3374456B2 (ja) 位置合わせ方法及び露光方法
JP3276608B2 (ja) 半導体装置の製造方法
JPH0567555A (ja) 投影露光方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees