JP7411412B2 - パターン配置補正方法 - Google Patents
パターン配置補正方法 Download PDFInfo
- Publication number
- JP7411412B2 JP7411412B2 JP2019542166A JP2019542166A JP7411412B2 JP 7411412 B2 JP7411412 B2 JP 7411412B2 JP 2019542166 A JP2019542166 A JP 2019542166A JP 2019542166 A JP2019542166 A JP 2019542166A JP 7411412 B2 JP7411412 B2 JP 7411412B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- die
- transformation
- points
- global
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 44
- 238000012937 correction Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 139
- 230000009466 transformation Effects 0.000 claims description 77
- 238000005259 measurement Methods 0.000 claims description 27
- 238000001459 lithography Methods 0.000 claims description 14
- 238000013507 mapping Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 26
- 238000000206 photolithography Methods 0.000 description 17
- 238000000844 transformation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000284 resting effect Effects 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02313—Subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02321—Reworking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/37—Effects of the manufacturing process
- H01L2924/37001—Yield
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
Claims (9)
- 基板上のパターン配置を補正する方法であって、
3つのダイ位置点の複数のセットであって、各セットが1つのダイの配向を示し、前記3つのダイ位置点の複数のセットが、第1のダイに関連付けられた第1のセットと第2のダイに関連付けられた第2のセットを含む、3つのダイ位置点の複数のセットを検出することであって、それぞれのダイ位置点について三次元座標に沿った3つの測定値を得ることを含む、検出することと、
前記3つのダイ位置点の複数のセットから、前記基板上の前記第1のダイと前記第2のダイの配向についてローカル変換を計算することであって、前記ローカル変換は、前記基板上のダイごとに、予測または計画されたレイアウトにおける該ダイの任意のフィーチャ部の位置を、前記ダイ位置点が検出された実際のダイにおける対応するフィーチャ部の位置に変換するマッピング関係を規定するものである、ローカル変換を計算することと、
前記3つのダイ位置点の複数のセットから、同じセットのメンバーではない少なくとも3つの配向点を選択することと、
選択された前記少なくとも3つの配向点から、前記基板の第1のグローバル変換を計算することと、
前記基板について前記第1のグローバル変換と前記ローカル変換を保存することと、
を含み、
前記基板の前記第1のグローバル変換を計算することは、反りを有する実際の前記基板の形状を3Dモデルにモデル化することを含み、前記第1のグローバル変換は、前記予測または計画されたレイアウトにおける反りのない基板上の任意の位置を、反りを有する実際の前記基板の前記形状をモデル化した前記3Dモデル上の対応する位置に変換するマッピング関係を規定するものである、方法。 - 前記基板の3つの基準点を検出することであって、それぞれの基準点について前記三次元座標に沿った3つの測定値を得ることを含む、検出することをさらに含み、
前記第1のグローバル変換が、選択された前記少なくとも3つの配向点および前記3つの基準点から計算される、請求項1に記載の方法。 - 前記3Dモデルにモデル化することが、反りを有する実際の前記基板の前記形状を多項式の関数で近似することを含む、請求項1または2に記載の方法。
- リソグラフィツールに処理対象の基板を配置することと、
前記処理対象の基板の3つの基準点を検出することであって、それぞれの基準点について前記三次元座標に沿った3つの測定値を得ることを含む、検出することと、
前記3つの基準点から、前記第1のグローバル変換の計算と同様の方法により、第2のグローバル変換を計算することと、
前記リソグラフィツールによるスキャン中に、前記第2のグローバル変換を、保存されていた前記ローカル変換と組み合わせてデジタルマスクの補正として適用し、前記デジタルマスクが、前記処理対象の基板上における各ダイの実際の位置および配向と合うように補正することと、
をさらに含む、請求項1から3のいずれか一項に記載の方法。 - 前記処理対象の基板上の前記ダイにリソグラフィ層をプリントすることをさらに含む、請求項4に記載の方法。
- プロセッサ、および
メモリ
を備えるシステムであって、前記メモリが、基板上のパターン配置を補正するための動作を実行するように構成されたアプリケーションプログラムを含み、前記動作が、
3つのダイ位置点の複数のセットであって、各セットが1つのダイの配向を示し、前記3つのダイ位置点の複数のセットが、第1のダイに関連付けられた第1のセットと第2のダイに関連付けられた第2のセットを含む、3つのダイ位置点の複数のセットを検出することであって、それぞれのダイ位置点について三次元座標に沿った3つの測定値を得ることを含む、検出することと、
前記3つのダイ位置点の複数のセットから、前記基板上の前記第1のダイと前記第2のダイの配向についてローカル変換を計算することであって、前記ローカル変換は、前記基板上のダイごとに、予測または計画されたレイアウトにおける該ダイの任意のフィーチャ部の位置を、前記ダイ位置点が検出された実際のダイにおける対応するフィーチャ部の位置に変換するマッピング関係を規定するものである、ローカル変換を計算することと、
前記3つのダイ位置点の複数のセットから、同じセットのメンバーではない少なくとも3つの配向点を選択することと、
選択された前記少なくとも3つの配向点から、前記基板の第1のグローバル変換を計算することと、
前記基板について前記第1のグローバル変換と前記ローカル変換を保存することと、
を含み、
前記基板の前記第1のグローバル変換を計算することは、反りを有する実際の前記基板の形状を3Dモデルにモデル化することを含み、前記第1のグローバル変換は、前記予測または計画されたレイアウトにおける反りのない基板上の任意の位置を、反りを有する実際の前記基板の前記形状をモデル化した前記3Dモデル上の対応する位置に変換するマッピング関係を規定するものである、システム。 - 前記3Dモデルにモデル化することが、反りを有する実際の前記基板の前記形状を多項式の関数で近似することを含む、請求項6に記載のシステム。
- 前記動作が、
リソグラフィツールに処理対象の基板を配置することと、
前記処理対象の基板の3つの基準点を検出することであって、それぞれの基準点について前記三次元座標に沿った3つの測定値を得ることを含む、検出することと、
前記3つの基準点から、前記第1のグローバル変換の計算と同様の方法により、第2のグローバル変換を計算することと、
前記リソグラフィツールによるスキャン中に、前記第2のグローバル変換を、保存されていた前記ローカル変換と組み合わせてデジタルマスクの補正として適用し、前記デジタルマスクが、前記処理対象の基板上における各ダイの実際の位置および配向と合うように補正することと、
をさらに含む、請求項6または7に記載のシステム。 - 前記動作が、前記処理対象の基板上の前記ダイにリソグラフィ層をプリントすることをさらに含む、請求項8に記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022167271A JP2023017779A (ja) | 2017-02-03 | 2022-10-19 | パターン配置補正方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/424,366 | 2017-02-03 | ||
US15/424,366 US10115687B2 (en) | 2017-02-03 | 2017-02-03 | Method of pattern placement correction |
PCT/US2017/064686 WO2018144129A1 (en) | 2017-02-03 | 2017-12-05 | Method of pattern placement correction |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022167271A Division JP2023017779A (ja) | 2017-02-03 | 2022-10-19 | パターン配置補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020506433A JP2020506433A (ja) | 2020-02-27 |
JP7411412B2 true JP7411412B2 (ja) | 2024-01-11 |
Family
ID=63038006
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019542166A Active JP7411412B2 (ja) | 2017-02-03 | 2017-12-05 | パターン配置補正方法 |
JP2022167271A Pending JP2023017779A (ja) | 2017-02-03 | 2022-10-19 | パターン配置補正方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022167271A Pending JP2023017779A (ja) | 2017-02-03 | 2022-10-19 | パターン配置補正方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10115687B2 (ja) |
JP (2) | JP7411412B2 (ja) |
KR (2) | KR20230065363A (ja) |
CN (1) | CN110268512B (ja) |
TW (1) | TWI663632B (ja) |
WO (1) | WO2018144129A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809637B1 (en) | 2019-05-30 | 2020-10-20 | Applied Materials, Inc. | Learning based digital corrections to compensate variations on lithography systems with multiple imaging units |
KR20210075558A (ko) * | 2019-12-13 | 2021-06-23 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
EP4252073A1 (en) * | 2020-11-24 | 2023-10-04 | ASML Netherlands B.V. | Method of determining mark structure for overlay fingerprints |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182934A (ja) | 1998-12-17 | 2000-06-30 | Sharp Corp | 半導体ウエハの位置合わせ方法 |
JP2002110516A (ja) | 2000-09-28 | 2002-04-12 | Advantest Corp | 電子ビーム露光装置、露光方法、及び半導体素子製造方法 |
JP2003163163A (ja) | 2002-12-12 | 2003-06-06 | Nikon Corp | 位置合わせ方法、露光方法、及びデバイス製造方法 |
JP2006269867A (ja) | 2005-03-25 | 2006-10-05 | Canon Inc | 露光装置 |
JP2008205291A (ja) | 2007-02-21 | 2008-09-04 | Jeol Ltd | パターン描画方法 |
JP2009237255A (ja) | 2008-03-27 | 2009-10-15 | Fujifilm Corp | 露光装置、及び露光方法 |
JP2014178536A (ja) | 2013-03-15 | 2014-09-25 | Dainippon Screen Mfg Co Ltd | 描画データ生成方法、描画方法、描画データ生成装置、および描画装置 |
JP6453545B2 (ja) | 2014-02-14 | 2019-01-16 | 矢崎総業株式会社 | 受電ユニット及びそれを有する給電システム |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453545A (en) * | 1987-08-25 | 1989-03-01 | Mitsubishi Electric Corp | Semiconductor substrate having alignment mark and alignment using said mark |
JP2886294B2 (ja) * | 1990-08-18 | 1999-04-26 | 富士通株式会社 | 電子ビーム露光方法 |
JP3451607B2 (ja) * | 1994-12-08 | 2003-09-29 | 株式会社ニコン | 位置合わせ方法及び装置、並びに露光方法及び装置 |
JP2830830B2 (ja) | 1996-04-11 | 1998-12-02 | 日本電気株式会社 | 電子線露光方法 |
JPH10106928A (ja) * | 1996-10-01 | 1998-04-24 | Hitachi Ltd | 露光方法およびそれを用いた半導体集積回路装置の製造方法 |
JPH10199794A (ja) | 1997-01-13 | 1998-07-31 | Sony Corp | 露光装置および方法 |
JP2962273B2 (ja) | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体 |
JP3047863B2 (ja) * | 1997-08-04 | 2000-06-05 | 日本電気株式会社 | アライメント方法 |
US7444616B2 (en) * | 1999-05-20 | 2008-10-28 | Micronic Laser Systems Ab | Method for error reduction in lithography |
CN1196031C (zh) * | 1999-05-20 | 2005-04-06 | 麦克隆尼克激光系统有限公司 | 在平版印刷中用于减少误差的方法 |
JP4434372B2 (ja) | 1999-09-09 | 2010-03-17 | キヤノン株式会社 | 投影露光装置およびデバイス製造方法 |
JP2003059808A (ja) * | 2001-08-20 | 2003-02-28 | Nikon Corp | 露光方法及びデバイス製造方法 |
JP2005064351A (ja) * | 2003-08-19 | 2005-03-10 | Canon Inc | 保持装置、かかる保持装置を有する露光装置、並びに、デバイス製造方法 |
US7746446B2 (en) * | 2004-03-31 | 2010-06-29 | Nikon Corporation | Alignment condition determination method and apparatus of the same, and exposure method and apparatus of the same |
JP2005311145A (ja) * | 2004-04-23 | 2005-11-04 | Canon Inc | 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法 |
JP2007096069A (ja) * | 2005-09-29 | 2007-04-12 | Nikon Corp | 位置合わせ方法、重ね合わせ精度計測方法、露光方法、位置合わせ装置、露光装置、及び重ね合わせ精度計測装置 |
JP2008249958A (ja) | 2007-03-30 | 2008-10-16 | Fujifilm Corp | 基準位置計測装置及び方法、並びに描画装置 |
US8111376B2 (en) * | 2007-05-30 | 2012-02-07 | Kla-Tencor Corporation | Feedforward/feedback litho process control of stress and overlay |
US7916275B2 (en) * | 2007-09-19 | 2011-03-29 | Asml Netherlands B.V. | Methods of characterizing similarity or consistency in a set of entities |
JP5065082B2 (ja) * | 2008-02-25 | 2012-10-31 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
JP5525739B2 (ja) * | 2008-09-16 | 2014-06-18 | 株式会社ニューフレアテクノロジー | パターン検査装置及びパターン検査方法 |
JP2010186918A (ja) * | 2009-02-13 | 2010-08-26 | Nikon Corp | アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム |
IT1392992B1 (it) * | 2009-02-23 | 2012-04-02 | Applied Materials Inc | Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo |
JP5083339B2 (ja) * | 2010-02-04 | 2012-11-28 | 東京エレクトロン株式会社 | 基板搬送装置及び基板搬送方法並びに記憶媒体 |
US9196509B2 (en) * | 2010-02-16 | 2015-11-24 | Deca Technologies Inc | Semiconductor device and method of adaptive patterning for panelized packaging |
US8404403B2 (en) * | 2010-06-25 | 2013-03-26 | Intel Corporation | Mask design and OPC for device manufacture |
JP6061507B2 (ja) * | 2012-06-12 | 2017-01-18 | キヤノン株式会社 | 露光方法及び物品の製造方法 |
KR101983615B1 (ko) * | 2012-06-22 | 2019-05-29 | 에이에스엠엘 네델란즈 비.브이. | 포커스를 결정하는 방법, 검사 장치, 패터닝 장치, 기판, 및 디바이스 제조 방법 |
US9778205B2 (en) * | 2014-03-25 | 2017-10-03 | Kla-Tencor Corporation | Delta die and delta database inspection |
WO2016091529A1 (en) * | 2014-12-12 | 2016-06-16 | Asml Netherlands B.V. | Methods and apparatus for calculating substrate model parameters and controlling lithographic processing |
KR102628875B1 (ko) * | 2015-09-15 | 2024-01-25 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치, 기판 처리 방법 및 기억 매체 |
-
2017
- 2017-02-03 US US15/424,366 patent/US10115687B2/en active Active
- 2017-12-05 WO PCT/US2017/064686 patent/WO2018144129A1/en active Application Filing
- 2017-12-05 KR KR1020237014468A patent/KR20230065363A/ko not_active Application Discontinuation
- 2017-12-05 CN CN201780085557.1A patent/CN110268512B/zh active Active
- 2017-12-05 KR KR1020197025800A patent/KR102528450B1/ko active IP Right Grant
- 2017-12-05 JP JP2019542166A patent/JP7411412B2/ja active Active
-
2018
- 2018-01-10 TW TW107100991A patent/TWI663632B/zh active
- 2018-09-17 US US16/133,512 patent/US10497658B2/en active Active
-
2022
- 2022-10-19 JP JP2022167271A patent/JP2023017779A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182934A (ja) | 1998-12-17 | 2000-06-30 | Sharp Corp | 半導体ウエハの位置合わせ方法 |
JP2002110516A (ja) | 2000-09-28 | 2002-04-12 | Advantest Corp | 電子ビーム露光装置、露光方法、及び半導体素子製造方法 |
JP2003163163A (ja) | 2002-12-12 | 2003-06-06 | Nikon Corp | 位置合わせ方法、露光方法、及びデバイス製造方法 |
JP2006269867A (ja) | 2005-03-25 | 2006-10-05 | Canon Inc | 露光装置 |
JP2008205291A (ja) | 2007-02-21 | 2008-09-04 | Jeol Ltd | パターン描画方法 |
JP2009237255A (ja) | 2008-03-27 | 2009-10-15 | Fujifilm Corp | 露光装置、及び露光方法 |
JP2014178536A (ja) | 2013-03-15 | 2014-09-25 | Dainippon Screen Mfg Co Ltd | 描画データ生成方法、描画方法、描画データ生成装置、および描画装置 |
JP6453545B2 (ja) | 2014-02-14 | 2019-01-16 | 矢崎総業株式会社 | 受電ユニット及びそれを有する給電システム |
Also Published As
Publication number | Publication date |
---|---|
CN110268512A (zh) | 2019-09-20 |
US10497658B2 (en) | 2019-12-03 |
US10115687B2 (en) | 2018-10-30 |
TW201841219A (zh) | 2018-11-16 |
WO2018144129A1 (en) | 2018-08-09 |
KR20190105245A (ko) | 2019-09-16 |
US20180226369A1 (en) | 2018-08-09 |
TWI663632B (zh) | 2019-06-21 |
JP2020506433A (ja) | 2020-02-27 |
JP2023017779A (ja) | 2023-02-07 |
CN110268512B (zh) | 2023-07-04 |
KR102528450B1 (ko) | 2023-05-02 |
US20190019769A1 (en) | 2019-01-17 |
KR20230065363A (ko) | 2023-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767254B2 (ja) | パターンアライメントを行うための方法および装置 | |
CN109891324B (zh) | 用于光刻过程的优化的方法 | |
JP2023017779A (ja) | パターン配置補正方法 | |
KR101991768B1 (ko) | 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 및 컴퓨터 프로그램 제품 | |
CN115769148A (zh) | 用于校正光刻过程中的套刻误差的系统和方法 | |
WO2020234028A1 (en) | Method for determining a sampling scheme, a semiconductor substrate measurement apparatus, a lithographic apparatus | |
JPH09260250A (ja) | 露光装置および露光方法 | |
JP7362594B2 (ja) | 露光システムアライメントおよび較正方法 | |
KR20180081588A (ko) | 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법 | |
JPS5954225A (ja) | 投影露光方法 | |
US11300888B2 (en) | Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product | |
JP6798017B2 (ja) | 基板にわたってパラメータ変動を修正する処理装置及び方法 | |
TWI775370B (zh) | 判定抽樣方案之方法、相關設備及電腦程式 | |
TWI706216B (zh) | 判定橫跨圖案化器件或基板的標記佈局 | |
JP2020140069A (ja) | 露光装置およびアライメント方法 | |
JP4154057B2 (ja) | マスクパターン転写方法、マスクパターン転写装置、デバイス製造方法及び転写マスク | |
KR20240077467A (ko) | 개선된 오버레이 오차 계측을 위한 유도 변위 | |
WO2023069095A1 (en) | Induced displacements for improved overlay error metrology | |
JP2000077328A (ja) | 位置合わせ装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220712 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7411412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |