CN104332403A - 半导体功率器件及其制造方法 - Google Patents
半导体功率器件及其制造方法 Download PDFInfo
- Publication number
- CN104332403A CN104332403A CN201310309853.9A CN201310309853A CN104332403A CN 104332403 A CN104332403 A CN 104332403A CN 201310309853 A CN201310309853 A CN 201310309853A CN 104332403 A CN104332403 A CN 104332403A
- Authority
- CN
- China
- Prior art keywords
- layer
- power device
- semiconductor power
- substrate
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000007711 solidification Methods 0.000 claims description 4
- 230000008023 solidification Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 239000013256 coordination polymer Substances 0.000 abstract description 6
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体功率器件及其制造方法，所述制造方法包括：提供形成有半导体功率器件的晶圆，其中所述半导体功率器件包括位于正面最上层的钝化层和位于背面最下层的集电极层；在所述半导体功率器件的钝化层上形成PI层；在形成有PI层的所述半导体功率器件的背面的集电极层上形成背面金属层。这样其可以明显改善本发明中的半导体功率器件在CP测试时的打火现象，在封装后考核时漏电也会稳定，后续的高温考核可以正常进行。
Description
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种高压功率器件及其的制造方法。
【背景技术】
目前有很多种半导体功率器件，比如IGBT(Insulated Gate Bipolar Transistor，简称IGBT)，它们通常都具有钝化层。现有半导体功率器件的钝化层一般采用二氧化硅结合氮化硅的结构。对于采用这种普通钝化层的高压半导体功率器件，在其进行晶圆探针(Chip Test，简称CP)测试经常过发生打火现象，而在封装后的考核时漏电不稳定，导致无法进行高温考核。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于之一在于提供一种半导体功率器件，其在CP测试时的打火现象可以得到明显改善，在其封装后考核时漏电也会稳定，后续的高温考核可以正常进行。
本发明的目的在于之二在于提供一种半导体功率器件的制造方法，其在其制得的半导体功率器件进行CP测试时可以明改善打火现象，在所述半导体功率器件封装后考核时漏电也会稳定，后续的高温考核可以正常进行。
为了解决上述问题，根据本发明的一个方面，本发明提供一种半导体功率器件的制造方法，其包括：提供形成有半导体功率器件的晶圆，其中所述半导体功率器件包括位于正面最上层的钝化层和位于背面最下层的集电极层；在所述半导体功率器件的钝化层上形成PI层；在形成有PI层的所述半导体功率器件的背面的集电极层上形成背面金属层。
作为本发明的一个优选的实施例，所述在所述半导体功率器件的钝化层上覆盖PI层包括：在所述钝化层上形成PI层；通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；固化所述PI层。
作为本发明的一个优选的实施例，在机台清洗前，执行背面金属层形成步骤。
作为本发明的一个优选的实施例，所述半导体功率器件还包括：具有第一表面和第二表面的第一导电类型的衬底；形成于所述衬底上的第一表面侧的第二导电类型的基区和第二导电类型的场限环；形成于所述基区内的第一导电类型的发射区；位于所述衬底的第一表面上的栅极氧化层；位于所述栅极氧化层上的多晶硅栅极；覆盖所述栅极氧化层、多晶硅栅极和所述场限环的介质层；和覆盖所述介质层并与所述发射区和基区电性连接的正面金属电极；其中所述钝化层位于所述正面金属电极的上层，所述集电极层位于所述衬底的第二表面侧。
根据本发明的另一个方面，本发明提供一种半导体功率器件，其包括：具有第一表面和第二表面的第一导电类型的衬底；形成于所述衬底上的第一表面侧的第二导电类型的基区和第二导电类型的场限环；形成于所述基区内的第一导电类型的发射区；位于所述衬底的第一表面上的栅极氧化层；位于所述栅极氧化层上的多晶硅栅极；覆盖所述栅极氧化层和多晶硅栅极和所述场限环的介质层；位于所述介质层上的与所述发射区和基区电性连接的正面金属电极；位于所述正面金属电极上的钝化层；形成于所述钝化层上的PI层；形成于所述衬底的第二表面侧的所述集电极层；和形成于所述集电极层下方的并与所述集电极层电性连接的背面金属极。
根据本发明的另一个方面，本发明提供一种半导体功率器件的制造方法包括：步骤一、提供第一导电类型的衬底；步骤二、生长场氧化层；步骤三、通过光刻、刻蚀形成有源区；步骤四、在有源区的第一表面上形成栅极氧化层；步骤五、在所述栅极氧化层上形成多晶硅栅极；步骤六、通过光刻、刻蚀、离子注入、推阱形成所述基区和所述场限环；步骤七、通过光刻、离子注入在所述基区形成所述发射区；步骤八、生长形成介质层；步骤九、通过光刻、刻蚀形成接触孔；步骤十、淀积正面金属层以形成正面金属电极；步骤十一、淀积钝化层；步骤十二、自所述衬底的第二表面开始减薄所述衬底；步骤十三、在减薄后的衬底的第二表面进行离子注入形成所述集电极层；步骤十四、在所述钝化层上覆盖PI层；步骤十五、在所述集电极层上积淀背面金属层以形成背面金属电极。
作为本发明的一个优选的实施例，所述在所述钝化层上覆盖PI层包括：在所述钝化层上形成PI层；通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；固化所述PI层。
与现有技术相比，本发明中半导体功率器件及其制造方法，所述半导体功率器件的正面钝化层外覆盖有一层PI层，这样其可以明显改善本发明中的半导体功率器件在CP测试时的打火现象，在封装后考核时漏电也会稳定，后续的高温考核可以正常进行。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的半导体功率器件的制造方法在一个实施例中的流程图；
图2至图4为图1中的制造方法的各个制造工序得到半导体功率器件的纵剖面示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
图1为本发明中的半导体功率器件的制造方法100在一个实施例中的流程图。如图1所示，所述制造方法100包括如下步骤。
步骤110、结合图2所示，提供形成有半导体功率器件30的晶圆。
在一个实施例中，所述半导体功率器件30可以为绝缘栅双极型晶体管IGBT(Insulated Gate Bipolar Transistor，简称IGBT)。在步骤110中提供的半导体功率器件30的基本结构已经制造完成，此时所述半导体功率器件30包括：具有第一表面和第二表面的第一导电类型的衬底1；形成于所述衬底1上的第一表面侧的第二导电类型的基区5和第二导电类型的场限环6；形成于所述基区5内的第一导电类型的发射区12；位于所述衬底1的第一表面上的栅极氧化层3；位于所述栅极氧化层3上的多晶硅栅极4；覆盖所述栅极氧化层3、多晶硅栅极4和所述场限环6的介质层7；覆盖所述介质层8并与所述发射区12和基区5电性连接的正面金属电极8(作为发射极）；位于所述正面金属电极8上的钝化层9；形成于所述衬底1的第二表面侧的所述集电极层10。
步骤120，结合图3所示，在所述半导体功率器件20的钝化层9上覆盖PI(polyimide，聚酰亚胺胶)层11。
具体的，可以先在所述钝化层9上形成PI层，比如厚度为8um；随后通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；最后在一定温度下(比如300摄氏度-400摄氏度)进行PI层的固化。
步骤130，结合图4所示，在覆盖有PI层11的所述半导体功率器件30的背面的集电极层10上形成与所述集电极层10电性接触的背面金属层14（作为集电极）。
由于正面形成了PI层，在背面金属层制作的时候会引起污染，因此在机台清洗(PM)前，再执行背面金属层形成步骤。这样，在进行完背面金属层后马上就可以对所述机台进行清洗，以避免引起污染。
由于在本发明中的半导体功率器件中增加了PI层11，可以明显改善其在CP测试时的打火现象，在封装后考核时漏电也会稳定，后续的高温考核可以正常进行。
在一个具体的实施例中，结合图2-4所示，本发明中提出的半导体功率器件的制造方法的一种具体实现。该半导体功率器件的制造方法包括：
步骤一、提供第一导电类型(比如N型)的衬底1。
步骤二、生长场氧化层，其厚度为
步骤三、通过光刻、刻蚀形成有源区A-A。
步骤四、在有源区的第一表面上形成栅极氧化层3，厚度为
步骤五、在所述栅极氧化层3上形成多晶硅栅极4，
步骤六、通过光刻、刻蚀、离子注入（比如P型）、推阱形成所述基区5和所述场限环6，P型杂质注入的剂量1E12～1E16cm-2，能量为20KEV～1MEV；推阱的温度为1100～1250C，时间为20min～1000min。
步骤七、通过光刻、离子注入、退火在所述基区形成所述发射区12，N型杂质的注入剂量1E14～1E16，能量为20KEV～1MEV cm-2；退火温度为800～1000C，时间为10min～1000min。
步骤八、生长形成介质层7，厚度：
步骤九、通过光刻、刻蚀形成接触孔。
步骤十、淀积正面金属层以形成正面金属电极8，厚度约为2um～6um。
步骤十一、淀积钝化层9。
步骤十二、自所述衬底1的第二表面开始减薄所述衬底。
步骤十三、在减薄后的衬底的第二表面进行离子注入(比如P型)形成所述集电极层10。
步骤十四、在所述钝化层9上覆盖PI层11；具体的，在所述钝化层上形成PI层；通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；在一定温度下进行PI层的固化。
步骤十五、在所述集电极层10上积淀背面金属层以形成背面金属电极14。
在进行完步骤十五后，进行机台清洗。
上述实施例中的第一导电类型为N型，第二导电类型为P型。在其他实施例中，第一导电类型可以更改为P型，第二导电类型可以更改为N型。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (8)
1.一种半导体功率器件的制造方法，其特征在于，其包括：
提供形成有半导体功率器件的晶圆，其中所述半导体功率器件包括位于正面最上层的钝化层和位于背面最下层的集电极层；
在所述半导体功率器件的钝化层上形成PI层；
在形成有PI层的所述半导体功率器件的背面的集电极层上形成背面金属层。
2.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述在所述半导体功率器件的钝化层上覆盖PI层包括：
在所述钝化层上形成PI层；
通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；
在一定温度下进行PI层的固化。
3.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，在机台清洗前，执行背面金属层形成步骤。
4.根据权利要求1所述的半导体功率器件的制造方法，其特征在于，所述半导体功率器件还包括：
具有第一表面和第二表面的第一导电类型的衬底；
形成于所述衬底上的第一表面侧的第二导电类型的基区和第二导电类型的场限环；
形成于所述基区内的第一导电类型的发射区；
位于所述衬底的第一表面上的栅极氧化层；
位于所述栅极氧化层上的多晶硅栅极；
覆盖所述栅极氧化层、多晶硅栅极和所述场限环的介质层；和
覆盖所述介质层并与所述发射区和基区电性连接的正面金属电极；
其中所述钝化层位于所述正面金属电极的上层，所述集电极层位于所述衬底的第二表面侧。
5.一种半导体功率器件，其特征在于，其包括：
具有第一表面和第二表面的第一导电类型的衬底；
形成于所述衬底上的第一表面侧的第二导电类型的基区和第二导电类型的场限环；
形成于所述基区内的第一导电类型的发射区；
位于所述衬底的第一表面上的栅极氧化层；
位于所述栅极氧化层上的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极和所述场限环的介质层；
位于所述介质层上的与所述发射区和基区电性连接的正面金属电极；
位于所述正面金属电极上的钝化层；
形成于所述钝化层上的PI层；
形成于所述衬底的第二表面侧的所述集电极层；和
形成于所述集电极层下方的并与所述集电极层电性连接的背面金属极。
6.如权利要求5所述的半导体功率器件的制造方法，其特征在于，其包括：
步骤一、提供第一导电类型的衬底；
步骤二、生长场氧化层；
步骤三、通过光刻、刻蚀形成有源区；
步骤四、在有源区的第一表面上形成栅极氧化层；
步骤五、在所述栅极氧化层上形成多晶硅栅极；
步骤六、通过光刻、刻蚀、离子注入、推阱形成所述基区和所述场限环；
步骤七、通过光刻、离子注入在所述基区形成所述发射区；
步骤八、生长形成介质层；
步骤九、通过光刻、刻蚀形成接触孔；
步骤十、淀积正面金属层以形成正面金属电极；
步骤十一、淀积钝化层；
步骤十二、自所述衬底的第二表面开始减薄所述衬底；
步骤十三、在减薄后的衬底的第二表面进行离子注入形成所述集电极层；
步骤十四、在所述钝化层上覆盖PI层；
步骤十五、在所述集电极层上积淀背面金属层以形成背面金属电极。
7.根据权利要求6所述的半导体功率器件的制造方法，其特征在于，所述在所述钝化层上覆盖PI层包括：
在所述钝化层上形成PI层；
通过光刻、蚀刻在所述PI层上得到所述PI层的相应图形；
在一定温度下进行PI层的固化。
8.根据权利要求6所述的半导体功率器件的制造方法，其特征在于，在机台清洗前，执行步骤十五。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310309853.9A CN104332403A (zh) | 2013-07-22 | 2013-07-22 | 半导体功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310309853.9A CN104332403A (zh) | 2013-07-22 | 2013-07-22 | 半导体功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104332403A true CN104332403A (zh) | 2015-02-04 |
Family
ID=52407112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310309853.9A Pending CN104332403A (zh) | 2013-07-22 | 2013-07-22 | 半导体功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332403A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098572A (zh) * | 2016-08-23 | 2016-11-09 | 全球能源互联网研究院 | 一种钝化层制造方法及高压半导体功率器件 |
| WO2018014792A1 (zh) * | 2016-07-20 | 2018-01-25 | 全球能源互联网研究院 | 钝化层制造方法及高压半导体功率器件、正面电极 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804868A (en) * | 1992-09-17 | 1998-09-08 | Hitachi, Ltd. | Semiconductor device having planar junction |
| EP1026732A1 (en) * | 1999-02-05 | 2000-08-09 | Motorola, Inc. | A method of forming a high voltage semiconductor device |
| US20090212435A1 (en) * | 2008-02-25 | 2009-08-27 | Robert Montgomery | Power semiconductor device including a double metal contact |
| US20100025820A1 (en) * | 2008-07-29 | 2010-02-04 | Mitsubishi Electric Corporation | Semiconductor device |
| CN102244096A (zh) * | 2011-07-19 | 2011-11-16 | 天津中环半导体股份有限公司 | 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
-
2013
- 2013-07-22 CN CN201310309853.9A patent/CN104332403A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804868A (en) * | 1992-09-17 | 1998-09-08 | Hitachi, Ltd. | Semiconductor device having planar junction |
| EP1026732A1 (en) * | 1999-02-05 | 2000-08-09 | Motorola, Inc. | A method of forming a high voltage semiconductor device |
| US20090212435A1 (en) * | 2008-02-25 | 2009-08-27 | Robert Montgomery | Power semiconductor device including a double metal contact |
| US20100025820A1 (en) * | 2008-07-29 | 2010-02-04 | Mitsubishi Electric Corporation | Semiconductor device |
| CN102244096A (zh) * | 2011-07-19 | 2011-11-16 | 天津中环半导体股份有限公司 | 3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺 |
| CN103065961A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种应用于高压器件的聚酰亚胺钝化层制造工艺方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018014792A1 (zh) * | 2016-07-20 | 2018-01-25 | 全球能源互联网研究院 | 钝化层制造方法及高压半导体功率器件、正面电极 |
| CN106098572A (zh) * | 2016-08-23 | 2016-11-09 | 全球能源互联网研究院 | 一种钝化层制造方法及高压半导体功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100459151C (zh) | 具有内透明集电极的绝缘栅双极晶体管 | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| US20130065365A1 (en) | Method for Manufacturing Semiconductor Substrate of Large-power Device | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102088020B (zh) | 功率mos晶体管内集成肖特基二极管的器件及制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN103745996A (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN104332403A (zh) | 半导体功率器件及其制造方法 | |
| US9070652B2 (en) | Test structure for semiconductor process and method for monitoring semiconductor process | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN105185841B (zh) | 一种场效应二极管及其制作方法 | |
| CN104091764B (zh) | Igbt器件制备方法及igbt器件 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN204011433U (zh) | 功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171103 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150204 |