CN104882409B - 一种具有集成电容的射频横向双扩散功率器件的制造方法 - Google Patents
一种具有集成电容的射频横向双扩散功率器件的制造方法 Download PDFInfo
- Publication number
- CN104882409B CN104882409B CN201410069659.2A CN201410069659A CN104882409B CN 104882409 B CN104882409 B CN 104882409B CN 201410069659 A CN201410069659 A CN 201410069659A CN 104882409 B CN104882409 B CN 104882409B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- epitaxial layer
- manufacture method
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种具有集成电容的射频横向双扩散功率器件的制造方法，包括：在P型衬底上形成P型外延层，并在所述P型外延层上形成P型下沉区和场氧化层；在所述P型外延层上形成栅氧化层和多晶硅层，并在所述P型外延层上形成P型阱区；在所述栅氧化层、多晶硅层及场氧化层上形成氮化硅层和正硅酸乙酯层；刻蚀掉所述氮化硅层和正硅酸乙酯层，形成电容区；在所述电容区P型衬底上方形成介电层；在所述P型外延层上分别形成N型漂移区、N型源极、N型漏极和P型重掺杂离子区；以及定义场板、孔层、金属层和保护层。本发明的方法能够同时制作出射频横向双扩散功率器件和电容器件，且将两者集成在一个芯片上，缩短了制作周期，加大了集成度。
Description
技术领域
本发明涉及一种具有集成电容的射频横向双扩散功率器件的制造方法，属于半导体技术领域。
背景技术
目前，射频横向双扩散功率器件广泛应用于手机基站、广播电视和微波雷达等领域。与射频横向双扩散功率器件配套使用的还有电容器件，作为隔离直流或者匹配电容使用。传统的射频横向双扩散功率器件的制造工艺仅生产这一种功率器件，与之相配套使用的电容器件需要另外单独制造，这样总的制造成本较高，且制造周期较长。
发明内容
本发明提供了一种具有集成电容的射频横向双扩散功率器件的制造方法，该方法能够同时制作出射频横向双扩散功率器件和电容器件，且将这两种器件集成在一个芯片上，不仅缩短了制作周期，而且也加大了集成度，降低了生产成本。
本发明提供了一种具有集成电容的射频横向双扩散功率器件的制造方法，包括如下步骤：
在P型衬底上形成P型外延层，并在所述P型外延层上形成P型下沉区；
在具有所述P型下沉区的P型外延层上形成场氧化层；
在形成所述场氧化层以外的所述P型外延层上依次形成栅氧化层和多晶硅层，并在所述P型外延层上形成P型阱区；
在所述栅氧化层、多晶硅层及场氧化层上依次形成氮化硅层和正硅酸乙酯层；
在所述正硅酸乙酯层上形成光阻层，经曝光显影在所述光阻层上形成窗口，并刻蚀掉所述窗口下方的所述氮化硅层和正硅酸乙酯层，形成电容区；
去除所述光阻层，并刻蚀掉所述窗口下方的栅氧化层及P型外延层；去除所述正硅酸乙酯层，在所述电容区P型衬底上方形成介电层，并去除所述氮化硅层；
在所述P型外延层上分别形成N型漂移区、N型源极、N型漏极和P型重掺杂离子区；以及
定义场板、孔层、金属层和保护层。
进一步地，所述P型外延层的厚度为10-15μm，电阻率不超过0.01Ω·cm。
进一步地，所述在所述P型外延层上形成P型下沉区，具体为：
向所述P型外延层中注入和驱入P型离子，其中，所述注入P型离子为硼，且注入能量为50-120kev，注入剂量为2E15-9E15原子/平方厘米；驱入P型离子的时间为200-400min，驱入温度为1100-1200℃。
进一步地，所述场氧化层的厚度为
进一步地，所述栅氧化层的厚度为所述多晶硅层的厚度为
进一步地，所述在所述P型外延层上形成P型阱区，具体为：
向所述P型外延层中注入和驱入P型离子，其中，所述注入P型离子为硼，且注入能量为40-70kev，注入剂量为5E13-5E14原子/平方厘米；驱入P型离子的时间为100-700min，驱入温度为1000-1200℃。
进一步地，所述氮化硅层的厚度为所述正硅酸乙酯层的厚度为
进一步地，在形成电容区过程中，所述刻蚀掉所述窗口下方的所述氮化硅层和正硅酸乙酯层，具体为：使用体积比为7:1-10:1的质量分数为40%NH4F和49%HF的混合液，去除所述正硅酸乙酯层，用热磷酸去除所述氮化硅层。
进一步地，所述刻蚀掉所述窗口下方的栅氧化层及P型外延层，具体为：利用干法刻蚀的方法刻蚀掉窗口下方的栅氧化层及P型外延层。
进一步地，所述介电层的厚度为
进一步地，所述在所述P型外延层上分别形成N型漂移区、N型源极、N型漏极和P型重掺杂离子区，具体为：
所述N型漂移区：注入N型离子为磷，且注入能量为60-120kev，注入剂量为2E12-5E13原子/平方厘米；
所述N型源极和N型漏极：注入N型离子为磷或砷，且注入能量为50-80kev，注入剂量为3E15-9E15原子/平方厘米；
P型重掺杂离子区：注入P型离子为硼，且注入能量为20-50kev，注入剂量为3E15-9E15原子/平方厘米。
进一步地，所述场板的厚度为
进一步地，所述金属层的厚度为
本发明提供了一种具有集成电容的射频横向双扩散功率器件的制造方法，该方法能够同时制作出射频横向双扩散功率器件和电容器件，且将这两种器件集成在一个芯片上，不仅缩短了制作周期，而且也加大了集成度，降低了生产成本。
附图说明
图1-图19为本发明具有集成电容的射频横向双扩散功率器件形成的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种具有集成电容的射频横向双扩散功率器件的制造方法，包括如下步骤：
步骤1、如图1所示，具有P型外延层2的P型衬底1可以是本领域常规的外延片，也可以采用本领域常规的方法在P型衬底1表面生长出厚度为10-15μm，电阻率不超过0.01Ω·cm的P型外延层2。
如图2所示，在所述P型外延层2旋涂第一光阻层，经曝光显影在所述第一光阻层上形成第一窗口；然后向所述第一窗口下方的所述P型外延层2中注入P型离子硼，其注入能量为50-120kev，注入剂量为2E15-9E15原子/平方厘米；接着对P型离子硼进行驱入，其驱入P型离子的时间为200-400min，驱入温度为1100-1200℃，形成P型下沉区3。
步骤2、如图3所示，利用以体积比为4:1的硫酸和双氧水的混合液去除所述第一光阻层，在所述P型外延层2上依次生长厚度为的垫氧化层4和厚度为第一氮化硅层5。在本发明中，生长垫氧化层4的过程可以为：在高温设备中通入氧气，在P型外延层2发生氧化反应生成所述垫氧化层4。在垫氧化层4上再生长第一氮化硅层5可以通过化学气相沉积方法来实现。
步骤3、如图4所示，在所述第一氮化硅层5上旋涂第二光阻层6，经曝光显影在所述第二光阻层6上形成第二窗口，并利用干法刻蚀的方法刻蚀掉所述第二窗口下方的所述垫氧化层4和第一氮化硅层5，形成场区。
步骤4、如图5所示，利用以体积比为4:1的硫酸和双氧水的混合液去除所述第二光阻层6，在所述场区上方的P型外延层2上生长厚度为的场氧化层7，并用热磷酸去除第一氮化硅层5，用质量分数为49%的氢氟酸去除垫氧化层4，露出所述P型外延层2。
步骤5、如图6所示，在所述P型外延层2上依次生长厚度为100-500的栅氧化层8和厚度为的多晶硅层9，并在所述多晶硅层9上旋涂第三光阻层，经曝光显影在所述第三光阻层上形成第三窗口，利用干法刻蚀的方法将所述第三窗口下方的多晶硅层9刻蚀掉，并利用以体积比为4:1的硫酸和双氧水的混合液去除所述第三光阻层。
步骤6、如图7所示，向所述第三窗口下方的所述P型外延层2中注入P型离子硼，其注入能量为40-70kev，注入剂量为5E13-5E14原子/平方厘米，接着驱入P型离子硼，其驱入P型离子的时间为100-700min，驱入温度为1000-1200℃，形成P型阱区10，且所述P型阱区10与所述P型下沉区3相邻设置。
步骤7、如图8所示，在所述栅氧化层8、多晶硅层9及场氧化层7上通过化学气相沉积方法生长厚度为的第二氮化硅层11，然后再通过低压化学气相沉积的方法生长厚度为的第一正硅酸乙酯层12。
步骤8、如图9所示，在所述第一正硅酸乙酯层12上旋涂第四光阻层，经曝光显影在所述第四光阻层上形成第四窗口，并使用体积比为7:1-10:1的质量分数为40%NH4F和49%HF的混合液去除所述第一正硅酸乙酯层12，用热磷酸去除所述第二氮化硅层11，形成电容区。
步骤9、如图10所示，利用以体积比为4:1的硫酸和双氧水的混合液去除所述第四光阻层，并利用干法刻蚀的方法刻蚀掉所述第四窗口下方的栅氧化层8及P型外延层2；如图11-13所示，并使用体积比为7:1-10:1的质量分数为40%NH4F和49%HF的混合液去除所述第一正硅酸乙酯12，再在所述电容区P型衬底1上方生长厚度为的介电层13，并用热磷酸去除所述第二氮化硅层11。
步骤10、如图14-16所示，向所述P型外延层2中注入离子，分别形成N型漂移区14、N型源极15、N型漏极16以及P型重掺杂离子区17，具体为：
所述N型漂移区14：注入N型离子为磷，且注入能量为60-120kev，注入剂量为2E12-5E13原子/平方厘米；
所述N型源极15和N型漏极16：注入N型离子为磷或砷，且注入能量为50-80kev，注入剂量为3E15-9E15原子/平方厘米；
P型重掺杂离子区17：注入P型离子为硼，且注入能量为20-50kev，注入剂量为3E15-9E15原子/平方厘米；
其中，所述N型漂移区14与所述P型阱区10相邻，所述N型漏极16与所述N型漂移区14相邻，所述N型源极15与所述P型重掺杂离子区17相邻且均位于所述P型阱区10中。
步骤11、如图17所示，在所述栅氧化层8、多晶硅层9及介电层13上通过低压化学气相沉积的方法生长厚度为的第二正硅酸乙酯层18，然后再通过化学气相沉积的方法生长硅化钨层，且所述硅化钨层经光刻、刻蚀形成厚度为的场板19。
步骤12、如图18-19所示，在所述第二正硅酸乙酯层18和所述场板19上通过化学气相沉积的方法生长厚度为的掺硼和磷的氧化层20，然后在所述掺硼和磷的氧化层20上旋涂光刻胶层，经光刻、刻蚀在所述光刻胶层上形成第五窗口，并利用干法刻蚀工艺刻蚀掉所述第五窗口下方的掺硼和磷的氧化层20、第二正硅酸乙酯层18以及栅极氧化层8；并在所述第五窗口下方的P型外延层2和处于所述电容区的介电层13上生长厚度为的金属层21和保护层。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种具有集成电容的射频横向双扩散功率器件的制造方法，其特征在于，包括如下步骤：
在P型衬底上形成P型外延层，并在所述P型外延层上形成P型下沉区；
在具有所述P型下沉区的P型外延层上形成场氧化层；
在形成所述场氧化层以外的所述P型外延层上依次形成栅氧化层和多晶硅层，并在所述P型外延层上形成P型阱区；
在所述栅氧化层、多晶硅层及场氧化层上依次形成氮化硅层和正硅酸乙酯层；
在所述正硅酸乙酯层上形成光阻层，经曝光显影在所述光阻层上形成窗口，并刻蚀掉所述窗口下方的所述氮化硅层和正硅酸乙酯层，形成电容区；
去除所述光阻层，并刻蚀掉所述窗口下方的栅氧化层及P型外延层；去除所述正硅酸乙酯层，在所述电容区P型衬底上方形成介电层，并去除所述氮化硅层；
在所述P型外延层上分别形成N型漂移区、N型源极、N型漏极和P型重掺杂离子区；以及
定义场板、孔层、金属层和保护层；
其中，所述电容区与所述P型外延层上未形成有场氧化层的区域对应。
2.根据权利要求1所述的制造方法，其特征在于，所述P型外延层的厚度为10-15μm，电阻率不超过0.01Ω·cm。
3.根据权利要求1所述的制造方法，其特征在于，所述在所述P型外延层上形成P型下沉区，具体为：
向所述P型外延层中注入和驱入P型离子，其中，所述注入P型离子为硼，且注入能量为50-120kev，注入剂量为2E15-9E15原子/平方厘米；驱入P型离子的时间为200-400min，驱入温度为1100-1200℃。
4.根据权利要求1所述的制造方法，其特征在于，所述场氧化层的厚度为
5.根据权利要求1所述的制造方法，其特征在于，所述栅氧化层的厚度为所述多晶硅层的厚度为
6.根据权利要求1所述的制造方法，其特征在于，所述在所述P型外延层上形成P型阱区，具体为：
向所述P型外延层中注入和驱入P型离子，其中，所述注入P型离子为硼，且注入能量为40-70kev，注入剂量为5E13-5E14原子/平方厘米；驱入P型离子的时间为100-700min，驱入温度为1000-1200℃。
7.根据权利要求1所述的制造方法，其特征在于，所述氮化硅层的厚度为所述正硅酸乙酯层的厚度为
8.根据权利要求1所述的制造方法，其特征在于，在形成电容区过程中，所述刻蚀掉所述窗口下方的所述氮化硅层和正硅酸乙酯层，具体为：使用体积比为7:1-10:1的质量分数为40％NH4F和49％HF的混合液，去除所述正硅酸乙酯层，用热磷酸去除所述氮化硅层。
9.根据权利要求1所述的制造方法，其特征在于，所述刻蚀掉所述窗口下方的栅氧化层及P型外延层，具体为：利用干法刻蚀的方法刻蚀掉窗口下方的栅氧化层及P型外延层。
10.根据权利要求1所述的制造方法，其特征在于，所述介电层的厚度为
11.根据权利要求1所述的制造方法，其特征在于，所述在所述P型外延层上分别形成N型漂移区、N型源极、N型漏极和P型重掺杂离子区，具体为：
所述N型漂移区：注入N型离子为磷，且注入能量为60-120kev，注入剂量为2E12-5E13原子/平方厘米；
所述N型源极和N型漏极：注入N型离子为磷或砷，且注入能量为50-80kev，注入剂量为3E15-9E15原子/平方厘米；
P型重掺杂离子区：注入P型离子为硼，且注入能量为20-50kev，注入剂量为3E15-9E15原子/平方厘米。
12.根据权利要求1所述的制造方法，其特征在于，所述场板的厚度为
13.根据权利要求1所述的制造方法，其特征在于，所述金属层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410069659.2A CN104882409B (zh) | 2014-02-27 | 2014-02-27 | 一种具有集成电容的射频横向双扩散功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410069659.2A CN104882409B (zh) | 2014-02-27 | 2014-02-27 | 一种具有集成电容的射频横向双扩散功率器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882409A CN104882409A (zh) | 2015-09-02 |
| CN104882409B true CN104882409B (zh) | 2017-10-31 |
Family
ID=53949849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410069659.2A Active CN104882409B (zh) | 2014-02-27 | 2014-02-27 | 一种具有集成电容的射频横向双扩散功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882409B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785428A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 具有分离式平面场板结构的半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180442B1 (en) * | 1996-11-19 | 2001-01-30 | Sgs-Thomson Microelectronics S.A. | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method |
| CN103594348A (zh) * | 2012-08-17 | 2014-02-19 | 茂达电子股份有限公司 | 具有低密勒电容的半导体元件的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208364B2 (en) * | 2005-06-16 | 2007-04-24 | Texas Instruments Incorporated | Methods of fabricating high voltage devices |
| WO2010046881A2 (en) * | 2008-10-23 | 2010-04-29 | Nxp B.V. | Semiconductor device manufacturing method |
-
2014
- 2014-02-27 CN CN201410069659.2A patent/CN104882409B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180442B1 (en) * | 1996-11-19 | 2001-01-30 | Sgs-Thomson Microelectronics S.A. | Bipolar transistor with an inhomogeneous emitter in a BICMOS integrated circuit method |
| CN103594348A (zh) * | 2012-08-17 | 2014-02-19 | 茂达电子股份有限公司 | 具有低密勒电容的半导体元件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882409A (zh) | 2015-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| CN103390645B (zh) | 横向扩散金属氧化物半导体晶体管及其制作方法 | |
| JP2002270684A (ja) | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| US9673081B2 (en) | Isolated through silicon via and isolated deep silicon via having total or partial isolation | |
| US20180102421A1 (en) | Semiconductor device structure with non planar slide wall | |
| CN103219238B (zh) | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| JP2011187939A (ja) | 酸化後のシリコントレンチ底部形状の構造及び形成方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103840008B (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
| CN104882409B (zh) | 一种具有集成电容的射频横向双扩散功率器件的制造方法 | |
| CN103325825B (zh) | 超结mosfet | |
| CN101877314A (zh) | 在沟槽底部制作厚氧化层的方法 | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN111816709B (zh) | 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN108091568A (zh) | 高频三极管及其制作方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| CN205789988U (zh) | 一种超结vdmos器件 | |
| CN105448715B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |