JP2004119980A - Ｍｏｓトランジスタ製造のためのアルキルシラン前駆物質を使用した側壁法 - Google Patents
Ｍｏｓトランジスタ製造のためのアルキルシラン前駆物質を使用した側壁法 Download PDFInfo
- Publication number
- JP2004119980A JP2004119980A JP2003332589A JP2003332589A JP2004119980A JP 2004119980 A JP2004119980 A JP 2004119980A JP 2003332589 A JP2003332589 A JP 2003332589A JP 2003332589 A JP2003332589 A JP 2003332589A JP 2004119980 A JP2004119980 A JP 2004119980A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- forming
- layer
- carbon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title description 42
- 150000001343 alkyl silanes Chemical class 0.000 title description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 32
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 abstract description 28
- 238000003475 lamination Methods 0.000 abstract 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 12
- 229910000077 silane Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002513 implantation Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000001272 nitrous oxide Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- PHUNDLUSWHZQPF-UHFFFAOYSA-N bis(tert-butylamino)silicon Chemical compound CC(C)(C)N[Si]NC(C)(C)C PHUNDLUSWHZQPF-UHFFFAOYSA-N 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- KCWYOFZQRFCIIE-UHFFFAOYSA-N ethylsilane Chemical compound CC[SiH3] KCWYOFZQRFCIIE-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- UIDUKLCLJMXFEO-UHFFFAOYSA-N propylsilane Chemical compound CCC[SiH3] UIDUKLCLJMXFEO-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
【課題】ＭＯＳトランジスタの拡張領域中の活性ドーパント濃度を大きくすると共に、その領域の接合深さを小さくしたＭＯＳトランジスタの製造方法を提供する。
【解決手段】半導体基体１０を与え、前記半導体基体上にゲート積層体２０，３０を形成し、前記半導体基体に前記ゲート積層体に隣接して拡張領域１００を形成し、前記ゲート積層体及び前記拡張領域を覆う炭素含有酸化珪素層１１０を形成し、前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側面上に側壁構造体を形成し、前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域１４０を形成し、そして前記拡張領域及びソース及びドレイン領域をアニールする。
【選択図】図２ｄ
【解決手段】半導体基体１０を与え、前記半導体基体上にゲート積層体２０，３０を形成し、前記半導体基体に前記ゲート積層体に隣接して拡張領域１００を形成し、前記ゲート積層体及び前記拡張領域を覆う炭素含有酸化珪素層１１０を形成し、前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側面上に側壁構造体を形成し、前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域１４０を形成し、そして前記拡張領域及びソース及びドレイン領域をアニールする。
【選択図】図２ｄ
Description
本発明は、一般にＭＯＳＦＥＴトランジスタの分野に関し、詳しくは、大きな活性ドーピング濃度を達成し、ソース及びドレインの拡張領域（extension region）の接合深さを減少する新規な方法に関する。
図１に、典型的な金属酸化物半導体（ＭＯＳ）トランジスタ５の断面図を示す。ＭＯＳトランジスタ５は、半導体基体１０の中に製造されている。ＭＯＳトランジスタは、基体１０の表面上に形成されたゲート誘電体層２０を有する。このゲート誘電体層は、酸化珪素又は窒化酸化珪素を用いて形成されるのが典型的であるが、珪酸塩のような多くの他の材料も用いられてきた。ＭＯＳトランジスタゲート構造体３０は、ゲート誘電体層２０の上に形成し、典型的には多結晶質珪素を用いて形成する。多結晶質珪素の外に、金属のような他の材料もトランジスタゲートを形成するのに用いられてきた。誘電体層／ゲート構造体を組合せたものは、屡々ゲート積層体と呼ばれている。トランジスタゲート積層体を形成した後、ソース・ドレイン拡張領域４０を、イオン・インプランテーションを用いて形成する。これらの拡張領域４０を形成する時、ゲート積層体をマスクとして用いて基体中にドーパントをインブラントする。従って、拡張領域４０はゲート積層体と並んでおり、それは自己整列法（self-aligned process）として知られているものである。拡張領域４０の形成に続き、ゲート積層体に隣接して側壁構造体５０を形成する。これらの側壁構造体５０は、基体の表面上に一つ以上の等角（conformal）フイルムを堆積し、次に異方性エッチング法により形成するのが典型的である。この異方性エッチングは、表面の全ての領域から、ゲート積層構造体に隣接した部分を除き、その等角フイルム（単数又は複数）を除去する。これにより図１に示した側壁構造体５０を与える結果になる。側壁構造体の形成に続き、イオン・インプランテーションを用いてソース及びドレイン領域６０を形成する。次にその構造体を高温でアニールして、拡張領域４０及びソース・ドレイン領域６０の両方の中のインプラントしたドーパント物質を活性化する。この高温アニール中、ドーパントは半導体基体中へ拡散する。このドーパント拡散は、拡張領域４０の最終的接合深さｘｊを与える結果になる。
ＭＯＳトランジスタの大きさが小さくなるに従って、拡張領域４０中に大きなドーパント活性化を達成すると同時に、その領域の接合深さｘｊを減少させる必要がある。これは、インプランテーション注入量及び拡張領域４０を形成するのに用いられるドーパント物質のエネルギーを最適にすることにより達成されるのが典型的である。ｘｊの減少は、屡々ＭＯＳトランジスタのドレイン及びソース抵抗の増大をもたらし、ＭＯＳトランジスタ性能の劣化を起こす結果になる。従って、活性ドーパント濃度を犠牲にすることなく、拡張領域の深さｘｊを減少させる必要がある。
本発明は、側壁形成工程中にアルキルシラン前駆物質を用いてＭＯＳトランジスタを形成する方法を与える。特に、ゲート積層体を半導体上に形成する。或る態様では、前記ゲート積層体に隣接してオフセット・スペーサー構造体を形成し、然る後、前記ゲート積層体に隣接して前記半導体基体中に拡張領域を形成する。次に炭素含有酸化珪素層を、ゲート積層体及び拡張領域の上に、アルキルシラン前駆物質を用いて形成する。次に前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側に側壁構造体を形成する。次に前記半導体基体中に、前記側壁構造体に隣接してソース及びドレイン領域を形成し、次に全構造体を加熱アニール（thermal anneal）する。
本発明の技術的利点には、一時的に起きる拡散の増大を少なくすること、ドーパントの活性化を増大すること、及びゲート端部のドーパント枯渇を減少することが含まれる。他の技術的利点は、次の図面、記述、及び特許請求の範囲から当業者には容易に明らかになるであろう。
図面を通して、同じ又は同様な特徴を表すのに共通の参照番号が用いられている。図は実物大には描かれておらず、単に説明の目的で与えられている。
本発明の次の説明は、図２（ａ）〜２（ｄ）及び図３を参照して行われているが、本発明は、どのような半導体装置構造でも用いることができる。例えば、本発明は、ソース及びドレイン拡張領域を形成する前のソース・ドレイン領域を形成するのに用いることができる。この工程は、屡々使い捨て側壁法と呼ばれている。本発明の方法は、ＣＭＯＳトランジスタ性能を改良するために、増大した活性ドーパント濃度を有する極薄型拡張領域を得るための解決法を与える。
図２（ａ）に示したように、本発明のＭＯＳトランジスタを、半導体基体１０の上に作る。本発明の一つの態様として、基体１０は、エピタキシャル層を持つ又は持たない珪素基体である。本発明のＭＯＳトランジスタは、埋め込まれた絶縁層を有する絶縁体上珪素基体（silicon-on-insulator substrate）上に形成することもできる。ＭＯＳトランジスタは、基体１０中に形成されたｎ型又はｐ型ウエル（well）領域中に作られている。これらのｎ型又はｐ型ウエル領域は、簡明にするため図から除かれている。
本発明のＭＯＳトランジスタを形成する時、基体１０上にゲート誘電体領域２０を形成する。ゲート誘電体領域２０は、酸化珪素、オキシ窒化珪素、酸化珪素と窒化珪素を交互にした層、又は適当な誘電体材料用いて形成することができる。ゲート誘電体層２０を形成した後、多結晶質珪素、金属、又は適当な材料のブランケット層をゲート誘電体層２０の上に形成する。次にホトリトグラフ及び乾式エッチング法を用いてブランケット層をパターン化し、エッチングし、トランジスタゲート３０を形成する。誘電体層２０及びゲート３０は、ゲート積層体として言及する。多結晶質珪素を用いてトランジスタゲート３０を形成した場合、ゲート積層体の形成に続き、酸化法又は化学蒸着（ＣＶＤ）法を行なって図２（ａ）に示した酸化珪素の層７０を成長又は堆積する。本発明の一つの態様として、酸化珪素層７０は、１０Å〜７０Åの厚さを有する。
酸化珪素層７０を形成した後、場合により、図２（ｂ）に示したように、オフセット・スペーサー構造体８０を形成する。本発明の一つの態様として、オフセット・スペーサー構造体８０は、次のようにして形成する。先ず、酸化珪素層７０の上に窒化珪素の等角層を堆積する。次に異方性乾式エッチング法を用いて、窒化珪素層の或る領域を除去し、その結果、側壁スペーサー構造体８０を与える。次に種々のドーパント物質９０のイオン・インプランテーションにより、基体１０中にソース・ドレイン拡張領域１００を形成する。インプラントしたままの拡張領域１００（即ち、高温加熱アニーリングする前の領域）は、側壁スペーサー構造体８０の縁に並んでいる。拡張領域１００を形成した後、場合により加熱アニールを行うことができる。ＰＭＯＳトランジスタの場合、インプランテーション過程は、硼素及びＢＦ２のようなｐ型ドーパントを用いた１回又は複数回のインプランテーション工程からなる。更に、ポケット領域を形成するのに用いられているのと同様な他のインプラントをこの時点で行うこともできる。ＮＭＯＳトランジスタの場合、インプランテーション過程は、砒素及び燐のようなｎ型ドーパントを用いた１回又は複数回のインプランテーション工程からなる。ポケット領域を形成するのに用いられているのと同様な他のインプラントを、この時点で行うこともできる。拡張領域１００中に、大きなドーパント活性レベルと薄い接合深さｘｊを同時に達成することが極めて重要である。大きな活性ドーパント濃度を有すると共に、達成されるこれらの接合深さを浅くするため、後の高温高速加熱アニーリング中にドーパントの拡散が起きることを見込んで、大きな導入量でインプラントされたドーパントが基体１０の表面に近接して存在するようにすべきである。本発明の方法を用いて、活性ドーパントの濃度を増大しながら、インプラントされた状態のままの拡張領域深さが高温アニーリング中に増大するのを少なくする。
拡張領域１００を形成した後、図２（ｂ）の構造体の上に数多くの連続層を形成する。これは、三つの連続層１１０、１２０、及び１３０の形成が示されている図２（ｃ）に例示されている。本発明の一つの態様として、第一層１１０は、炭素含有酸化珪素層（Ｃ−ＳｉＯ２）である。Ｃ−ＳｉＯ２層１１０は、シラン（ＳｉＨ４）、又はジシラン（Ｓｉ２Ｈ６）、アルキルシラン（ＣｎＨ（２ｎ＋１）−ＳｉＨ３）、及び亜酸化窒素（Ｎ２Ｏ）を用いた化学蒸着（ＣＶＤ）法を用いて形成する。アルキルシランには、メチルシラン（ＣＨ３−ＳｉＨ３）、エチルシラン（Ｃ２Ｈ５−ＳｉＨ３）、又はプロピルシラン（Ｃ３Ｈ７−ＳｉＨ３）が含まれる。特定のＣＶＤ法では、２０〜５０ｓｃｃｍのアルキルシランガスを、約１０００ｓｃｃｍの窒素又は水素に入れて希釈する。この希釈されたアルキルシラン〔希釈アルキルシラン（dil-alkylsilane）〕ガスを、次に処理室内でシラン及び亜酸化窒素と、希釈アルキルシラン５〜４０ｓｃｃｍ、シラン２〜２０ｓｃｃｍ、亜酸化窒素１０００〜５０００ｓｃｃｍの比率で５５０℃〜８００℃の温度で一緒にする。Ｃ−ＳｉＯ２層は、単一ウエーハ高速熱処理室又は慣用的バッチ式炉を用いて蒸着することができるが、単一ウエーハ法が、熱経費が低いため好ましい。単一ウエーハ法は、ヒーターに基づく、即ち高速熱処理（ＲＴＰ）室で行うことができる。アルキルシラン対シラン及び亜酸化窒素の流量比を変えることにより、第一層１１０中の炭素濃度を変化することができる。本発明の更に別の態様として、第一層１１０は、酸化珪素層からなる。
本発明の一つの態様として、第二層１２０は、炭素含有窒化珪素（Ｃ−ＳｉＮ）からなる。Ｃ−ＳｉＮ層１２０は、シラン（ＳｉＨ４）、又はジシラン（Ｓｉ２Ｈ６）、アルキルシラン（ＣｎＨ（２ｎ＋１）−ＳｉＨ３）、及びアンモニア（ＮＨ３）を用いた化学蒸着（ＣＶＤ）法を用いて形成する。シラン及びジシランの外に、ジクロロシラン（ＳｉＨ２Ｃｌ２）又はヘキサクロロシラン（Ｓｉ２Ｃｌ６）のような他の珪素含有ガスを、珪素源ガスとして用いることができる。アルキルシランには、メチルシラン（ＣＨ３−ＳｉＨ３）、エチルシラン（Ｃ２Ｈ５−ＳｉＨ３）、又はプロピルシラン（Ｃ３Ｈ７−ＳｉＨ３）が含まれる。特定のＣＶＤ法では、２０〜５０ｓｃｃｍのアルキルシランガスを、約１０００ｓｃｃｍの窒素又は水素に入れて希釈する。この希釈されたアルキルシラン（希釈アルキルシラン）ガスを、次に処理室内でシラン及びアンモニアと、希釈アルキルシラン５〜２０ｓｃｃｍ、シラン５〜４０ｓｃｃｍ、及びアンモニア１０００〜５０００ｓｃｃｍの比率で５００℃〜８００℃の温度で一緒にする。Ｃ−ＳｉＮ層は、単一ウエーハ高速熱処理室又は慣用的バッチ式炉を用いて蒸着することができるが、単一ウエーハ法が、熱経費が低いため好ましい。アルキルシランガス及びアンモニアの流量を変えることにより、第二層１２０中の炭素及び窒素濃度を変えることができる。本発明の更に別の態様として、第二層１２０は、ビスｔ−ブチルアミノシラン（ＢＴＢＡＳ）ＣＶＤ法を用いて形成された窒化珪素からなる。この方法では、ＮＨ３及び窒素のような他のガスと共にＢＴＢＡＳ〔ＳｉＨ２（ｔ−ＢｕＮＨ）２〕を用いて、４７５℃〜６５０℃の温度で窒化珪素層１２０を蒸着する。第二層１２０を形成した後、酸化珪素層１３０を形成する。本発明の一つの態様として、酸化珪素層１３０は、５５０℃〜７５０℃の温度で単一ウエーハ化学蒸着法を用いて形成する。
図２（ｄ）に示したように、層１２０及び１３０の領域を除去し、側壁構造体を形成する。本発明の一つの態様として、異方性酸化珪素及び窒化珪素エッチング法を用いて、層１２０及び１３０の不必要な領域を除去する。側壁形成工程が終わった時、拡張領域１００は依然としてＣ−ＳｉＯ２層１１０により覆われているが、この層の幾らかは異方性窒化珪素エッチング工程中失われているかも知れない。
側壁形成工程後、場合により加熱アニールを行なってもよい。次に基体中へドーパント物質１５０をインプラントすることにより、ソース及びドレイン領域１４０を形成する。ＰＭＯＳトランジスタの場合、インプランテーション過程は、硼素及び／又はＢＦ２のようなｐ型ドーパントを用いた１回又は複数回のインプランテーション工程からなる。ＮＭＯＳトランジスタの場合、インプランテーション過程は、砒素及び／又は燐のようなｎ型ドーパントを用いた１回又は複数回のインプランテーション工程からなる。ソース及びドレイン領域１４０のインプランテーションが終わった後、高温アニールを行なってインプラントされたドーパントを活性化する。特別な態様として、高温アニールは、１０００℃〜１１００℃の高速加熱アニールからなる。その高速加熱アニール中、拡張領域１００中の硼素拡散は減少し、拡張領域１００中の基体表面の活性化ドーパント濃度が増大する。高速加熱アニール中、炭素がポリシリコン珪素ゲート３０及び拡張領域１００中へ拡散する。この炭素混入は、一時的に増大する拡散（ＴＥＤ）を少なくし、ドーパントの活性化を向上し、ゲート端部のドーパント枯渇を減少する。
図３には、本発明の更に別の態様が示されている。この態様では、上に記述したように、ＳｉＨ４、Ｎ２Ｏ、及びアルキルシランを用いたＣＶＤ法によりＣ−ＳｉＯ２層１１０を形成する。Ｃ−ＳｉＯ２層１１０を形成した後、一つの窒化珪素層を形成する。この層は、上に記述したアルキルシラン又はＢＴＢＡＳ法、又は他の適当な方法を用いて形成することができる。次にその窒化珪素層をエッチングして、図４に示した窒化珪素側壁構造体１８０を形成する。次にソース及びドレイン領域１４０を、上に記載したように形成する。ソース及びドレイン領域１４０を形成した後、インプラントした領域を、上に記載したようにアニールする。
本発明を、説明のための態様に関連して記述してきたが、この記述は限定的意味で解釈されるべきではない。説明のための態様の種々の修正及び組合せのみならず、本発明の他の態様が、上記記述を参照することにより当業者には明らかになるであろう。従って、特許請求の範囲はそのような修正又は態様を全て包含するものである。
以上の説明に関して以下の項を開示する。
（１） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記半導体基体に前記ゲート積層体に隣接して拡張領域を形成し、
前記ゲート積層体及び前記拡張領域を覆う炭素含有酸化珪素層を形成し、
前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側面上に側壁構造体を形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及びソース及びドレイン領域をアニールする、
ことを行うＭＯＳトランジスタ製造方法。
（２） 炭素含有酸化珪素層を、シラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第１項記載の方法。
（３） 炭素含有酸化珪素層を、ジシラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第１項記載の方法。
（４） 更に、ゲート積層体に隣接してオフセット・スペーサー構造体を形成することを行う、第１項記載の方法。
（５） 側壁構造体が、窒化珪素と酸化珪素が交互になった層からなる、第２項記載の方法。
（６） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記ゲート積層体上に第一酸化珪素層を形成し、
前記半導体基体中に前記ゲート積層体に隣接して拡張領域を形成し、
前記ゲート積層体及び前記拡張領域の上に炭素含有酸化珪素層を形成し、
前記炭素含有酸化珪素層の上に炭素含有窒化珪素層を形成し、
前記炭素含有窒化珪素層の上に酸化珪素層を形成し、
前記酸化珪素層及び前記炭素含有窒化珪素層をエッチングして、前記炭素含有酸化珪素層に隣接した側壁構造体を前記ゲート積層体の両方の側面上に形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及び前記ソース及びドレイン領域をアニールする、
ことを行う集積回路トランジスタ製造方法。
（７） 炭素含有酸化珪素層を、シラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第６項記載の方法。
（８） 炭素含有窒化珪素層を、シラン、アルキルシラン、及びアンモニアを用いた化学蒸着工程により形成する、第７項記載の方法。
（９） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記ゲート積層体に隣接して前記半導体基体中に拡張領域を形成し、
前記ゲート積層体及び前記拡張領域を覆って酸化珪素層を形成し、
前記酸化珪素層を覆って炭素含有窒化珪素層を形成し、
前記窒化珪素層をエッチングして側壁構造体を形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及びソース及びドレイン領域をアニールする、
ことを行う、ＭＯＳトランジスタ製造方法。
（１０） 炭素含有窒化珪素層を、シラン、アルキルシラン、及びアンモニアを用いた化学蒸着工程により形成する、第９項記載の方法。
（１１） ＭＯＳトランジスタ製造法で、側壁形成工程中にアルキルシラン前駆物質を用いる方法。アルキルシラン前駆物質を用いて、炭素含有酸化珪素層（１１０）及び炭素含有窒化珪素層（１２０）を、側壁形成工程中に形成する。炭素含有層（１１０）（１２０）は、加熱アニール中、拡張領域（１００）及びゲート領域（３０）中に炭素を導入する。
（１） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記半導体基体に前記ゲート積層体に隣接して拡張領域を形成し、
前記ゲート積層体及び前記拡張領域を覆う炭素含有酸化珪素層を形成し、
前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側面上に側壁構造体を形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及びソース及びドレイン領域をアニールする、
ことを行うＭＯＳトランジスタ製造方法。
（２） 炭素含有酸化珪素層を、シラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第１項記載の方法。
（３） 炭素含有酸化珪素層を、ジシラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第１項記載の方法。
（４） 更に、ゲート積層体に隣接してオフセット・スペーサー構造体を形成することを行う、第１項記載の方法。
（５） 側壁構造体が、窒化珪素と酸化珪素が交互になった層からなる、第２項記載の方法。
（６） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記ゲート積層体上に第一酸化珪素層を形成し、
前記半導体基体中に前記ゲート積層体に隣接して拡張領域を形成し、
前記ゲート積層体及び前記拡張領域の上に炭素含有酸化珪素層を形成し、
前記炭素含有酸化珪素層の上に炭素含有窒化珪素層を形成し、
前記炭素含有窒化珪素層の上に酸化珪素層を形成し、
前記酸化珪素層及び前記炭素含有窒化珪素層をエッチングして、前記炭素含有酸化珪素層に隣接した側壁構造体を前記ゲート積層体の両方の側面上に形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及び前記ソース及びドレイン領域をアニールする、
ことを行う集積回路トランジスタ製造方法。
（７） 炭素含有酸化珪素層を、シラン、アルキルシラン、及び亜酸化窒素を用いた化学蒸着工程により形成する、第６項記載の方法。
（８） 炭素含有窒化珪素層を、シラン、アルキルシラン、及びアンモニアを用いた化学蒸着工程により形成する、第７項記載の方法。
（９） 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記ゲート積層体に隣接して前記半導体基体中に拡張領域を形成し、
前記ゲート積層体及び前記拡張領域を覆って酸化珪素層を形成し、
前記酸化珪素層を覆って炭素含有窒化珪素層を形成し、
前記窒化珪素層をエッチングして側壁構造体を形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及びソース及びドレイン領域をアニールする、
ことを行う、ＭＯＳトランジスタ製造方法。
（１０） 炭素含有窒化珪素層を、シラン、アルキルシラン、及びアンモニアを用いた化学蒸着工程により形成する、第９項記載の方法。
（１１） ＭＯＳトランジスタ製造法で、側壁形成工程中にアルキルシラン前駆物質を用いる方法。アルキルシラン前駆物質を用いて、炭素含有酸化珪素層（１１０）及び炭素含有窒化珪素層（１２０）を、側壁形成工程中に形成する。炭素含有層（１１０）（１２０）は、加熱アニール中、拡張領域（１００）及びゲート領域（３０）中に炭素を導入する。
１０ 半導体基体
２０ ゲート誘電体
３０ ＭＯＳトランジスタゲート構造体
４０ ソース・ドレイン拡張領域
５０ 側壁構造体
６０ ソース・ドレイン領域
７０ 酸化珪素層
８０ オフセット・スペーサー構造体
９０ 種々のドーパント物質
１００ ソース・ドレイン拡張領域
１１０ 第一層、炭素含有酸化珪素層
１２０ 炭素含有窒化珪素層
１３０ 酸化珪素層
１４０ ソース・ドーパント領域
１８０ 窒化珪素側壁構造体
２０ ゲート誘電体
３０ ＭＯＳトランジスタゲート構造体
４０ ソース・ドレイン拡張領域
５０ 側壁構造体
６０ ソース・ドレイン領域
７０ 酸化珪素層
８０ オフセット・スペーサー構造体
９０ 種々のドーパント物質
１００ ソース・ドレイン拡張領域
１１０ 第一層、炭素含有酸化珪素層
１２０ 炭素含有窒化珪素層
１３０ 酸化珪素層
１４０ ソース・ドーパント領域
１８０ 窒化珪素側壁構造体
Claims (1)
- 半導体基体を与え、
前記半導体基体上にゲート積層体を形成し、
前記半導体基体に前記ゲート積層体に隣接して拡張領域を形成し、
前記ゲート積層体及び前記拡張領域を覆う炭素含有酸化珪素層を形成し、
前記炭素含有酸化珪素層に隣接して、前記ゲート積層体の両方の側面上に側壁構造体を形成し、
前記側壁構造体に隣接して、前記半導体基体中にソース及びドレイン領域を形成し、そして
前記拡張領域及びソース及びドレイン領域をアニールする、
ことを行うＭＯＳトランジスタ製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/255,215 US6806149B2 (en) | 2002-09-26 | 2002-09-26 | Sidewall processes using alkylsilane precursors for MOS transistor fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119980A true JP2004119980A (ja) | 2004-04-15 |
Family
ID=31977841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003332589A Abandoned JP2004119980A (ja) | 2002-09-26 | 2003-09-25 | Ｍｏｓトランジスタ製造のためのアルキルシラン前駆物質を使用した側壁法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6806149B2 (ja) |
| EP (1) | EP1403915B1 (ja) |
| JP (1) | JP2004119980A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021073735A (ja) * | 2011-03-28 | 2021-05-13 | 日本テキサス・インスツルメンツ合同会社 | 化学的に改変されたスペーサ表面を有する集積回路 |
| KR20210148864A (ko) * | 2020-05-28 | 2021-12-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 제조 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300890B1 (en) * | 2003-07-17 | 2007-11-27 | Midwest Research Institute | Method and apparatus for forming conformal SiNx films |
| US6893909B2 (en) * | 2003-10-07 | 2005-05-17 | United Microelectronics Corp. | Method of manufacturing metal-oxide-semiconductor transistor |
| US7018888B2 (en) * | 2004-07-30 | 2006-03-28 | Texas Instruments Incorporated | Method for manufacturing improved sidewall structures for use in semiconductor devices |
| JP3948472B2 (ja) * | 2004-11-09 | 2007-07-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US20060121681A1 (en) * | 2004-12-02 | 2006-06-08 | Texas Instruments, Inc. | Method for forming halo/pocket implants through an L-shaped sidewall spacer |
| JP2006173438A (ja) * | 2004-12-17 | 2006-06-29 | Yamaha Corp | Ｍｏｓ型半導体装置の製法 |
| US7399690B2 (en) | 2005-11-08 | 2008-07-15 | Infineon Technologies Ag | Methods of fabricating semiconductor devices and structures thereof |
| US8288802B2 (en) * | 2006-04-19 | 2012-10-16 | United Microelectronics Corp. | Spacer structure wherein carbon-containing oxynitride film formed within |
| US7678679B2 (en) * | 2006-05-01 | 2010-03-16 | Qimonda Ag | Vertical device with sidewall spacer, methods of forming sidewall spacers and field effect transistors, and patterning method |
| US7514331B2 (en) * | 2006-06-08 | 2009-04-07 | Texas Instruments Incorporated | Method of manufacturing gate sidewalls that avoids recessing |
| US20080124946A1 (en) * | 2006-11-28 | 2008-05-29 | Air Products And Chemicals, Inc. | Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films |
| JP5235486B2 (ja) * | 2008-05-07 | 2013-07-10 | パナソニック株式会社 | 半導体装置 |
| US8470713B2 (en) * | 2010-12-13 | 2013-06-25 | International Business Machines Corporation | Nitride etch for improved spacer uniformity |
| US20130089962A1 (en) * | 2011-10-11 | 2013-04-11 | Chung-Fu Chang | Semiconductor process |
| US20150228546A1 (en) * | 2014-02-11 | 2015-08-13 | United Microelectronics Corp. | Semiconductor device and method of removing spacers on semiconductor device |
| US10079291B2 (en) * | 2016-05-04 | 2018-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin-type field effect transistor structure and manufacturing method thereof |
| US11024582B2 (en) * | 2017-04-18 | 2021-06-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11653498B2 (en) * | 2017-11-30 | 2023-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device with improved data retention |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677224A (en) * | 1996-09-03 | 1997-10-14 | Advanced Micro Devices, Inc. | Method of making asymmetrical N-channel and P-channel devices |
| US5989966A (en) * | 1997-12-15 | 1999-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and a deep sub-micron field effect transistor structure for suppressing short channel effects |
| US6383951B1 (en) * | 1998-09-03 | 2002-05-07 | Micron Technology, Inc. | Low dielectric constant material for integrated circuit fabrication |
| US6153483A (en) * | 1998-11-16 | 2000-11-28 | United Microelectronics Corp. | Method for manufacturing MOS device |
| US6461923B1 (en) * | 1999-08-18 | 2002-10-08 | Advanced Micro Devices, Inc. | Sidewall spacer etch process for improved silicide formation |
| US6429062B1 (en) * | 1999-09-20 | 2002-08-06 | Koninklike Philips Electronics N.V. | Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant |
| US6515350B1 (en) * | 2000-02-22 | 2003-02-04 | Micron Technology, Inc. | Protective conformal silicon nitride films and spacers |
| US20020127763A1 (en) * | 2000-12-28 | 2002-09-12 | Mohamed Arafa | Sidewall spacers and methods of making same |
| US6406945B1 (en) * | 2001-01-26 | 2002-06-18 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a transistor gate dielectric with high-K and low-K regions |
-
2002
- 2002-09-26 US US10/255,215 patent/US6806149B2/en not_active Expired - Lifetime
-
2003
- 2003-09-24 EP EP03103541.3A patent/EP1403915B1/en not_active Expired - Fee Related
- 2003-09-25 JP JP2003332589A patent/JP2004119980A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021073735A (ja) * | 2011-03-28 | 2021-05-13 | 日本テキサス・インスツルメンツ合同会社 | 化学的に改変されたスペーサ表面を有する集積回路 |
| JP7157835B2 (ja) | 2011-03-28 | 2022-10-20 | テキサス インスツルメンツ インコーポレイテッド | 化学的に改変されたスペーサ表面を有する集積回路 |
| KR20210148864A (ko) * | 2020-05-28 | 2021-12-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 제조 방법 |
| KR102588493B1 (ko) | 2020-05-28 | 2023-10-11 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1403915B1 (en) | 2017-04-12 |
| US6806149B2 (en) | 2004-10-19 |
| EP1403915A2 (en) | 2004-03-31 |
| EP1403915A3 (en) | 2008-11-19 |
| US20040063260A1 (en) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806149B2 (en) | Sidewall processes using alkylsilane precursors for MOS transistor fabrication | |
| US7795107B2 (en) | Method for forming isolation structures | |
| US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
| US20060043497A1 (en) | Semiconductor device | |
| KR100400323B1 (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 | |
| TWI315083B (en) | Offset spacers for cmos transistors | |
| US7713834B2 (en) | Method of forming isolation regions for integrated circuits | |
| WO2005094299A2 (en) | Improved cmos transistors and methods of forming same | |
| US6677201B1 (en) | Method of fabricating thermal CVD oxynitride and BTBAS nitride sidewall spacer for metal oxide semiconductor transistors | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| JP2004095639A (ja) | 半導体装置及びその製造方法 | |
| US7163878B2 (en) | Ultra-shallow arsenic junction formation in silicon germanium | |
| US8900961B2 (en) | Selective deposition of germanium spacers on nitride | |
| US6583016B1 (en) | Doped spacer liner for improved transistor performance | |
| TW541574B (en) | Method for fabricating semiconductor device | |
| JP3492973B2 (ja) | 半導体装置の製造方法 | |
| US7208409B2 (en) | Integrated circuit metal silicide method | |
| US6777281B1 (en) | Maintaining LDD series resistance of MOS transistors by retarding dopant segregation | |
| US7648886B2 (en) | Shallow trench isolation process | |
| JP2008124441A (ja) | 半導体装置の製造方法 | |
| JP2004303799A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001332722A (ja) | 半導体装置およびその製造方法 | |
| TWI246744B (en) | Method of manufacturing metal-oxide- semiconductor transistor | |
| KR101079873B1 (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090902 |