CN110854019A - 半导体制造方法 - Google Patents
半导体制造方法 Download PDFInfo
- Publication number
- CN110854019A CN110854019A CN201911173243.4A CN201911173243A CN110854019A CN 110854019 A CN110854019 A CN 110854019A CN 201911173243 A CN201911173243 A CN 201911173243A CN 110854019 A CN110854019 A CN 110854019A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- etched
- pattern region
- sparse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 156
- 239000006227 byproduct Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 46
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 20
- LXPCOISGJFXEJE-UHFFFAOYSA-N oxifentorex Chemical group C=1C=CC=CC=1C[N+](C)([O-])C(C)CC1=CC=CC=C1 LXPCOISGJFXEJE-UHFFFAOYSA-N 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 12
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000000354 decomposition reaction Methods 0.000 claims description 4
- 238000007781 pre-processing Methods 0.000 claims description 3
- 238000000197 pyrolysis Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 18
- 239000007787 solid Substances 0.000 description 13
- 229910004074 SiF6 Inorganic materials 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 229910019975 (NH4)2SiF6 Inorganic materials 0.000 description 4
- 229910004014 SiF4 Inorganic materials 0.000 description 4
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- MIMUSZHMZBJBPO-UHFFFAOYSA-N 6-methoxy-8-nitroquinoline Chemical compound N1=CC=CC2=CC(OC)=CC([N+]([O-])=O)=C21 MIMUSZHMZBJBPO-UHFFFAOYSA-N 0.000 description 2
- 229910020479 SiO2+6HF Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
针对具有稀疏图形区域和密集图形区域的半导体制造，本发明提供的方法主要包括：刻蚀去除待刻蚀层的循环厚度，产生刻蚀副产物；清除刻蚀副产物；循环前两步骤至待刻蚀层至设计厚度。或，在稀疏图形区域比密集图形区域多预留设定快刻厚度的待刻蚀层；利用刻蚀副产物做掩膜刻蚀待刻蚀层至设计厚度。据此，能够实现待刻蚀层在两个区域刻蚀至最终的设计刻蚀深度时不存在高度差，减轻了图形负载效应。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种包含稀疏图形区域-密集图形区域（Iso-dense）半导体器件的制造方法。
背景技术
在半导体器件的制造过程中，随着技术节点的不断提升，关键尺寸（CD，CriticalDimension）变小，并且半导体器件结构从2D（二维平面）结构向3D（三维立体）结构转变，由于半导体器件具有稀疏图形区域01（Isolated/Iso Area）-密集图形区域02（Dense Area）（Iso-dense）结构特征，加剧了负载效应(Loading Effect)。
参阅图1A、图1B和图1C所示，展示了现有技术的疏密图形特征半导体器件制造方法。现有技术的方法是，如图1A所示，前层04的图形具有稀疏图形区域-密集图形区域的结构特征（Iso-dense），在前层04上覆有同样高度的待刻层03。如图1B所示，对待刻层03进行光刻，生成副产物05，由于副产物05是固态的，其附着在待刻层03的表面，形成掩膜，延缓了被覆盖的待刻层的进一步刻蚀，而在稀疏图形区域01的待刻层03的表面副产物05的聚集度要小于在密集图形区域02的待刻层03的表面副产物05的聚集度（稀疏图形区域01表面的封闭性能低，副产物占面积比率小，而容易流失；密集图形区域02表面的封闭性能高，该区域的前层04的形貌特征影响到副产物的扩散流失，副产物占面积比率高），从而导致了稀疏图形区域01的待刻层03的刻蚀速率（etch rate）要大于密集图形区域02的待刻层03刻蚀速率。如图1C所示，在刻蚀工艺完成后，对副产物05进行去除，则最终形成了具有高度差H0的带刻蚀层形貌，即密集图形区域02的待刻层03剩余表面要高于稀疏图形区域01的待刻层03剩余表面H0。图1D展示了现有技术的疏密图形特征半导体器件制造方法生产出的器件的形貌照片，在密集图形区域02的前层04与稀疏图形区域01的前层04高差144.4纳米、141.8纳米，密集图形区域02的实际刻蚀深度49.1纳米、48纳米、48纳米的情况下，H0为16.5纳米、14.2纳米。采用现有技术的方法，制造疏密图形特征半导体器件，其图形负载效应（高度差H0）凸显出来。
现有技术的问题在于，针对稀疏图形区域-密集图形区域（Iso-dense）结构特征的半导体器件的待刻蚀层进行刻蚀，消除因区域图形密度不同导致的刻蚀速率不同对器件刻蚀深度的影响，减轻图形负载效应。
发明内容
为了解决以上技术问题，本发明提供一种半导体制造方法，其目的在于：能够实现对具有稀疏图形区域-密集图形区域（Iso-dense）结构特征前层的半导体器件的待刻蚀层进行刻蚀工艺，并且消除稀疏图形区域-密集图形区域的实际刻蚀深度不同的影响，减轻图形负载效应的影响，从而制造出符合设计要求的半导体器件。
为了达到上述目的，本发明提供了一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；
所述半导体制造方法，包括：
步骤S1，刻蚀去除所述待刻蚀层的一循环厚度，产生一刻蚀副产物；
步骤S2，清除所述刻蚀副产物；
步骤S3，循环上述步骤S1和步骤S2，至所述待刻蚀层至设计厚度。
优选地，所述待刻蚀层为氧化硅层，所述刻蚀副产物为六氟硅酸铵。
优选地，所述刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢和氨气。
优选地，所述刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮和氨气。
优选地，所述清除方法为加热分解，将腔室温度加热到250℃以上。
优选地，根据稀疏图形区域和密集图形区域的密集度比值，调整每次刻蚀的循环时间，以设定所述循环厚度。
优选地，在所述密集图形区域的待刻蚀层的前层的上表面所在平面以上，所述稀疏图形区域和所述密集图形区域上也覆盖有待刻蚀层；
所述半导体制造方法还包括：前处理步骤S0，刻蚀去除所述待刻蚀层，至所述密集图形区域的待刻蚀层的前层的上表面所在平面。
为了达到上述目的，本发明还提供了一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；
所述半导体制造方法，包括：
步骤S1，在稀疏图形区域比密集图形区域多预留一设定快刻厚度的待刻蚀层；
步骤S2，对稀疏图形区域和密集图形区域的待刻蚀层进行刻蚀，利用刻蚀副产物做掩膜，刻蚀所述待刻蚀层至设计厚度。
优选地，所述待刻蚀层为氧化硅层，所述刻蚀副产物为六氟硅酸铵。
优选地，所述刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢和氨气。
优选地，所述刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮和氨气。
优选地，所述半导体制造方法，还包括：
步骤S3，清除所述刻蚀副产物；
所述清除方法为加热分解，将腔室温度加热到250℃以上。
优选地，根据稀疏图形区域和密集图形区域的密集度比值，调整所述设定快刻厚度。
优选地，调整所述设定快刻厚度方法是：
在相同待刻蚀层的前层形貌、相同材料的样片、稀疏图形区域和密集图形区域的待刻蚀层上表面平齐、相同工艺条件下，进行试刻蚀至密集图形区域设计刻蚀深度，测量稀疏图形区域的刻蚀深度，稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值设定为快刻厚度。
优选地，定义密集图形区域设计刻蚀深度是指从密集图形区域的待刻蚀层的前层的上表面，与待刻蚀层的最终刻蚀的上表面的距离；
在所述样片试刻蚀中，所述密集图形区域设计刻蚀深度为第一设计刻蚀深度，相同待刻蚀层的前层形貌、相同材料的半导体的所述待刻蚀层需刻蚀至第二设计刻蚀深度，调整所述设定快刻厚度为第二设计刻蚀深度/第一设计刻蚀深度*稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值。
优选地，步骤S1中的在稀疏图形区域比密集图形区域多预留设定快刻厚度的待刻蚀层的方法是：在所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层都生成上平面平齐的待刻蚀层后，再，
在稀疏图形区域多生成所述设定快刻厚度的待刻蚀层，
或采用掩模版在密集图形区域先刻蚀去除所述设定快刻厚度的待刻蚀层。
与现有技术相比，本发明提供了一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；包括：步骤S1，刻蚀去除所述待刻蚀层的一循环厚度，产生一刻蚀副产物；步骤S2，清除所述刻蚀副产物；步骤S3，循环上述步骤S1和步骤S2，至所述待刻蚀层至设计厚度。据此，能够及时清除掉刻蚀副产物，保证了稀疏图形区域和密集图形区域的刻蚀率保持相同，从而让待刻蚀层在两个区域刻蚀至最终的设计刻蚀深度时不存在高度差，减轻了图形负载效应。
与现有技术相比，本发明还提供了一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；包括：步骤S1，在稀疏图形区域比密集图形区域多预留一设定快刻厚度的待刻蚀层；步骤S2，对稀疏图形区域和密集图形区域的待刻蚀层进行刻蚀，利用刻蚀副产物做掩膜，刻蚀所述待刻蚀层至设计厚度。据此，通过预留的设定快刻厚度的待刻蚀层，保证了两个区域刻蚀至最终的设计刻蚀深度时不存在高度差，减轻了图形负载效应。
附图说明
图1A至图1C为现有技术的半导体制造方法的步骤示意图。
图1D为采用现有技术的半导体制造方法生成的器件形态照片。
图2A至图2E为本发明的半导体制造方法的第一实施例的步骤示意图。
图3A至图3E为本发明的半导体制造方法的第二实施例的步骤示意图。
附图标记说明。
现有技术：
稀疏图形区域01
密集图形区域02
待刻层03
前层04
副产物05
高度差H0；
本发明：
稀疏图形区域A1
密集图形区域A2
待刻蚀层1
稀疏图形区域的待刻蚀层11
稀疏图形区域的多生成的设定快刻厚度的待刻蚀层111
密集图形区域的待刻蚀层12
密集图形区域的先刻蚀的设定快刻厚度的待刻蚀层121
前层2
稀疏图形区域的前层21
密集图形区域的前层22
刻蚀副产物3
待刻蚀层的最上表面4
稀疏图形区域的待刻蚀层的最上表面41
密集图形区域的待刻蚀层的最上表面42
前层的上表面所在平面 5
待刻蚀层的最终刻蚀的上表面6。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。
参阅图2A至图2E、图3A至图3E，本发明提供的制造方法的两个实施例均是应用于包含稀疏图形区域A1和密集图形区域A2的半导体的刻蚀制造。半导体具有待刻蚀层1和前层2，前层2具有Iso-dense结构特征，其中，在稀疏图形区域的前层21上覆盖有待刻蚀层11，在密集图形区域的前层22上覆有待刻蚀层12。待刻蚀层1在刻蚀过程中会产生固态的刻蚀副产物3。为了减轻图形负载效应，本发明充分利用刻蚀副产物3是固态这一特性，提出了两个具体的实施例。
参阅图2A至图2E所示，本发明提供的半导体制造方法第一实施例。
参阅图2A所示，在前层2上生成待刻蚀层1。待刻蚀层1在稀疏图形区域A1和密集图形区域A2最上表面4齐平的。
参阅图2B所示，由于如图2A所示在所述密集图形区域的待刻蚀层的前层的上表面所在平面5以上，所述稀疏图形区域A1和所述密集图形区域A2上也覆盖有待刻蚀层1，所以需要将该部分待刻蚀层先刻蚀掉，因为该部分的待刻蚀层刻蚀速率相同，因此没必要采用本发明提供的循环方法，节约时间（无每次循环的加热清除副产物的时间）。
前处理步骤S0，刻蚀去除所述待刻蚀层，至所述密集图形区域的待刻蚀层的前层的上表面所在平面5。这一步骤的刻蚀过程产生的固态刻蚀副产物3在稀疏图形区域A1和密集图形区域A2上分布密度是一致的，因此刻蚀速度一致，不会产生高低差等图形负载效应。
参阅图2C所示，步骤S1（循环），刻蚀去除待刻蚀层1的循环厚度Hc，产生刻蚀副产物3。
其中一种实施例，待刻蚀层1为氧化硅层（SiO2），刻蚀副产物3为六氟硅酸铵（NH4）2SiF6。
采用的刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢（HF）和氨气（NH3）。反应方程式为：
SiO2 +6HF+ 2NH3→（NH4）2SiF6 （固态solid）+2H2O 。
采用的刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮（NF3）和氨气（NH3）。三氟化氮（NF3）和氨气（NH3）先生成刻蚀剂氟化铵NH4F，二氟化铵NH4F·HF。刻蚀剂与氧化硅层（SiO2）刻蚀作用，生成六氟硅酸铵（NH4）2SiF6（固态solid）。
固态的刻蚀副产物3对刻蚀速率的影响，与图形的密集度有关。根据稀疏图形区域和密集图形区域的密集度比值，调整每次刻蚀的循环时间Tc，以设定所述循环厚度Hc。干法刻蚀具有各向异性（垂直刻蚀）和易于控制的特点。
参阅图2D所示，步骤S2（循环），清除刻蚀副产物3。
六氟硅酸铵（NH4）2SiF6在70℃以上升华，生成气态SiF4、NH3、HF被抽走。方程式如下：
（NH4）2SiF6(solid) →SiF4(g)+2NH3(g)+2HF(g) 。
因此，采用加热分解进行清除，具体的将腔室温度加热到250℃以上。这样，晶圆片能够快速升温到100℃以上，六氟硅酸铵（NH4）2SiF6快速分解为气体被抽走。
参阅图2E所示，步骤S3，循环图2C所示的步骤S1和图2D所示步骤S2，至所述待刻蚀层至设计厚度，也就是，刻蚀到图示的待刻蚀层最终表面6，刻蚀深度为HE。
以上所述即为本发明提供的第一实施例的主要技术方案，主要就是步骤S1（循环），刻蚀去除待刻蚀层1的循环厚度Hc；步骤S2（循环），清除刻蚀副产物3；循环步骤S1、和步骤S2，至所述待刻蚀层至设计厚度。据此，采用本发明提供的方法能够带来如下技术效果：能够及时清除掉刻蚀副产物3，保证了稀疏图形区域A1和密集图形区域A2的刻蚀率（Etch rate）保持相同，从而让待刻蚀层1在两个区域（A1、A2）刻蚀至最终的设计刻蚀深度HE时不存在高度差，减轻了图形负载效应。
参阅图3A至图3E所示，本发明提供的半导体制造方法第二实施例。
参阅图3A所示，步骤S1，在稀疏图形区域A1比密集图形区域A2多预留设定快刻厚度H1的待刻蚀层11。也就是，稀疏图形区域A1、密集图形区域A2的待刻蚀层11、12的上平面41、42，有一个高度差H1。
具体的方法是：
在稀疏图形区域A1和密集图形区域A2上覆有待刻蚀层1都生成上平面平齐（平面42）的待刻蚀层1后，再，在稀疏图形区域A1多生成所述设定快刻厚度的待刻蚀层（111）。
或，在稀疏图形区域A1和密集图形区域A2上覆有待刻蚀层1都生成上平面平齐（平面41）的待刻蚀层1后，再，采用掩模版在密集图形区域A2先刻蚀去除所述设定快刻厚度的待刻蚀层121。
如何确定高度差H1是本实施例提供的半导体制造方法的一个重要步骤。
根据稀疏图形区域和密集图形区域的密集度比值，调整设定快刻厚度H1。
调整所述设定快刻厚度H1方法是：
在相同待刻蚀层的前层形貌、相同材料的样片、稀疏图形区域和密集图形区域的待刻蚀层上表面平齐、相同工艺条件下，进行试刻蚀至密集图形区域设计刻蚀深度，测量稀疏图形区域的刻蚀深度。以上描述可以等同看做是图1A至图1C所示的现有技术的刻蚀方法。
稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值（参阅图1C所示，即为H0）设定为快刻厚度H1。
参阅图3E所示，定义密集图形区域设计刻蚀深度HE是指从密集图形区域的待刻蚀层的前层的上表面5，与待刻蚀层的最终刻蚀的上表面6的距离。
在样片试刻蚀中，密集图形区域设计刻蚀深度为第一设计刻蚀深度HE1，相同待刻蚀层的前层形貌、相同材料的半导体的所述待刻蚀层需刻蚀至第二设计刻蚀深度HE2，调整所述设定快刻厚度H12为（计算公式）：
第二设计刻蚀深度/第一设计刻蚀深度*稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值，即（HE2/HE1*H0）。
参阅图3B至图3D所示，步骤S2，对稀疏图形区域A1和密集图形区域A2的待刻蚀层（11、12）进行刻蚀，利用刻蚀副产物3做掩膜，刻蚀所述待刻蚀层1至设计厚度HE。
图3B展示了步骤S2开始阶段的两个区域的待刻蚀层11、12的高度差，由于刻蚀速率相同，基本保持原有的高度差H1。
图3C展示了步骤S2中间阶段的两个区域的待刻蚀层11、12的高度差为HM，由于图形负载效应，此时的高度差HM逐渐缩小，小于H1。
图3D展示了步骤S2中间阶段的两个区域的待刻蚀层11、12的高度差为0。
其中一种实施例，待刻蚀层1为氧化硅层（SiO2），刻蚀副产物3为六氟硅酸铵（NH4）2SiF6。
采用的刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢（HF）和氨气（NH3）。反应方程式为：
SiO2 +6HF+ 2NH3→（NH4）2SiF6 （固态solid）+2H2O 。
采用的刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮（NF3）和氨气（NH3）。三氟化氮（NF3）和氨气（NH3）先生成刻蚀剂氟化铵NH4F，二氟化铵NH4F·HF。刻蚀剂与氧化硅层（SiO2）刻蚀作用，生成六氟硅酸铵（NH4）2SiF6（固态solid）。
参阅图3E所示，步骤S3，清除所述刻蚀副产物3。
清除方法为加热分解，将腔室温度加热到250℃以上。
刻蚀副产物3为六氟硅酸铵（NH4）2SiF6在70℃以上升华，生成气态SiF4、NH3、HF被抽走。方程式如下：
（NH4）2SiF6(solid) →SiF4(g)+2NH3(g)+2HF(g) 。
因此，采用加热分解进行清除，具体的将腔室温度加热到250℃以上。这样，晶圆片能够快速升温到100℃以上，六氟硅酸铵（NH4）2SiF6快速分解为气体被抽走。
以上所述即为本发明提供的第二实施例的主要技术方案，主要包括步骤S1，在稀疏图形区域A1比密集图形区域A2多预留设定快刻厚度H1的待刻蚀层1；步骤S2，对稀疏图形区域A1和密集图形区域A2的待刻蚀层1进行刻蚀，利用刻蚀副产物3做掩膜，刻蚀待刻蚀层1至设计厚度HE。据此，采用本发明提供的方法能够带来如下技术效果：通过预留的设定快刻厚度H1的待刻蚀层，抵消了图形负载效应本来产生的高度差H0，从而保证了两个区域刻蚀至最终的设计刻蚀深度HE时不存在高度差，减轻了图形负载效应。
综上所述，本发明提供的半导体制造方法的两个实施例，针对具有稀疏图形区域A1和密集图形区域A2的结构特征（Iso-dense）的半导体的刻蚀工艺，通过循环刻蚀-清除固态副产物，或，预留快刻层以抵消固态副产物作为掩膜降低刻蚀速率的影响等方法，据此，能够实现待刻蚀层1在两个区域A1、A2刻蚀至最终的设计刻蚀深度HE时不存在高度差（齐平、或高度差为0），减轻了图形负载效应。
上述具体实施例和附图说明仅为例示性说明本发明的技术方案及其技术效果，而非用于限制本发明。任何熟于此项技术的本领域技术人员均可在不违背本发明的技术原理及精神的情况下，在权利要求保护的范围内对上述实施例进行修改或变化，均属于本发明的权利保护范围。
Claims (16)
1.一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；
其特征在于，包括：
步骤S1，刻蚀去除所述待刻蚀层的一循环厚度，产生一刻蚀副产物；
步骤S2，清除所述刻蚀副产物；
步骤S3，循环上述步骤S1和步骤S2，至所述待刻蚀层至设计厚度。
2.根据权利要求1所述的半导体制造方法，其特征在于，所述待刻蚀层为氧化硅层，所述刻蚀副产物为六氟硅酸铵。
3.根据权利要求2所述的半导体制造方法，其特征在于，所述刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢和氨气。
4.根据权利要求2所述的半导体制造方法，其特征在于，所述刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮和氨气。
5.根据权利要求2或3或4所述的半导体制造方法，其特征在于，所述清除方法为加热分解，将腔室温度加热到250℃以上。
6.根据权利要求1所述的半导体制造方法，其特征在于，根据稀疏图形区域和密集图形区域的密集度比值，调整每次刻蚀的循环时间，以设定所述循环厚度。
7.根据权利要求1所述的半导体制造方法，其特征在于，在所述密集图形区域的待刻蚀层的前层的上表面所在平面以上，所述稀疏图形区域和所述密集图形区域上也覆盖有待刻蚀层；
所述半导体制造方法还包括：前处理步骤S0，刻蚀去除所述待刻蚀层，至所述密集图形区域的待刻蚀层的前层的上表面所在平面。
8.一种半导体制造方法，所述半导体包含稀疏图形区域和密集图形区域，所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层；
其特征在于，包括：
步骤S1，在稀疏图形区域比密集图形区域多预留一设定快刻厚度的待刻蚀层；
步骤S2，对稀疏图形区域和密集图形区域的待刻蚀层进行刻蚀，利用刻蚀副产物做掩膜，刻蚀所述待刻蚀层至设计厚度。
9.根据权利要求8所述的半导体制造方法，其特征在于，所述待刻蚀层为氧化硅层，所述刻蚀副产物为六氟硅酸铵。
10.根据权利要求8所述的半导体制造方法，其特征在于，所述刻蚀方法为等离子刻蚀，采用的反应气体为氟化氢和氨气。
11.根据权利要求8所述的半导体制造方法，其特征在于，所述刻蚀方法为等离子刻蚀，采用的反应气体为三氟化氮和氨气。
12.根据权利要求9或10或11所述的半导体制造方法，其特征在于，还包括：
步骤S3，清除所述刻蚀副产物；
所述清除方法为加热分解，将腔室温度加热到250℃以上。
13.根据权利要求8所述的半导体制造方法，其特征在于，根据稀疏图形区域和密集图形区域的密集度比值，调整所述设定快刻厚度。
14.根据权利要求13所述的半导体制造方法，其特征在于，调整所述设定快刻厚度方法是：
在相同待刻蚀层的前层形貌、相同材料的样片、稀疏图形区域和密集图形区域的待刻蚀层上表面平齐、相同工艺条件下，进行试刻蚀至密集图形区域设计刻蚀深度，测量稀疏图形区域的刻蚀深度，稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值设定为快刻厚度。
15.根据权利要求14所述的半导体制造方法，其特征在于，
定义密集图形区域设计刻蚀深度是指从密集图形区域的待刻蚀层的前层的上表面，与待刻蚀层的最终刻蚀的上表面的距离；
在所述样片试刻蚀中，所述密集图形区域设计刻蚀深度为第一设计刻蚀深度，相同待刻蚀层的前层形貌、相同材料的半导体的所述待刻蚀层需刻蚀至第二设计刻蚀深度，调整所述设定快刻厚度为：第二设计刻蚀深度/第一设计刻蚀深度*稀疏图形区域的测量刻蚀深度与稀疏图形区域的设计刻蚀深度的差值。
16.根据权利要求8所述的半导体制造方法，其特征在于，步骤S1中的在稀疏图形区域比密集图形区域多预留设定快刻厚度的待刻蚀层的方法是：在所述稀疏图形区域和所述密集图形区域上覆有待刻蚀层都生成上平面平齐的待刻蚀层后，再，
在稀疏图形区域多生成所述设定快刻厚度的待刻蚀层，
或采用掩模版在密集图形区域先刻蚀去除所述设定快刻厚度的待刻蚀层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911173243.4A CN110854019A (zh) | 2019-11-26 | 2019-11-26 | 半导体制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911173243.4A CN110854019A (zh) | 2019-11-26 | 2019-11-26 | 半导体制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854019A true CN110854019A (zh) | 2020-02-28 |
Family
ID=69604613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911173243.4A Pending CN110854019A (zh) | 2019-11-26 | 2019-11-26 | 半导体制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854019A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111453695A (zh) * | 2020-06-16 | 2020-07-28 | 中芯集成电路制造(绍兴)有限公司 | 氧化硅层的刻蚀方法、mems器件及其形成方法 |
| CN112216703A (zh) * | 2020-10-10 | 2021-01-12 | 长江存储科技有限责任公司 | 半导体结构的制作方法和半导体结构 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591795A (zh) * | 2003-08-28 | 2005-03-09 | 三洋电机株式会社 | 在绝缘膜上形成凹状图形的半导体装置及其制造方法 |
| US20050106888A1 (en) * | 2003-11-14 | 2005-05-19 | Taiwan Semiconductor Manufacturing Co. | Method of in-situ damage removal - post O2 dry process |
| CN1751271A (zh) * | 2003-02-21 | 2006-03-22 | 日产化学工业株式会社 | 含有丙烯酸类聚合物的光刻用形成填隙材料的组合物 |
| CN1790627A (zh) * | 2004-11-22 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 填充开口、介层开口与沟槽的方法 |
| CN101647112A (zh) * | 2007-03-05 | 2010-02-10 | 美光科技公司 | 半导体构造、形成多条线的方法及借助单个光掩模形成高密度结构及低密度结构的方法 |
| US20110195575A1 (en) * | 2010-02-11 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | novel hard mask removal method |
| CN102420168A (zh) * | 2011-04-29 | 2012-04-18 | 上海华力微电子有限公司 | 一种湿法清洗等离子体刻蚀残留物的方法 |
| US20150044879A1 (en) * | 2013-08-09 | 2015-02-12 | United Microelectronics Corp. | Removing method |
| CN104992903A (zh) * | 2015-07-30 | 2015-10-21 | 上海华力微电子有限公司 | 一种高质量栅极氧化层形成方法 |
| CN106571293A (zh) * | 2015-10-09 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种硅片刻蚀方法 |
| CN106981419A (zh) * | 2017-05-18 | 2017-07-25 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法 |
| US20170280566A1 (en) * | 2014-12-11 | 2017-09-28 | Southeast University | Wafer-level manufacturing method for embedding passive element in glass substrate |
| CN107591363A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US20190067029A1 (en) * | 2017-08-29 | 2019-02-28 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN109564875A (zh) * | 2016-08-11 | 2019-04-02 | 东京毅力科创株式会社 | 基底的基于蚀刻的平坦化方法 |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
-
2019
- 2019-11-26 CN CN201911173243.4A patent/CN110854019A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1751271A (zh) * | 2003-02-21 | 2006-03-22 | 日产化学工业株式会社 | 含有丙烯酸类聚合物的光刻用形成填隙材料的组合物 |
| CN1591795A (zh) * | 2003-08-28 | 2005-03-09 | 三洋电机株式会社 | 在绝缘膜上形成凹状图形的半导体装置及其制造方法 |
| US20050106888A1 (en) * | 2003-11-14 | 2005-05-19 | Taiwan Semiconductor Manufacturing Co. | Method of in-situ damage removal - post O2 dry process |
| CN1790627A (zh) * | 2004-11-22 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 填充开口、介层开口与沟槽的方法 |
| CN101647112A (zh) * | 2007-03-05 | 2010-02-10 | 美光科技公司 | 半导体构造、形成多条线的方法及借助单个光掩模形成高密度结构及低密度结构的方法 |
| US20110195575A1 (en) * | 2010-02-11 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | novel hard mask removal method |
| CN102420168A (zh) * | 2011-04-29 | 2012-04-18 | 上海华力微电子有限公司 | 一种湿法清洗等离子体刻蚀残留物的方法 |
| US20150044879A1 (en) * | 2013-08-09 | 2015-02-12 | United Microelectronics Corp. | Removing method |
| US20170280566A1 (en) * | 2014-12-11 | 2017-09-28 | Southeast University | Wafer-level manufacturing method for embedding passive element in glass substrate |
| CN104992903A (zh) * | 2015-07-30 | 2015-10-21 | 上海华力微电子有限公司 | 一种高质量栅极氧化层形成方法 |
| CN106571293A (zh) * | 2015-10-09 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种硅片刻蚀方法 |
| CN107591363A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109564875A (zh) * | 2016-08-11 | 2019-04-02 | 东京毅力科创株式会社 | 基底的基于蚀刻的平坦化方法 |
| CN106981419A (zh) * | 2017-05-18 | 2017-07-25 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法 |
| US20190067029A1 (en) * | 2017-08-29 | 2019-02-28 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 郭博等: "微型线圈-铁芯结构传感器中聚酰亚胺的低成本刻蚀和平坦化方法 ", 《传感技术学报》 * |
| 郭博等: "微型线圈-铁芯结构传感器中聚酰亚胺的低成本刻蚀和平坦化方法", 《传感技术学报》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111453695A (zh) * | 2020-06-16 | 2020-07-28 | 中芯集成电路制造(绍兴)有限公司 | 氧化硅层的刻蚀方法、mems器件及其形成方法 |
| CN112216703A (zh) * | 2020-10-10 | 2021-01-12 | 长江存储科技有限责任公司 | 半导体结构的制作方法和半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7168741B2 (ja) | 選択的表面改質を利用する構造の充填技術 | |
| CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
| KR101095603B1 (ko) | 드라이 에칭방법 | |
| TWI710015B (zh) | 基板處理方法 | |
| JP2012510164A5 (zh) | ||
| KR20130141436A (ko) | 식각 방법 | |
| TWI555086B (zh) | Deposit removal method | |
| KR20200010099A (ko) | 유전체 재료의 식각을 위한 사전 세척 | |
| CN103828029B (zh) | 堆积物去除方法 | |
| CN103915330A (zh) | 基片刻蚀方法 | |
| CN110854019A (zh) | 半导体制造方法 | |
| CN104616984B (zh) | 等离子蚀刻处理方法以及等离子蚀刻处理装置 | |
| KR100707983B1 (ko) | 산화막의 원자층 에칭방법 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| CN103972161B (zh) | 一种用于硅通孔形貌修正的SiCoNi蚀刻方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| US10991595B1 (en) | Dry etching process for manufacturing trench structure of semiconductor apparatus | |
| CN106960816B (zh) | 双重图形化的方法 | |
| CN108133888B (zh) | 一种深硅刻蚀方法 | |
| US20040152335A1 (en) | Method of manufacturing semiconductor device | |
| CN103839870B (zh) | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 | |
| CN115841946B (zh) | 深硅刻蚀优化方法 | |
| TW201816888A (zh) | 單層膜介導的精密材料蝕刻 | |
| CN106876322A (zh) | 一种硅的深沟槽形成方法和半导体结构 | |
| TW202422701A (zh) | 高深寬比接點(harc)蝕刻 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200228 |
|
| RJ01 | Rejection of invention patent application after publication |