CN104616984B - 等离子蚀刻处理方法以及等离子蚀刻处理装置 - Google Patents

等离子蚀刻处理方法以及等离子蚀刻处理装置 Download PDF

Info

Publication number
CN104616984B
CN104616984B CN201410837288.8A CN201410837288A CN104616984B CN 104616984 B CN104616984 B CN 104616984B CN 201410837288 A CN201410837288 A CN 201410837288A CN 104616984 B CN104616984 B CN 104616984B
Authority
CN
China
Prior art keywords
mentioned
plasma
plasma etching
etching process
process processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410837288.8A
Other languages
English (en)
Other versions
CN104616984A (zh
Inventor
佐佐木胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104616984A publication Critical patent/CN104616984A/zh
Application granted granted Critical
Publication of CN104616984B publication Critical patent/CN104616984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种等离子蚀刻处理方法以及等离子蚀刻处理装置。该等离子蚀刻处理方法能够在等离子蚀刻处理时容易且适当地进行形状控制。其中，该等离子蚀刻处理方法包括：将半导体基板(W)保持在设于处理容器(12)内的保持台(14)上的工序；用于产生等离子激励用微波的工序；将电介质板(16)与保持台(14)之间的间隔设为100mm以上、将处理容器内(12)的压力设为50mTorr以上而经由电介质板(16)将微波导入处理容器(12)内、使处理容器(12)内产生等离子体的等离子产生工序；将等离子蚀刻处理用反应气体供给到处理容器(12)内，利用所产生的等离子体对半导体基板(W)进行等离子蚀刻处理的处理工序。

Description

等离子蚀刻处理方法以及等离子蚀刻处理装置
本申请是申请号为200910142332.2、申请日为2009年5月27日、发明名称为“等离子蚀刻处理方法以及等离子蚀刻处理装置”的申请的分案申请。
技术领域
本发明涉及等离子蚀刻处理方法以及等离子蚀刻处理装置，特别是涉及半导体装置制造工序所使用的等离子蚀刻处理方法以及等离子蚀刻处理装置。
背景技术
LSI(Large Scale Integrated circuit大规模集成电路)等半导体装置是通过对半导体基板实施蚀刻、以及CVD(Chemical Vapor Deposition化学气相沉淀)、溅射(sputtering)等多种处理而制成的。关于蚀刻、CVD、溅射等处理，有采用了等离子体作为其能量供给源的处理方法、即、等离子蚀刻、等离子CVD、等离子溅射等。
随着近年LSI的微细化、多层配线化，在制造半导体装置的各工序中，上述等离子处理被有效利用。例如，在MOS晶体管等半导体装置的制造工序的等离子处理中，利用平行平板型等离子体、ICP(Inductively-coupled Plasma电感耦合等离子体)、ECR(ElectronCyclotron Resonance电子回旋共振)等离子体等由各种装置产生的等离子体。
在此，在日本特开2002-134472号公报(专利文献1)以及日本特开平10-261629号公报(专利文献2)上公开了一种采用ICP(电感耦合等离子体)进行等离子蚀刻处理的等离子处理装置。
专利文献1：日本特开2002-134472号公报
专利文献2：日本特开平10-261629号公报
在专利文献1中，在采用了ICP的蚀刻处理装置中，将用于产生等离子体的线圈与作为处理对象的基板之间的间隔(间隙:gap)设为80mm～1000mm、将反应气体的压力设为2.7Pa(20mTorr)～66.7Pa(500mTorr)来进行氮化硅薄膜的蚀刻。通过进行上述处理，能够进行氮化硅薄膜相对于氧化硅薄膜具有高选择比那样的等离子蚀刻处理。
另外，根据专利文献2所述，采用电感耦合等离子产生器、使至少一种以上的含氟蚀刻气体流动、在将含硅表面的温度保持在200℃的同时将压力设为1～200mTorr的范围内，进行了等离子蚀刻处理。
但是，在专利文献1以及专利文献2所示那样的等离子蚀刻处理中，是利用ICP产生等离子体的。利用ICP产生的等离子体在等离子体中的高能量电子的存在几率较高，电子温度升高。具有这样高电子温度的等离子体使在蚀刻时生成的蚀刻反应生成物、例如SiBr重新离解。于是，在半导体基板上的附近因SiBr重新离解而产生的Br再次作为腐蚀剂而有助于蚀刻、或在半导体基板上的附近产生未预期的沉积物(堆积物)。结果，产生微型加载效应、即蚀刻速度随着孔的口径或槽的缩小而下降的现象，或产生蚀刻时的疏密形状不均、或使选择比下降，从而难以在等离子蚀刻处理时进行形状控制。
特别是，在多晶硅层的等离子蚀刻处理中，反应气体采用了HBr、Cl2、CF4等低分子量的反应气体，虽然反应气体的离解很少影响蚀刻处理，但半导体基板上的附近位置上的蚀刻反应生成物的重新离解所产生的影响较大。上述蚀刻反应生成物的蒸汽压较低，能沿半导体基板进行流动，在半导体基板上的附近存在较多因重新离解而产生的Br等时，上述倾向更加明显。
以往，在ICP的等离子蚀刻处理装置中，为了抑制上述的微型加载效应、以及疏密形状不均、选择比的下降，必须在超低压、例如几十mTorr、几mTorr的压力条件下进行蚀刻处理。具体而言，在ICP的等离子蚀刻处理装置中，必须以20～30mTorr的压力进行蚀刻处理。另外，在上述ECR等离子体、以及平行平板型等离子体的等离子蚀刻处理装置中也同样存在该倾向，在ECR等离子体的等离子蚀刻处理装置中必须以更超低压的2～3mTorr的压力进行蚀刻处理。必须采用上述那样超低压的工艺条件即使从设备的最佳使用状态的方面等考虑，也不佳。
发明内容
本发明的目的在于提供一种在等离子蚀刻处理时能易于且适当地进行形状控制的等离子蚀刻处理方法。
本发明的另一目的在于，提供一种在等离子蚀刻处理时能易于且适当地进行形状控制的等离子蚀刻处理装置。
本发明的等离子蚀刻处理方法是用于对被处理基板进行等离子蚀刻处理的等离子蚀刻处理方法。在此，等离子蚀刻处理方法包括：将被处理基板保持在设于处理容器内的保持台上的工序；用于产生等离子激励用微波的工序；将保持台与电介质板的间隔设为100mm以上、将处理容器内的压力设为50mTorr以上而经由电介质板将微波导入处理容器内、使处理容器内产生等离子体的等离子产生工序，该电介质板配置在与保持台相面对的位置，用于将微波导入处理容器内而使处理容器内产生等离子体；将等离子蚀刻处理用反应气体供给到处理容器内从而利用所产生的等离子体对被处理基板进行等离子蚀刻处理的处理工序。
采用上述那样的等离子蚀刻处理方法，由于将微波作为等离子体源而产生等离子体，因此高能量电子的存在几率小、电子温度低。另外，在微波等离子体中，随着距作为等离子产生区域的电介质板正下方的距离的增加，等离子体变得均匀，并且等离子体的电子密度变小，相应地具有高电子温度的等离子体也减少。另外，随着使处理容器内的压力比规定压力变得更高，等离子体的电子密度减小，相应地具有高电子温度的等离子体也减少。在此，通过将保持台与电介质板的间隔设为100mm以上、并将处理容器内的压力设为50mTorr以上，能够在将等离子蚀刻处理所需的等离子体保持均匀的状态下、减少具有高电子温度的等离子体来进行等离子蚀刻处理。于是，能够抑制蚀刻时所生成的反应生成物发生重新离解，从而能够抑制等离子蚀刻处理时的微型加载效应、以及疏密形状不均，并能够防止选择比的下降。另外，在上述那样的比较高的压力条件下，从设备的最佳使用状态的方面考虑，可易于进行等离子蚀刻处理。因而，能够容易且适当地在等离子蚀刻处理时进行形状控制。另外，在利用微波产生的等离子体中，即使将上述距离、即距电介质板的距离设为100mm以上，该区域也是等离子体扩散区域，能够充分地进行等离子蚀刻处理。
优选等离子产生工序包括将处理容器内的压力设为200mTorr以下的工序。通过上述那样地构成，能够更适当地进行等离子蚀刻处理。
更优选处理工序包括用于供给含有卤素气体在内的反应气体的工序。作为优选的一实施方式，处理工序包括对多晶硅类覆膜进行等离子蚀刻处理的工序。通过上述那样构成，能够有效抑制卤素元素与硅结合而生成的蚀刻反应生成物的重新离解。
在本发明的另一技术方案中，提供一种等离子蚀刻处理装置，其包括：处理容器、反应气体供给部、保持台、微波产生器、电介质板和控制部；上述处理容器在内部对被处理基板进行等离子蚀刻处理；上述反应气体供给部将等离子蚀刻处理用反应气体供给到处理容器内；上述保持台配置在处理容器内，在该保持台上保持被处理基板；上述微波产生器用于产生等离子激励用微波；上述电介质板配置在与保持台相面对的位置，将微波导入处理容器内；上述控制部进行控制而使保持台与电介质板之间的间隔为100mm以上，并使等离子蚀刻处理时的处理容器内的压力为50mTorr以上。
采用上述那样的等离子蚀刻处理装置，能够抑制蚀刻时所生成的反应生成物的重新离解，从而能够抑制等离子蚀刻处理时的微型加载效应、以及疏密形状不均，并能够防止选择比的下降。另外，在上述那样的比较高的压力条件下，从设备的最佳使用状态的方面考虑，可易于进行等离子蚀刻处理。因而，能够容易且适当地在等离子蚀刻处理时进行形状控制。
采用上述那样的等离子蚀刻处理方法以及等离子蚀刻处理装置，由于将微波作为等离子体源而产生等离子体，因此高能量电子的存在几率小、电子温度低。另外，在微波等离子体中，随着距作为等离子产生区域的电介质板正下方的距离的增加，等离子体变得均匀，并且等离子体的电子密度变小，相应地具有高电子温度的等离子体也减少。另外，随着使处理容器内的压力比规定压力变得更高，等离子体的电子密度减小，相应地具有高电子温度的等离子体也减少。在此，通过使保持台与电介质板之间的间隔为100mm以上、并使处理容器内的压力为50mTorr以上，能够在将等离子蚀刻处理所需的等离子体保持均匀的状态下、减少具有高电子温度的等离子体来进行等离子蚀刻处理。于是，能够抑制蚀刻时所生成的反应生成物发生重新离解，从而能够抑制等离子蚀刻处理时的微型加载效应、以及疏密形状不均，并能够防止选择比的下降。另外，在上述那样的比较高的压力条件下，从设备的最佳使用状态的方面考虑，可易于进行等离子蚀刻处理。因而，能够容易且适当地在等离子蚀刻处理时进行形状控制。
附图说明
图1是表示本发明的一实施方式的等离子处理装置的主要部分的概略剖视图。
图2是表示微波等离子体以及ICP的电子温度与电子能量分布函数之间的关系的曲线图。
图3是表示距电介质板的距离与等离子体的电子密度之间的关系的曲线图，表示距离小于100mm的情况。
图4是表示距电介质板的距离与等离子体的电子密度之间的关系的曲线图，表示距离为100mm以上的情况。
图5是表示处理容器内的压力与等离子体的电子密度之间的关系的曲线图。
图6是表示处理容器内的压力与等离子体的最大电子温度之间的关系的曲线图。
图7是表示在规定条件下、将间隔设为105mm时的等离子体的分布的图。
图8是表示在规定条件下、将间隔设为85mm时的等离子体的分布的图。
图9是表示在规定条件下、将间隔设为105mm时的等离子体的分布的图。
图10是表示在规定条件下、将间隔设为85mm时的等离子体的分布的图。
图11是表示利用CCP进行了蚀刻处理时的半导体基板的局部的电子显微镜照片。
图12是图11所示的突状部的放大照片。
图13是表示本发明的一实施方式的进行了蚀刻处理时的半导体基板的局部的电子显微镜照片。
图14是图13所示的突状部的放大照片。
图15是图11所示的部分的示意图。
图16是图12所示的部分的示意图。
图17是图13所示的部分的示意图。
图18是图14所示的部分的示意图。
图19是表示以往的具有3维构造的半导体基板的局部的电子显微镜照片。
图20是表示实施了本发明的一实施方式的等离子蚀刻处理方法的具有3维构造的半导体基板的局部的电子显微镜照片。
图21是将距离设为135mm而进行了蚀刻处理的半导体基板的局部的电子显微镜照片。
图22是将距离设为275mm而进行了蚀刻处理的半导体基板的局部的电子显微镜照片。
图23是表示在以往、利用ICP等的等离子处理在受到等离子损伤的硅层上形成牺牲氧化膜、对该牺牲氧化膜进行蚀刻而形成等离子损伤较少的硅层的工序的概略图。
具体实施方式
下面，参照附图说明本发明的实施方式。
图1是表示本发明的一实施方式的等离子蚀刻处理装置的主要部分的概略剖视图。另外，在下述附图中，将纸面中上方视为上方。
参照图1，等离子蚀刻处理装置11包括处理容器12、气体喷头13、保持台14、微波产生器15、电介质板16、控制部(未图示)；上述处理容器12在其内部对被处理基板即半导体基板W进行等离子蚀刻处理；上述气体喷头13具有多个开口孔17，作为将等离子蚀刻处理用反应气体供给到处理容器12内的反应气体供给部；上述保持台14为圆板状，被配置在自处理容器12的底面向上方延伸地设置的支承部18上，在该保持台14上保持半导体基板W；上述微波产生器15如图1中的点划线所示，用于产生等离子激励用微波；上述电介质板16被配置在与保持台14相面对的位置，将由微波产生器15产生的微波导入到处理容器12内；上述控制部用于控制等离子蚀刻处理装置11整体。控制部对气体喷头13中的气体流量、处理容器12内的压力等、用于对半导体基板W进行等离子蚀刻处理的工艺条件进行控制。作为等离子蚀刻处理用反应气体，能够采用例如包括HBr、Cl2、CF4、C4F8、C4F6、C6F6等卤素气体在内的混合气体。另外，根据需要能够在上述那样的卤素气体中以规定比例混合O2、Ar等。
处理容器12的上部侧是开口的，利用配置在处理容器12的上部侧的电介质板16以及密封构件(未图示)可密封地构成处理容器12。等离子蚀刻处理装置11具有真空泵以及排气管(均未图示)等，能够通过减压将处理容器12内的压力形成为规定压力。
在保持台14的内部设有用于在进行等离子蚀刻处理时将半导体基板W加热到规定温度的加热器(未图示)。微波产生器15由高频电源(未图示)等构成。另外，用于在进行等离子蚀刻处理时任意施加偏压的高频电源(未图示)也与保持台14相连接。
电介质板16为圆板状，由电介质构成。在电介质板16的下部侧设有多个凹陷成锥状的环状凹部19。利用该凹部19能够有效地在电介质板16的下部侧生成利用微波所产生的等离子体。
等离子蚀刻处理装置11包括波导管21、滞波板22和隙缝天线24；上述波导管21将由微波产生器15产生的微波导入到处理装置12内；上述滞波板22用于传播微波；上述隙缝天线24为薄板圆板状，用于将微波自所设有的多个隙缝孔23导入到电介质板16。由微波产生器15产生的微波经过波导管21传播到滞波板22处，自隙缝天线24上所设有的多个隙缝孔23导入到电介质板16中。利用被导入到电介质板16中的微波在电介质板16正下方产生电场，通过等离子体点火利用微波在处理容器12内生成等离子体。
接下来，采用上述等离子蚀刻处理装置11说明本发明的一实施方式的半导体基板W的等离子蚀刻处理方法。
首先，在将保持台14与电介质板16之间的间隔调整成规定间隔之后，将被处理基板即半导体基板W保持在保持台14上。接下来，将处理容器12内减压到规定压力。之后，利用微波产生器15产生等离子激励用微波，经由电介质板16将微波导入处理容器12内。接下来，进行等离子体点火，使处理容器12内产生等离子体。之后，利用气体喷头13供给反应气体，对半导体基板W进行等离子蚀刻处理。
在进行等离子蚀刻处理时，生成蚀刻反应生成物。例如，在采用包括HBr在内的反应气体对半导体基板W的多晶硅层进行了等离子蚀刻处理时，SiBr作为蚀刻反应生成物而生成。
在此，研究了蚀刻反应生成物的离解度。蚀刻反应生成物的离解度表示为Te×τ×Ne×(σ×V)这一计算式。在此，Te表示等离子体的电子温度，Ne表示等离子体的电子密度。τ是半导体基板上的反应生成物所滞留的空间体积，是恒定的。(σ×V)是分子截面积与电子速度的积的平均值。为了降低蚀刻反应生成物的离解度、即为了抑制蚀刻反应生成物的重新离解，只要缩小计算式中的各参数的值即可。另外，Si-Si的结合能为2.3(eV)，代表性的蚀刻反应生成物即Si-Br的结合能为3.2(eV)。另外，使用了氟素气体时的蚀刻反应生成物即SiF中、Si-F的结合能为5.9(eV)。
在此，说明在上述的等离子蚀刻处理方法以及处理装置中产生的微波等离子体的电子能量与电子能量分布函数(EEDF：Electron Energy Distribution Function)之间的关系。图2是表示微波等离子体的电子能量与电子能量分布函数之间的关系的曲线图。在图2中，横轴表示电子能量(eV)，纵轴表示电子能量分布函数f(ε)(eV-1)。另外，在图2中，作为比较例，也表示了ICP的等离子体的电子能量与电子能量分布函数之间的关系。在图2所示的曲线图中，随着电子能量的增加，ICP以及微波等离子体的电子能量分布函数都急剧减少。在此，与ICP的情况相比，在上述等离子蚀刻处理方法以及处理装置中产生的微波等离子体随着电子能量的增加、电子能量分布函数急剧地减少。即、与ICP的情况相比，采用上述那样的等离子蚀刻处理方法以及处理装置能够降低引起反应生成物的重新离解的高能量电子的存在几率。
接下来，说明在上述等离子蚀刻处理方法以及处理装置中产生的微波等离子体中、处理容器12内的距电介质板16的距离与等离子体的电子密度之间的关系。图3以及图4是表示距电介质板16的距离、即保持台14与电介质板16的间隔与等离子体的电子密度之间的关系的曲线图。在图3以及图4中，横轴以距电介质板16的距离L(mm)表示用于载置并保持半导体基板W的保持台14的上表面20a与电介质板16的下表面20b之间的间隔，纵轴表示等离子体的电子密度(cm-3)。另外，所谓电介质板16的下表面20b是指未设置凹部19的部分的面，是电介质板16的平坦的部分的面。图3以及图4表示以不同条件进行了蚀刻的情况，图3以及图4中，黑色方块符号是在半导体基板W上对所形成的栅极氧化膜进行了蚀刻的情况，黑色圆形符号是对利用热氧化形成的牺牲氧化膜进行了蚀刻的情况。图3表示距电介质板16的距离L达到100mm之前的情况，图4表示距电介质板16的距离L为100mm以上的情况。
参照图3以及图4，在任何条件下，等离子体的电子密度都随着距电介质板16的距离L的变长而降低。另外，在达到100mm时，等离子体的电子密度大约为1.2×1011(cm-3)。另外，在本装置结构中，距离L达到大约40mm之前的区域是所谓的等离子产生区域，大约40mm以上的区域是等离子扩散区域。
接下来，说明在上述等离子蚀刻处理方法以及处理装置中产生的微波等离子体中、处理容器12内的压力与等离子体的电子密度之间的关系。图5是表示处理容器12内的压力与等离子体的电子密度之间的关系的曲线图。图5中，横轴表示处理容器12内的压力(mTorr)，纵轴表示等离子体的电子密度(cm-3)。参照图5，在压力低于30mTorr的区域中，等离子体的电子密度随着压力的增高而增高。但是，在压力高于30mTorr的区域中，等离子体的电子密度随着压力的增高而减小。另外，在压力为50mTorr时，等离子体的电子密度大约为3×1011(cm-3)。通过将压力设为50mTorr以上，能够可靠地将等离子体的电子密度形成为较低的值。
接下来，说明在上述等离子蚀刻处理方法以及处理装置中产生的微波等离子体中、处理容器12内的压力与最大电子温度之间的关系。图6是表示处理容器12内的压力与最大电子温度之间的关系的曲线图。图6中，横轴表示处理容器12内的压力(mTorr)，纵轴表示最大电子温度(eV)。参照图6，最大电子温度随着压力的增高而降低。具体而言，在压力为50mTorr时，最大电子温度小于10eV，在压力大于100mTorr时，最大电子温度小于5eV。只要将压力设为200mTorr时，就能够可靠地使最大电子温度小于5eV。
接下来，说明在上述等离子蚀刻处理方法以及处理装置中产生的微波等离子体中、保持台14与电介质板16之间的间隔、以及等离子体的均匀性。图7、图8、图9以及图10表示规定条件下的等离子体的分布。图7以及图9表示间隔为105mm的情况，图8以及图10表示间隔为85mm的情况。另外，图7以及图8、图9以及图10除了间隔各不相同之外，其他条件都相同。另外，图7～图10中的区域25a、25b、25c、26a、26b、26c、26d分别表示等离子体浓度基本相同的区域。浓度按照区域25a、25b、25c的顺序、以及区域26a、26b、26c、26d的顺序依次变大。
参照图7以及图8，与间隔为85mm的情况相比，间隔为105mm时的等离子体浓度分布的偏差较小。另外，参照图9以及图10，在该情况下，与间隔为85mm的情况相比，间隔为105mm时的等离子体浓度分布的偏差也较小。即、通过将间隔设为100mm以上，能够使等离子体的浓度分布均匀。
在此，将保持台14与电介质板16之间的间隔设为100mm以上，将处理容器12内的压力设为50mTorr以上。通过上述那样设置，能够在将等离子蚀刻处理所需的等离子体保持均匀的状态下，减少具有高电子温度的等离子体来进行等离子蚀刻处理。于是，能够抑制蚀刻时所生成的反应生成物发生重新离解，从而能够抑制等离子蚀刻处理时的微型加载效应、疏密形状不均，并能够防止选择比的下降。另外，在上述那样比较高的压力条件下，从设备的最佳使用状态的方面考虑，可易于进行等离子蚀刻处理。因而，能够容易且适当地在等离子蚀刻处理时进行形状控制。
在该情况下，也可以预先将保持台14与电介质板16的间隔设为100mm以上而形成装置，例如也可以能沿上下方向移动地构成保持台14，通过控制部的控制调整保持台14的上下方向的高度而将保持台14与电介质板16之间的间隔设为100mm以上。
优选将处理容器12内的压力设为200mTorr以下。通过上述那样地构成，能够更适当地进行等离子蚀刻处理。
接下来，说明进行了上述等离子蚀刻处理时的半导体基板、与利用平行平板型等离子CCP(Capacitive Coupled Plasma)进行了蚀刻处理时的半导体基板的形状的差异。图11、图12、图13以及图14是表示对包括形成在半导体基板上的突状部在内的层进行了蚀刻时的半导体基板的局部的电子显微镜照片。图11表示利用平行平板型的CCP进行了蚀刻处理的情况，图12是图11所示的突状部的放大照片。图13表示进行了上述等离子蚀刻处理的情况，图14是图13所示的突状部的放大照片。另外，图15表示对应于图11的示意图，图16表示对应于图12的示意图，图17表示对应于图13的示意图，图18表示对应于图14的示意图。
参照图11、图12、图15以及图16，在平行平板型等离子CCP中，堆积在突状部31a的侧壁32a上的沉淀物很多，底面33a与侧壁32a之间的角度α是很大的钝角。另外，形成在相邻突状部31a之间的凹部34a并未形成为充分凹陷的形状。与此相对，参照图13、图14、图17以及图18，在上述微波等离子体中，堆积在突状部31b的侧壁32b上的沉淀物很少，底面33b与侧壁32b的角度β比α更接近直角。另外，形成在相邻突状部31b之间的凹部34b也形成为充分凹陷的形状。即、与利用CCP进行了蚀刻处理的情况相比，进行了上述等离子蚀刻处理的情况能够抑制微型加载效应以及疏密形状不均。
另外，上述那样的等离子蚀刻处理也适用于具有3维构造的半导体基板。图19是表示以往的具有3维构造的半导体基板的局部的电子显微镜照片。图20是表示进行了上述等离子蚀刻处理的半导体基板的局部的电子显微镜照片。参照图19以及图20，以往半导体基板36a上的栅极氧化膜37a被较大程度地蚀刻，而在上述等离子蚀刻处理中，半导体基板36b上的栅极氧化膜37b并未像图19所示的栅极氧化膜37a那样被蚀刻。由此，能够防止选择比下降。
在此，图21以及图22的电子显微镜照片表示改变了距离L时的半导体基板的蚀刻处理后的状态的局部。图21是将距离L设为135mm的情况，图22是将距离L设为275mm的情况。参照图21以及图22，与将距离L设为135mm而进行了蚀刻处理的情况相比，将距离L设为275mm而进行了蚀刻处理时，突状部的顶端形状一致且均匀。
另外，上述那样的等离子蚀刻处理、具体而言是利用微波等离子体并将保持台与电介质板的间隔设为100mm以上、将处理容器内的压力设为50mTorr以上的等离子蚀刻处理对半导体基板的等离子损伤很少。因而，在形成后述的等离子损伤很少的硅层时，是非常有效的。
图23是表示以往利用ICP等的等离子处理而在受到等离子损伤的硅层上形成牺牲氧化膜、对该牺牲氧化膜进行蚀刻而形成等离子损伤很少的硅层的工序的概略图。图23中，(A)表示利用等离子蚀刻处理形成等离子损伤层的工序，(B)表示在等离子损伤层上形成牺牲氧化膜的工序，(C)表示利用湿式蚀刻去除所形成的牺牲氧化膜的工序。
参照图23，以往在对硅层41进行了ICP等的等离子蚀刻处理之后，形成有等离子损伤层42(A)。为了去除等离子损伤层42，对等离子损伤层42进行热氧化，形成牺牲氧化膜43。然后，使用氢氟酸(HF)等利用损伤很少的湿式蚀刻去除所形成的牺牲氧化膜43。这样能够形成具有等离子损伤很少的表面44的硅层41。在上述那样的工序中，由于包括热氧化处理，因此难以应用在欲避开高温条件下的处理的情况。另外，由于包括湿式蚀刻工序，因此使处理装置的结构复杂化。
在此，通过采用上述本发明的等离子蚀刻处理方法以及处理装置，能够简化用于形成等离子损伤很少的硅层的工序。
作为用于形成等离子损伤很少的硅层的第一实施方式，进行采用了以往的ICP等的等离子体的蚀刻处理，之后进行上述等离子蚀刻处理。由此在进行了上述等离子蚀刻处理之后，能够形成等离子损伤很少的硅层。此时，例如，采用CF4和O2的反应气体对半导体基板施加偏压，利用自身偏压进行等离子处理，从而能够进一步减少损伤。采用上述那样的结构，能够省略上述图23的(B)工序以及(C)工序。
作为用于形成等离子损伤很少的硅层的第二实施方式，在进行了上述等离子蚀刻处理之后，进行以往的热氧化以及湿式蚀刻，形成等离子损伤很少的硅层。此时，由于等离子蚀刻处理对硅层的损伤很少，因此能够谋求缩短图23的(B)工序以及(C)工序。
作为用于形成等离子损伤很少的硅层的第三实施方式，在进行了通常的微波等离子处理之后，进行上述等离子蚀刻处理。由此也能够形成等离子损伤很少的硅层。此时，也能够省略上述图23的(B)工序以及(C)工序。
另外，在上述实施方式中，作为等离子蚀刻处理所用的反应气体，采用包括卤素气体在内的反应气体，但本发明并不限于此，也能够适用于将不包括卤素气体在内的气体作为反应气体的情况。
另外，在上述实施方式中，说明了对硅层进行等离子蚀刻处理的情况，但本发明并不限于此，也适用于对其他层进行等离子蚀刻处理的情况。
以上，参照附图说明了本发明的实施方式，但本发明并不限于图示的实施方式。在与本发明相同的范围内、或与本发明均等的范围内，能够对图示的实施方式进行各种修改、变形。

Claims (5)

1.一种等离子蚀刻处理方法，其用于在处理容器内对被处理基板进行等离子蚀刻处理，其中，
该等离子蚀刻处理方法包括：
将被处理基板保持在设于上述处理容器内的保持台上的工序；
将等离子蚀刻用气体供给到上述处理容器内的工序；
将等离子激励用的微波导入上述处理容器内的工序；
将上述处理容器内的压力设为50mTorr～200mTorr的工序；
将电介质板配置在与上述保持台相面对的位置、在该电介质板的下部侧设有凹陷成锥状的环状凹部、将上述电介质板与上述保持台之间的间隔设为100mm以上、经由上述电介质板将上述微波导入上述处理容器内、而使上述处理容器内产生上述等离子蚀刻用气体的等离子体的工序；
对上述被处理基板施加自身偏压并利用上述等离子体对上述被处理基板进行等离子蚀刻处理，
其中，上述等离子体的电子温度小于10eV。
2.根据权利要求1所述的等离子蚀刻处理方法，其中，
上述被处理基板为半导体基板，在利用上述等离子体对包括形成在上述半导体基板上的突状部在内的层进行了蚀刻时，在形成在相邻的上述突状部之间的凹部中的上述突状部的侧部上堆积的沉淀物变少，上述凹部的底面与侧壁之间接近直角，抑制微型加载效应以及疏密形状不均。
3.根据权利要求2所述的等离子蚀刻处理方法，其中，
上述层为多晶硅类覆膜。
4.根据权利要求3所述的等离子蚀刻处理方法，其中，
上述处理工序包括对上述多晶硅类覆膜进行等离子蚀刻处理的工序。
5.一种等离子蚀刻处理装置，其中，
该等离子蚀刻处理装置包括：
处理容器，其在内部对被处理基板进行等离子蚀刻处理；
反应气体供给部，其将等离子蚀刻处理用反应气体供给到上述处理容器内；
保持台，其配置在上述处理容器内，在该保持台上保持上述被处理基板；
微波产生器，其用于产生等离子激励用的微波；
电介质板，其被配置在与上述保持台相面对的位置，在该电介质板的下部侧设有凹陷成锥状的环状凹部，该电介质板将上述微波导入上述处理容器内；
控制部，其进行控制，以实施权利要求1～4中任意一项所述的等离子蚀刻处理方法，而使上述保持台与上述电介质板之间的间隔为100mm以上，并使等离子蚀刻处理时的上述处理容器内的压力为50mTorr～200mTorr，利用自身偏压而对上述被处理基板进行等离子蚀刻处理。
CN201410837288.8A 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置 Active CN104616984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-152816 2008-06-11
JP2008152816A JP2009302181A (ja) 2008-06-11 2008-06-11 プラズマエッチング処理方法およびプラズマエッチング処理装置
CN200910142332.2A CN101604630B (zh) 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910142332.2A Division CN101604630B (zh) 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置

Publications (2)

Publication Number Publication Date
CN104616984A CN104616984A (zh) 2015-05-13
CN104616984B true CN104616984B (zh) 2017-09-12

Family

ID=41415186

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910142332.2A Active CN101604630B (zh) 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置
CN201410837288.8A Active CN104616984B (zh) 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910142332.2A Active CN101604630B (zh) 2008-06-11 2009-05-27 等离子蚀刻处理方法以及等离子蚀刻处理装置

Country Status (5)

Country Link
US (1) US20090311870A1 (zh)
JP (1) JP2009302181A (zh)
KR (1) KR101147964B1 (zh)
CN (2) CN101604630B (zh)
TW (1) TWI405260B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302181A (ja) * 2008-06-11 2009-12-24 Tokyo Electron Ltd プラズマエッチング処理方法およびプラズマエッチング処理装置
KR101430093B1 (ko) * 2010-03-04 2014-09-22 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치
US8808562B2 (en) 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
JP6890459B2 (ja) * 2017-04-14 2021-06-18 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
CN110797245B (zh) * 2019-10-28 2022-11-25 北京北方华创微电子装备有限公司 一种半导体加工设备
CN112967920B (zh) * 2021-02-01 2022-07-19 湖南红太阳光电科技有限公司 一种微波等离子体刻蚀装置及方法
CN114429903A (zh) * 2022-01-20 2022-05-03 长鑫存储技术有限公司 一种半导体结构及其形成方法、制造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154582A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法
CN101604630B (zh) * 2008-06-11 2015-01-28 东京毅力科创株式会社 等离子蚀刻处理方法以及等离子蚀刻处理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Ｌｓｉデバイスのエッチング方法および装置
CN100492591C (zh) * 2003-09-04 2009-05-27 东京毅力科创株式会社 等离子处理装置
JP4563729B2 (ja) * 2003-09-04 2010-10-13 東京エレクトロン株式会社 プラズマ処理装置
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
US7820557B2 (en) * 2005-03-31 2010-10-26 Tokyo Electron Limited Method for nitriding substrate and method for forming insulating film
JP2005286344A (ja) * 2005-04-22 2005-10-13 Hitachi Ltd ドライエツチング装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154582A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法
CN101604630B (zh) * 2008-06-11 2015-01-28 东京毅力科创株式会社 等离子蚀刻处理方法以及等离子蚀刻处理装置

Also Published As

Publication number Publication date
CN104616984A (zh) 2015-05-13
TW201003777A (en) 2010-01-16
CN101604630B (zh) 2015-01-28
KR101147964B1 (ko) 2012-05-24
TWI405260B (zh) 2013-08-11
KR20090129332A (ko) 2009-12-16
JP2009302181A (ja) 2009-12-24
CN101604630A (zh) 2009-12-16
US20090311870A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
CN104616984B (zh) 等离子蚀刻处理方法以及等离子蚀刻处理装置
CN101868850B (zh) 半导体装置的制造方法
US9484202B1 (en) Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
EP2056341A2 (en) Methods for forming high aspect ratio features on a substrate
CN102169823B (zh) 半导体装置的制造方法和等离子体蚀刻装置
JP2019046994A (ja) エッチング方法
US7056830B2 (en) Method for plasma etching a dielectric layer
CN105762073A (zh) 用于各向异性钨蚀刻的方法和装置
CN104641455A (zh) 自由基成分的氧化物蚀刻
JP2017152531A (ja) 基板処理方法
KR102280572B1 (ko) 플라즈마 처리 방법
US9111727B2 (en) Plasma tuning rods in microwave resonator plasma sources
KR102304163B1 (ko) 에칭 방법
TWI745590B (zh) 蝕刻多孔質膜之方法
TWI610362B (zh) 表面介面工程方法
CN114496769A (zh) 蚀刻方法
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
JP2019024139A (ja) 多孔質膜をエッチングする方法
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법
JP2023065412A (ja) 基板処理装置
KR20210124918A (ko) 기판 처리 방법 및 기판 처리 장치
US20130224961A1 (en) Plasma tuning rods in microwave resonator plasma sources
CN116005138A (zh) 半导体器件及其薄膜沉积装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant