CN114496769A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN114496769A
CN114496769A CN202111286695.0A CN202111286695A CN114496769A CN 114496769 A CN114496769 A CN 114496769A CN 202111286695 A CN202111286695 A CN 202111286695A CN 114496769 A CN114496769 A CN 114496769A
Authority
CN
China
Prior art keywords
gas
silicon
film
experiment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111286695.0A
Other languages
English (en)
Inventor
大类贵俊
须田隆太郎
户村幕树
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114496769A publication Critical patent/CN114496769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

所发明的蚀刻方法包括向腔室内提供基板的工序。基板具有包含硅氮化膜的含硅膜。蚀刻方法包括在腔室内由处理气体生成等离子体来对含硅膜进行蚀刻的工序。处理气体包含含氟气体及含硼气体。在进行蚀刻的工序中，支撑基板的基板支撑器的温度设定为小于0℃的温度。

Description

蚀刻方法
技术领域
本发明的示例性实施方式涉及一种蚀刻方法。
背景技术
在电子设备的制造中，对基板的含硅膜进行等离子体蚀刻。在等离子体蚀刻时，使用由处理气体生成的等离子体来进行含硅膜的蚀刻。在日本特开2016-39309号公报中，公开有包含氢气体、氟烃气体、含氟气体、烃气体、三氯化硼及氮气体的处理气体作为用于含硅膜的等离子体蚀刻的处理气体。在日本特开2014-17406号公报中，公开有包含硼的处理气体作为用于含硅膜的等离子体蚀刻的处理气体。
发明内容
本发明提供一种在含硅膜的等离子体蚀刻中抑制形成在含硅膜上的开口的形状不良的技术。
在一示例性实施方式中，提供一种蚀刻方法。蚀刻方法包括：(a)向腔室内提供具有包含硅氮化膜的含硅膜的基板的工序；及(b)在所述腔室内由处理气体生成等离子体来对所述含硅膜进行蚀刻的工序。该处理气体包含含氟气体及含硼气体。在所述(b)中，支撑所述基板的基板支撑器的温度设定为小于0℃的温度。
根据一示例性实施方式，在含硅膜的等离子体蚀刻中，能够抑制形成在含硅膜上的开口的形状不良。
附图说明
图1是一示例性实施方式的蚀刻方法的流程图。
图2是可以适用图1所示的蚀刻方法的一例基板的局部放大剖视图。
图3是概略地表示一示例性实施方式的等离子体处理装置的图。
图4是适用图1所示的蚀刻方法的一例的基板的局部放大剖视图。
图5是用于评价开口的形状不良的程度的一例的基板的局部放大剖视图。
图6是表示第1实验及第2实验的结果的图表。
图7是表示第3实验及第4实验的结果的图表。
图8是表示第5实验～第8实验的结果的图表。
图9是表示第5实验～第6实验及第9实验～第13实验的结果的图表。
图10是表示第14实验的结果的图表。
图11是表示第15实验的结果的图表。
图12中，图12的(a)～(c)是分别表示第16实验～第18实验的结果的图。
具体实施方式
以下，对各种示例性实施方式进行说明。
在一示例性实施方式中，提供一种蚀刻方法。蚀刻方法包括：(a)向腔室内提供具有包含硅氮化膜的含硅膜的基板的工序；及(b)在所述腔室内由处理气体生成等离子体来对所述含硅膜进行蚀刻的工序。该处理气体包含含氟气体及含硼气体。在所述(b)中，支撑所述基板的基板支撑器的温度设定为小于0℃的温度。
根据上述蚀刻方法，在含硅膜的等离子体蚀刻中，能够抑制形成在含硅膜上的开口的形状不良。抑制开口的形状不良的机制可以如下考虑，但并不限定于此。基板支撑器的温度为低温(例如小于0℃)时，通过蚀刻生成的副产物(例如氟硅酸铵((NH4)2SiF6))不易挥发。其结果，在蚀刻中副产物堆积在开口的侧壁或底部，由此阻碍了蚀刻在深度方向上直线进行。由此，开口的侧壁弯曲，因此有可能发生开口的形状不良。然而，处理气体包含含硼气体时，抑制副产物的生成，并促进副产物的分解。因此，抑制由副产物引起的开口的形状不良。
在一示例性实施方式中，所述处理气体还可以包含含磷气体。处理气体包含含磷气体时，促进通过蚀刻而生成的副产物的生成。在这种情况下，处理气体包含含硼气体，抑制副产物的生成，并促进副产物的分解。
所述含氟气体包含碳氟气体、氢氟碳气体、氟化氢气体、三氟化氮气体及六氟化硫气体中的至少一个。在这种情况下，能够进一步抑制形成在含硅膜上的开口的形状不良。
含硼气体的流量相对于所述处理气体的流量的比例可以在6％以下。该情况下，能够减少含硼气体的流量。
含硅膜还可以包含硅氮化膜。
在另一示例性实施方式中，提供一种蚀刻方法。蚀刻方法包括：(a)向腔室内提供具有包含硅氮化膜的含硅膜的基板的工序；及(b)在所述腔室内由处理气体生成等离子体来对所述含硅膜进行蚀刻的工序。处理气体包含含磷气体、含氟气体及含氢气体。
根据上述蚀刻方法，在含硅膜的等离子体蚀刻中，能够抑制形成在含硅膜上的开口的形状不良。抑制开口的形状不良的机制可以如下考虑，但并不限定于此。处理气体包含含磷气体时，促进通过蚀刻而生成的副产物(例如氟硅酸铵((NH4)2SiF6))的生成。其结果，在蚀刻中副产物堆积在开口的侧壁或底部，由此阻碍了蚀刻在深度方向上直线进行。由此，开口的侧壁弯曲，因此有可能发生开口的形状不良。然而，处理气体包含含硼气体时，抑制副产物的生成，并促进副产物的分解。因此，抑制由副产物引起的开口的形状不良。
在所述(b)中，支撑所述基板的基板支撑器的温度可以设定为小于0℃的温度。基板支撑器的温度为低温(例如小于0℃)时，通过蚀刻而生成的副产物不易挥发。在这种情况下，处理气体包含含硼气体，抑制副产物的生成，并促进副产物的分解。
含硼气体的流量相对于所述处理气体的流量的比例可以在6％以下。该情况下，能够减少含硼气体的流量。
含硅膜还可以包含硅氮化膜。
以下，参考附图对各种示例性实施方式进行详细地说明。另外，在各附图中，对相同或等同的部分标注相同的符号。
图1是一示例性实施方式的蚀刻方法的流程图。图1所示的蚀刻方法(以下，称为“方法MT”)适用于具有含硅膜的基板。方法MT中，对含硅膜进行蚀刻。
图2是可以适用图1所示的蚀刻方法的一例基板的局部放大剖视图。图2所示的基板W可以用于如DRAM、3D-NAND那样的设备的制造中。基板W具有含硅膜SF。基板W还可以具有基底区域UR。含硅膜SF可以设置于基底区域UR上。
含硅膜SF可以为含硅介电体膜。含硅介电体膜可以包含硅氧化膜或硅氮化膜。含硅介电体膜只要为含有硅的介电体膜，则也可以为具有其他膜种类的膜。并且，含硅膜SF可以包含硅膜(例如，多晶硅膜)。并且，含硅膜SF可以包含硅氮化膜、多晶硅膜、含碳硅膜及低介电常数膜中的至少一个。含碳硅膜可以包含SiC膜和/或SiOC膜。低介电常数膜含有硅，并且可以用作层间绝缘膜。并且，含硅膜SF可以包含具有彼此不同的膜种类的两个以上的含硅膜。两个以上的含硅膜可以包含硅氧化膜及硅氮化膜。含硅膜SF例如可以为包含交替层叠的一个以上的硅氧化膜及一个以上的硅氮化膜的多层膜。含硅膜SF可以为包含交替层叠的多个硅氧化膜及多个硅氮化膜的多层膜。或者，两个以上的含硅膜可以包含硅氧化膜及硅膜。含硅膜SF例如可以为包含交替层叠的一个以上的硅氧化膜及一个以上的硅膜的多层膜。含硅膜SF可以为包含交替层叠的多个硅氧化膜及多个多晶硅膜的多层膜。或者，两个以上的含硅膜可包含硅氧化膜、硅氮化膜及硅膜。
基板W还可以具有掩模MK。掩模MK设置于含硅膜SF上。掩模MK由具有比在工序ST2中的含硅膜SF的蚀刻速率低的蚀刻速率的材料形成。掩模MK可以由有机材料形成。即，掩模MK可以含有碳。掩模MK例如可以由非晶质碳膜、光致抗蚀剂膜或旋涂碳膜(SOC膜)形成。或者，掩模MK可以由如含硅抗反射膜那样的含硅膜形成。或者，掩模MK可以为由如氮化钛、钨、碳化钨那样的含金属材料形成的含金属掩模。掩模MK可以具有3μm以上的厚度。
掩模MK被图案化。即，掩模MK具有在工序ST2中转印于含硅膜SF上的图案。若掩模MK的图案被转印于含硅膜SF上，则在含硅膜SF上形成如孔或沟槽那样的开口OP(参考图4)。开口OP可以是凹部。开口OP可以沿厚度方向贯穿含硅膜SF。含硅膜SF为包含交替层叠的多个硅氧化膜及多个硅氮化膜的多层膜的情况下，开口OP可以沿厚度方向贯穿多层膜。在工序ST2中，形成于含硅膜SF上的开口OP的纵横比可以为20以上，也可以为30以上、40以上或50以上。另外，掩模MK可以具有线和空间图案。
方法MT中，为了含硅膜SF的蚀刻而使用等离子体处理装置。图3是概略地表示一示例性实施方式的等离子体处理装置的图。图3所示的等离子体处理装置1具备腔室10。腔室10在其内部提供内部空间10s。腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12例如由铝形成。在腔室主体12的内壁面上设置有具有耐腐蚀性的膜。具有耐腐蚀性的膜可以由氧化铝、氧化钇等陶瓷形成。
在腔室主体12的侧壁上形成有通道12p。基板W通过通道12p在内部空间10s与腔室10的外部之间被传送。通道12p通过闸阀12g开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部设置有支撑部13。支撑部13由绝缘材料形成。支撑部13具有大致圆筒形状。支撑部13在内部空间10s中从腔室主体12的底部向上方延伸。支撑部13支撑基板支撑器14。基板支撑器14被构成为在内部空间10s中支撑基板W。
基板支撑器14具有下部电极18及静电卡盘20。基板支撑器14还可以具有电极板16。电极板16由铝等导体形成，并且具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由铝等导体形成，并且具有大致圆盘形状。下部电极18与电极板16电连接。
静电卡盘20设置于下部电极18上。基板W载置于静电卡盘20的上表面上。静电卡盘20具有主体及电极。静电卡盘20的主体具有大致圆盘形状，并且由电介体形成。静电卡盘20的电极为膜状电极，并且设置于静电卡盘20的主体内。静电卡盘20的电极经由开关20s与直流电源20p连接。向静电卡盘20的电极施加来自直流电源20p的电压时，在静电卡盘20与基板W之间产生静电引力。基板W通过其静电引力而被吸引到静电卡盘20，并被静电卡盘20保持。
在基板支撑器14上配置有边缘环25。边缘环25为环状部件。边缘环25可以由硅、碳化硅或石英等形成。基板W配置于静电卡盘20上且被边缘环25包围的区域内。
在下部电极18的内部设置有流路18f。从设置于腔室10的外部的冷却器单元经由配管22a向流路18f供给热交换介质(例如，制冷剂)。供给至流路18f的热交换介质经由配管22b返回至冷却器单元。等离子体处理装置1中，通过热交换介质与下部电极18的热交换来调整载置于静电卡盘20上的基板W的温度。
在等离子体处理装置1中设置有气体供给线24。气体供给线24将来自传热气体供给机构的传热气体(例如，He气体)供给至静电卡盘20的上表面与基板W的背面之间的间隙。
等离子体处理装置1还具备上部电极30。上部电极30设置于基板支撑器14的上方。上部电极30经由部件32支撑于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32封闭腔室主体12的上部开口。
上部电极30可以包括顶板34及支撑体36。顶板34的下表面为内部空间10s的一侧的下表面，并且划分内部空间10s。顶板34可以由所产生的焦耳热少的低电阻的导电体或半导体形成。顶板34具有沿其板厚方向贯穿顶板34的多个气体排出孔34a。
支撑体36能够装卸自如地支撑顶板34。支撑体36由铝等导电材料形成。在支撑体36的内部设置有气体扩散室36a。支撑体36具有从气体扩散室36a向下方延伸的多个气体孔36b。多个气体孔36b分别与多个气体排出孔34a连通。在支撑体36中形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。在气体导入口36c中连接有气体供给管38。
在气体供给管38中经由流量控制器组41及阀组42连接有气体源组40。由流量控制器组41及阀组42构成气体供给部。气体供给部还可以包括气体源组40。气体源组40包括多个气体源。多个气体源包括在方法MT中所使用的处理气体的源。流量控制器组41包括多个流量控制器。流量控制器组41的多个流量控制器分别为质流控制器或压力控制式流量控制器。阀组42包括多个开闭阀。气体源组40的多个气体源分别经由与流量控制器组41对应的流量控制器及与阀组42对应的开闭阀与气体供给管38连接。
等离子体处理装置1中，沿腔室主体12的内壁面及支撑部13的外周能够装卸自如地设置有屏蔽件46。屏蔽件46防止反应副产物附着于腔室主体12上。关于屏蔽件46，例如通过在由铝形成的母材的表面上形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜可以由氧化钇等陶瓷形成。
在支撑部13与腔室主体12的侧壁之间设置有挡板48。关于挡板48，例如通过在由铝形成的部件的表面上形成具有耐腐蚀性的膜(氧化钇等膜)而构成。在挡板48上形成有多个贯穿孔。在挡板48的下方且腔室主体12的底部设置有排气口12e。对于排气口12e来说，经由排气管52连接有排气装置50。排气装置50包括压力调节阀及涡轮分子泵等真空泵。
等离子体处理装置1具备高频电源62及偏置电源64。高频电源62为产生高频功率HF的电源。高频功率HF具有适于生成等离子体的第1频率。第1频率例如为在27MHz～100MHz的范围内的频率。高频电源62经由匹配器66及电极板16与下部电极18连接。匹配器66具有用于使高频电源62的负载侧(下部电极18侧)的阻抗与高频电源62的输出阻抗匹配的电路。另外，高频电源62可以经由匹配器66与上部电极30连接。高频电源62构成一例等离子体生成部。
偏置电源64为产生电偏置的电源。偏置电源64与下部电极18电连接。电偏置具有第2频率。第2频率低于第1频率。第2频率例如为在400kHz～13.56MHz的范围内的频率。在与高频功率HF一起使用的情况下，将电偏置施加至下部电极18，以便将离子引入到基板W。将电偏置施加至下部电极18时，载置于基板支撑器14上的基板W的电位在由第2频率限定的周期内变动。
在一实施方式中，电偏置可以为具有第2频率的高频功率LF。在与高频功率HF一起使用的情况下，高频功率LF用作高频偏置功率，所述高频偏置功率用于将离子引入到基板W。被构成为产生高频功率LF的偏置电源64经由匹配器68及电极板16与下部电极18连接。匹配器68具有用于使偏置电源64的负载侧(下部电极18侧)的阻抗与偏置电源64的输出阻抗匹配的电路。
另外，使用高频功率LF而不使用高频功率HF，即，可以仅使用单个高频功率来生成等离子体。在这种情况下，高频功率LF的频率可以为大于13.56MHz的频率(例如，40MHz)。并且，在这种情况下，等离子体处理装置1可以不具备高频电源62及匹配器66。在这种情况下，偏置电源64构成一例等离子体生成部。
在等离子体处理装置1中进行等离子体处理的情况下，从气体供给部向内部空间10s供给气体。并且，通过供给高频功率HF和/或电偏置来在上部电极30与下部电极18之间生成高频电场。所生成的高频电场由内部空间10s中的气体生成等离子体。
等离子体处理装置1还可以具备控制部80。控制部80可以为具备处理器、存储器等存储部、输入装置、显示装置、信号的输入/输出接口等的计算机。控制部80控制等离子体处理装置1的各部。控制部80中，操作员能够使用输入装置来进行指令的输入操作等以管理等离子体处理装置1。并且，控制部80中，能够通过显示装置来将等离子体处理装置1的操作状况可视化并显示。而且，在存储部中存储有控制程序及配方数据。控制程序由处理器执行，以便在等离子体处理装置1中执行各种处理。处理器执行控制程序，并根据配方数据控制等离子体处理装置1的各部。
再次参考图1。以下，使用等离子体处理装置1适用于图2所示的基板W的情况为例对方法MT进行说明。在使用等离子体处理装置1的情况下，可以通过由控制部80控制等离子体处理装置1的各部来在等离子体处理装置1中执行方法MT。在以下说明中，对由用于执行方法MT的控制部80进行的等离子体处理装置1的各部的控制也进行说明。
在以下说明中，除了图1以外，参考图4。图4是适用图1所示的蚀刻方法的一例的基板的局部放大剖视图。
如图1所示，方法MT在工序ST1中开始。在工序ST1中，在腔室10内提供基板W。基板W在腔室10内载置于静电卡盘20上，并被静电卡盘20保持。另外，基板W可以具有300mm的直径。
方法MT中，接着执行工序ST2。在工序ST2中，通过来自在腔室10内由处理气体生成的等离子体的化学物种来对含硅膜SF进行蚀刻。化学物种可以是卤素化学物种。
在一实施方式中，在工序ST2中所使用的处理气体包含含氟气体及含硼气体。处理气体还可以包含含磷气体。处理气体还可以包含含卤素气体。含卤素气体例如含有氯(Cl2)气体。处理气体还可以包含含碳气体。处理气体还可以包含不活泼性气体。不活泼性气体例如含有稀有气体。处理气体还可以包含含氧气体。含氧气体例如含有O2。
含氟气体可以包含氢氟碳(CsHtFu)气体、碳氟(CvFw)气体、氟化氢(HF)气体、三氟化氮(NF3)气体及六氟化硫(SF6)气体中的至少一个。其中，s、t、u、v及w分别为自然数。氢氟碳化物例如为CH2F2、CHF3、CH3F、C2HF5及C3H2F4等中的至少一个。氢氟碳可以为包含2个以上碳原子的氢氟碳。氟碳化物例如为CF4、C2F6、C3F6、C3F8、C4F6、C4F8及C5F8等中的至少一个。碳氟及氢氟碳包含碳原子，起到保护掩模的作用。
含磷气体可以为包含磷原子和卤素原子的气体，也可以为包含磷原子和氟原子的气体。包含磷原子和卤素原子的气体的例子包含三氟化磷(PF3)、五氟化磷(PF5)、三氯化磷(PCl3)、五氯化磷(PCl5)及磷酰氯(POCl3)。包含磷原子和氟原子的气体的例子包含三氟化磷(PF3)及五氟化磷(PF5)。在由含磷气体生成的磷化学物种存在于基板W的表面上的状态下，促进蚀刻剂吸附到基板W上。即，在由含磷气体生成的磷化学物种存在于基板W的表面上的状态下，促进向开口(凹部)的底部供给蚀刻剂，从而可以提高含硅膜SF的蚀刻速率。
含碳气体可以包含烃(CxHy)气体。其中，x、y分别为自然数。烃例如为CH4、C3H6等中的至少一个。在使用包含两个以上的碳原子的含碳气体的情况下，可以进一步提高在掩模MK及含硅膜SF中对开口进行划分的侧壁面的保护效果。
含硼气体可以包含三氯化硼(BCl3)气体。含硼气体的流量相对于处理气体的流量的比例大于0％，可以为0.5％以上，也可以为1％以上。该比例可以为6％以下，可以为3％以下，也可以为2％以下。减小含硼气体的流量的比例时，能够增大硅氧化膜的蚀刻速率，同时能够抑制由含硼气体蚀刻的掩模MK的量。
为了执行工序ST2，控制部80控制气体供给部以将处理气体供给至腔室10内。控制部80控制排气装置50以将腔室10内的气体的压力设定为指定的压力。控制部80控制冷却单元，以使基板支撑器14的温度设定为指定的温度。控制部80控制等离子体生成部以由处理气体生成等离子体。
一实施方式中，工序ST2中的基板支撑器14的温度可以设定为小于0℃、小于-20℃、小于-30℃或-40℃以下的温度，也可以设定为-170℃以上的温度。若将基板W的温度设定为小于-30℃时，工序ST2中的含硅膜SF的蚀刻速率提高。
根据上述方法MT，在含硅膜SF的等离子体蚀刻中，能够抑制形成在含硅膜SF上的开口OP的形状不良(扭曲或扭转)。抑制开口OP的形状不良的机制可以如下考虑，但并不限定于此。
基板支撑器14的温度为低温(例如小于0℃)时，通过蚀刻而生成的副产物(例如氟硅酸铵((NH4)2SiF6))不易挥发。或者，处理气体包含含磷气体时，促进通过蚀刻而生成的副产物(例如氟硅酸铵((NH4)2SiF6))的生成。其结果，在蚀刻中副产物堆积在开口的侧壁或底部，由此阻碍了蚀刻在深度方向上直线进行。由此，开口的侧壁弯曲，因此有可能发生开口的形状不良。然而，处理气体包含含硼气体时，抑制副产物的生成，并促进副产物的分解。因此，抑制由副产物引起的开口的形状不良。
含硼气体抑制副产物的生成的机制可以如下考虑，但并不限定于此。含硼气体具有清除氟原子的功能。其结果，副产物的氟硅酸铵的生成反应未进行，因此抑制副产物的生成。
含硼气体促进副产物的分解的机制可以如下考虑，但并不限定于此。含硼气体降低副产物的分解反应的活性化能量，因此促进副产物的分解。
含磷气体促进副产物的生成的机制可以如下考虑，但并不限定于此。通过SiN与含磷气体的反应，在开口的侧壁或底部残留过量的NH3。其结果，通过SiN、NH3与含氟气体的反应生成氟硅酸铵。
以上，对各种示例性实施方式进行了说明，但是并不限定上述示例性实施方式，可以进行各种各样的追加、省略、替换及变更。并且，能够组合不同的实施方式中的要件来形成其他实施方式。
例如，在方法MT中所使用的等离子体处理装置可以为除了等离子体处理装置1以外的电容耦合型等离子体处理装置。或者，在方法MT中所使用的等离子体处理装置可为电容耦合型以外的类型的等离子体处理装置。这种等离子体处理装置可以为感应耦合型等离子体处理装置、ECR(电子回旋共振)等离子体处理装置或使用微波等表面波而生成等离子体的等离子体处理装置等。
并且，除了具备将高频功率LF供给至下部电极18的偏置电源64以外，等离子体处理装置还可以具备被构成为将负极性直流电压的脉冲间歇地或周期性地施加至下部电极18的另一个偏置电源。
以下，对为了评价方法MT而进行的各种实验进行说明。以下所说明的实验并不限定本发明。
(第1实验～第4实验)
图5是用于评价开口的形状不良的程度的一例的基板的局部放大剖视图。在图5所示的基板W的含硅膜SF形成开口(凹部)OP。开口OP的中心基准线CL通过开口OP的上端上的开口OP的宽度的中点MP。通过沿开口OP的深度方向测定中点MP自中心基准线CL的偏移量，能够评价开口OP的形状不良(扭曲或扭转)的程度。
在第1实验～第4实验中，准备了具有与图2所示的基板W相同结构的多个样品基板。多个样品基板分别具有含硅膜及设置于该含硅膜上的掩模。含硅膜为具有交替层叠的多个硅氧化膜和多个硅氮化膜的多层膜。各硅氮化膜及各硅氧化膜的厚度为数十nm左右。掩模为由非晶质碳膜形成的掩模。在第1实验～第4实验各自中，使用具有与图3的等离子体处理装置1相同结构的等离子体处理装置，由处理气体生成等离子体来对样品基板的含硅膜进行了蚀刻。
在第1实验中使用的处理气体包含38％的H2气体、11％的含卤素气体、20％的CvFw气体、31％的O2气体。第2实验中使用的处理气体包含35％的H2气体、10％的含卤素气体、18％的CvFw气体、29％的O2气体、8％的PF3气体。各百分比表示各气体的流量(单位：sccm)相对于处理气体的流量(单位：sccm)的比例。在第1实验及第2实验中，基板支撑器14的温度为-40℃。第3实验中使用的处理气体与第1实验的处理气体相同。第4实验中使用的处理气体与第2实验的处理气体相同。在第3实验及第4实验中，基板支撑器14的温度为-70℃。将第1实验～第4实验各自的其他条件示于以下。
＜第1实验～第4实验各自的其他条件＞
腔室10内的气体的压力：20mTorr(2.7Pa)
在第1实验～第4实验的各自中，进行含硅膜的蚀刻后，如图5所示，求出开口OP的宽度的中点MP自中心基准线CL的偏移量。将结果示于图6及图7。图6是表示第1实验及第2实验的结果的图表。图7是表示第3实验及第4实验的结果的图表。如图6所示，第2实验中的表示中点MP的偏移量的轮廓E2的最大偏移量(22nm)大于第1实验中的表示中点MP的偏移量的轮廓E1的最大偏移量(14nm)。由此可知，处理气体包含含磷气体时，开口OP的形状不良的程度可能恶化。
并且，如图6及图7所示，第3实验中的表示中点MP的偏移量的轮廓E3的最大偏移量(58nm)大于第1实验中的表示中点MP的偏移量的轮廓E1的最大偏移量(14nm)。第4实验中的表示中点MP的偏移量的轮廓E4的最大偏移量(50nm)大于第2实验中的表示中点MP的偏移量的轮廓E2的最大偏移量(22nm)。由此可知，基板支撑器14的温度降低时，开口OP的形状不良的程度恶化。
(第5实验～第13实验)
在第5实验～第13实验中，准备了与第1实验～第4实验中所准备的样品基板相同的样品基板。在第5实验～第13实验各自中，使用等离子体处理装置1由处理气体生成等离子体来对样品基板的含硅膜进行了蚀刻。第5实验中使用的处理气体包含96％的含氟气体、1％的C4F8、3％的PF3气体。第6实验中使用的处理气体包含91％的含氟气体、1％的C4F8、2％的PF3气体、6％的BCl3。第7实验中使用的处理气体包含92％的含氟气体、1％的C4F8、2％的PF3气体、5％的SiCl4。第8实验中使用的处理气体包含88％的含氟气体、1％的C4F8、2％的PF3气体、9％的Cl2。第9实验中使用的处理气体包含90％的含氟气体、2％的C4F8、2％的PF3气体、6％的BCl3。第10实验中使用的处理气体包含92％的含氟气体、1％的C4F8、2％的PF3气体、5％的BCl3。第11实验中使用的处理气体包含94％的含氟气体、1％的C4F8、2％的PF3气体、3％的BCl3。第12实验中使用的处理气体包含95％的含氟气体、1％的C4F8、2％的PF3气体、2％的BCl3。第13实验中使用的处理气体包含96％的含氟气体、1％的C4F8、2％的PF3气体、1％的BCl3。将第5实验～第13实验各自的其他条件示于以下。
＜第5实验～第13实验各自的其他条件＞
腔室10内的气体的压力：27mTorr(3.6Pa)
基板支撑器14的温度：-70℃
在第5实验～第13实验的各自中，进行含硅膜的蚀刻后，如图5所示，求出开口OP的宽度的中点MP自中心基准线CL的偏移量。将结果示于图8及图9。图8是表示第5实验～第8实验的结果的图表。如图8所示，第6实验中的表示中点MP的偏移量的轮廓E6的最大偏移量(18nm)小于第5实验中的表示中点MP的偏移量的轮廓E5的最大偏移量(38nm)。由此可知，向处理气体追加BCl3时，开口OP的形状不良的程度得到改善。另一方面，第7实验中的表示中点MP的偏移量的轮廓E7的最大偏移量(51nm)大于第6实验中的表示中点MP的偏移量的轮廓E6的最大偏移量(18nm)。第8实验中的表示中点MP的偏移量的轮廓E8的最大偏移量(26nm)大于第6实验中的表示中点MP的偏移量的轮廓E6的最大偏移量(18nm)。第6实验中的表示中点MP的偏移量的轮廓E6的偏移宽度(18nm)小于第8实验中的表示中点MP的偏移量的轮廓E8的偏移宽度(40nm左右)。偏移宽度相当于各轮廓E6、E8的偏移量发生变化的范围。由此可知，与向处理气体追加SiCl4或Cl2的情况相比，向处理气体追加BCl3时，开口OP的形状不良的程度得到改善。
图9是表示第5实验～第6实验及第9实验～第13实验的结果的图表。如图9所示，第9实验中的表示中点MP的偏移量的轮廓E9的最大偏移量(8.2nm)小于第6实验中的表示中点MP的偏移量的轮廓E6的最大偏移量(18nm)。C4F8为了调整开口OP的形状不良而添加。即使在通过添加C4F8来调整形状不良的基础上添加BCl3，也能够改善开口OP的形状不良的程度。并且，第10实验中的表示中点MP的偏移量的轮廓E10的最大偏移量(5.2nm)小于第6实验中的表示中点MP的偏移量的轮廓E6的最大偏移量(18nm)。因此可知，即使BCl3的流量相对于处理气体的流量的比例例如至少为1％，开口OP的形状不良的程度也得到改善。
(第14实验)
在第14实验中，准备了多个样品基板。各样品基板具有硅氧化膜。在第14实验中，使用等离子体处理装置1由包含BCl3的处理气体生成等离子体来对样品基板的硅氧化膜进行了蚀刻。在第14实验中，将BCl3的流量相对于处理气体的流量的比例设为0％、1％、2％、6％或13％并对各样品基板的硅氧化膜进行了蚀刻。基板支撑器14的温度为-70℃。
在第14实验中，进行硅氧化膜的蚀刻后，求出了硅氧化膜的蚀刻速率。将结果示于图10。图10是表示第14实验的结果的图表。如图10所示，可知硅氧化膜的蚀刻速率随着BCl3流量的比例的减少而变大。
(第15实验)
在第15实验中，准备了多个样品基板。各样品基板具有硅氮化膜。在第15实验中，使用等离子体处理装置1由包含BCl3的处理气体生成等离子体来对样品基板的硅氮化膜进行了蚀刻。在第15实验中，将BCl3的流量相对于处理气体的流量的比例设为0％、1％、2％、6％或13％并对各样品基板的硅氮化膜进行了蚀刻。基板支撑器14的温度为-70℃。
在第15实验中，进行硅氮化膜的蚀刻后，求出了硅氮化膜的蚀刻速率。将结果示于图11。图11是表示第15实验的结果的图表。如图11所示，可知即使BCl3流量的比例减少，硅氮化膜的蚀刻速率几乎不变。
(第16实验～第18实验)
在第16实验～第18实验中，准备了与第1实验～第4实验中所准备的多个样品基板相同的多个样品基板。在第16实验～第18实验各自中，使用等离子体处理装置1由处理气体生成等离子体来对样品基板的含硅膜进行了蚀刻。第16实验中使用的处理气体包含8％的Cl2、4％的C4F8及88％的其他气体，而不包含BCl3。第17实验中使用的处理气体包含8％的Cl2、4％的C4F8、5％的BCl3及83％的其他气体。第18实验中使用的处理气体包含5％的BCl3、5％的C4F8及90％的其他气体，而不包含Cl2。在第16实验～第18实验中，基板支撑器14的温度为-40℃。
在第16实验～第18实验各自中，观察通过蚀刻形成在含硅膜SF上的圆形开口OP的上表面。将结果示于图12。图12的(a)～(c)是分别表示第16实验～第18实验的结果的图。如图12所示，与第16实验中的开口OP的圆度相比，第17实验中的开口OP的圆度得到改善。与第17实验中的开口OP的圆度相比，第18实验中的开口OP的圆度得到改善。由此可知，向处理气体追加BCl3时，圆度得到改善。并且，可知处理气体不包含Cl2时，圆度进一步得到改善。
根据以上说明可以理解，在本说明书中出于说明的目的对本发明的各种实施方式进行了说明，在不脱离本发明的范围及要旨的情况下可以进行各种变更。因此，并不限定本说明书中所公开的各种实施方式，真正的范围和要旨由所附的权利要求书表示。

Claims (9)

1.一种蚀刻方法，其包括：
(a)向腔室内提供具有包含硅氮化膜的含硅膜的基板的工序；及
(b)在所述腔室内由处理气体生成等离子体来对所述含硅膜进行蚀刻的工序，其中，该处理气体包含含氟气体及含硼气体，
在所述(b)中，支撑所述基板的基板支撑器的温度设定为小于0℃的温度。
2.根据权利要求1所述的蚀刻方法，其中，所述含氟气体包含碳氟气体、氢氟碳气体、氟化氢气体、三氟化氮气体及六氟化硫气体中的至少一个。
3.根据权利要求1或2所述的蚀刻方法，其中，含硼气体的流量相对于所述处理气体的流量的比例为6％以下。
4.根据权利要求1至3中任一项所述的蚀刻方法，其中，所述含硅膜还包含硅氧化膜。
5.一种蚀刻方法，其包括：
(a)向腔室内提供具有包含硅氮化膜的含硅膜的基板的工序；及
(b)在所述腔室内由处理气体生成等离子体来对所述含硅膜进行蚀刻的工序，其中，该处理气体包含含磷气体、含氟气体及含硼气体。
6.根据权利要求5所述的蚀刻方法，其中，在所述(b)中，支撑所述基板的基板支撑器的温度设定为小于0℃的温度。
7.根据权利要求5或6所述的蚀刻方法，其中，所述含氟气体包含碳氟气体、氢氟碳气体、氟化氢气体、三氟化氮气体及六氟化硫气体中的至少一个。
8.根据权利要求5至7中任一项所述的蚀刻方法，其中，含硼气体的流量相对于所述处理气体的流量的比例为6％以下。
9.根据权利要求5至8中任一项所述的蚀刻方法，其中，所述含硅膜还包含硅氧化膜。
CN202111286695.0A 2020-11-12 2021-11-02 蚀刻方法 Pending CN114496769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-188671 2020-11-12
JP2020188671A JP2022077710A (ja) 2020-11-12 2020-11-12 エッチング方法

Publications (1)

Publication Number Publication Date
CN114496769A true CN114496769A (zh) 2022-05-13

Family

ID=81453616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111286695.0A Pending CN114496769A (zh) 2020-11-12 2021-11-02 蚀刻方法

Country Status (5)

Country Link
US (1) US20220148884A1 (zh)
JP (1) JP2022077710A (zh)
KR (1) KR20220064898A (zh)
CN (1) CN114496769A (zh)
TW (1) TW202226367A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199250B2 (ja) * 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
WO2017197152A1 (en) * 2016-05-12 2017-11-16 Rollease Acmeda, Inc. Window covering system
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features

Also Published As

Publication number Publication date
US20220148884A1 (en) 2022-05-12
JP2022077710A (ja) 2022-05-24
TW202226367A (zh) 2022-07-01
KR20220064898A (ko) 2022-05-19

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US10580657B2 (en) Device fabrication via pulsed plasma
CN105390389B (zh) 高深宽比结构中的触点清洁
US11664236B2 (en) Method of etching film and plasma processing apparatus
JP2016154234A (ja) サブ１０ｎｍパターニングを実現するための材料プロセシング
WO2021090516A1 (ja) エッチング方法
US20230215707A1 (en) Method for etching film and plasma processing apparatus
US20230207343A1 (en) Etching method and plasma processing apparatus
CN109219866A (zh) 蚀刻方法
CN114496769A (zh) 蚀刻方法
JP7190988B2 (ja) エッチング方法及び基板処理装置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US11955316B2 (en) Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
US20220199415A1 (en) Substrate processing method
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
US20230223249A1 (en) Substrate processing method and substrate processing apparatus
CN105810579A (zh) 蚀刻方法
CN116705601A (zh) 等离子体处理方法和等离子体处理装置
CN112786441A (zh) 蚀刻方法及等离子体处理装置
TW202245051A (zh) 基板處理方法及基板處理裝置
TW202247284A (zh) 基板處理方法及基板處理裝置
KR20240004206A (ko) 기판 처리 방법 및 기판 처리 장치
TW202245056A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination