TW202226367A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW202226367A
TW202226367A TW110141130A TW110141130A TW202226367A TW 202226367 A TW202226367 A TW 202226367A TW 110141130 A TW110141130 A TW 110141130A TW 110141130 A TW110141130 A TW 110141130A TW 202226367 A TW202226367 A TW 202226367A
Authority
TW
Taiwan
Prior art keywords
gas
silicon
film
substrate
etching
Prior art date
Application number
TW110141130A
Other languages
English (en)
Inventor
大類貴俊
須田隆太郎
戸村幕樹
木原嘉英
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202226367A publication Critical patent/TW202226367A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明所揭示之蝕刻方法包括將基板提供至腔室內之步驟。基板具有包含氮化矽膜之含矽膜。蝕刻方法包括於腔室內由處理氣體生成電漿而對含矽膜進行蝕刻之步驟。處理氣體包含含氟氣體及含硼氣體。於進行蝕刻之步驟中，將支持基板之基板支持器之溫度設定為未達0℃之溫度。

Description

蝕刻方法
本發明之例示性實施方式係關於一種蝕刻方法。
於電子裝置之製造中，會進行基板之含矽膜之電漿蝕刻。電漿蝕刻係使用由處理氣體生成之電漿進行含矽膜之蝕刻。於日本專利特開2016-39309號公報中，作為含矽膜之電漿蝕刻中所使用之處理氣體，揭示有包含氫氣、氫氟碳氣體、含氟氣體、烴氣、三氯化硼氣體、及氮氣之處理氣體。於日本專利特開2014-17406號公報中，作為含矽膜之電漿蝕刻中所使用之處理氣體，揭示有含硼之處理氣體。
本發明提供一種於含矽膜之電漿蝕刻中抑制形成於含矽膜上之開口之形狀不良的技術。
於一例示性實施方式中，提供一種蝕刻方法。蝕刻方法包括：(a)將具有包含氮化矽膜之含矽膜的基板提供至腔室內之步驟；及(b)於上述腔室內由處理氣體生成電漿而對上述含矽膜進行蝕刻之步驟。該處理氣體包含含氟氣體及含硼氣體；於上述(b)中，將支持上述基板之基板支持器之溫度設定為未達0℃之溫度。
根據一例示性實施方式，能夠於含矽膜之電漿蝕刻中抑制形成於含矽膜上之開口之形狀不良。
以下，對各種例示性實施方式進行說明。
於一例示性實施方式中，提供一種蝕刻方法。蝕刻方法包括：(a)將具有包含氮化矽膜之含矽膜的基板提供至腔室內之步驟；及(b)於上述腔室內由處理氣體生成電漿而對上述含矽膜進行蝕刻之步驟。該處理氣體包含含氟氣體及含硼氣體。於上述(b)中，將支持上述基板之基板支持器之溫度設定為未達0℃之溫度。
根據上述蝕刻方法，能夠於含矽膜之電漿蝕刻中抑制形成於含矽膜上之開口之形狀不良。抑制開口之形狀不良之機制如下所示，但並不限定於此。若基板支持器之溫度為低溫(例如未達0℃)，則由蝕刻生成之副產物(例如氟矽酸銨((NH 4) 2SiF 6))會難以揮發。其結果，蝕刻中副產物沈積於開口之側壁或底部，蝕刻因此無法向深度方向沿直線前進。由此，開口之側壁會歪斜，因此可能會產生開口之形狀不良。然而，若處理氣體中包含含硼氣體，則會抑制副產物之生成，促進副產物之分解。因此，副產物所導致之開口之形狀不良得以抑制。
一例示性實施方式中，上述處理氣體亦可進而包含含磷氣體。若處理氣體中包含含磷氣體，則會促進由蝕刻生成之副產物之生成。於此情形時，若處理氣體中包含含硼氣體，則會抑制副產物之生成，促進副產物之分解。
上述含氟氣體亦可包含氟碳氣體、氫氟碳氣體、氟化氫氣體、三氟化氮氣體及六氟化硫氣體中之至少一種。於此情形時，能夠進而抑制形成於含矽膜上之開口之形狀不良。
含硼氣體之流量相對於上述處理氣體之流量之比率亦可為6%以下。於此情形時，能夠減少含硼氣體之流量。
上述含矽膜亦可進而包含氧化矽膜。
於另一例示性實施方式中，提供一種蝕刻方法。蝕刻方法包括：(a)將具有包含氮化矽膜之含矽膜的基板提供至腔室內之步驟；及(b)於上述腔室內由處理氣體生成電漿而對上述含矽膜進行蝕刻之步驟。該處理氣體包含含磷氣體、含氟氣體及含硼氣體。
根據上述蝕刻方法，能夠於含矽膜之電漿蝕刻中抑制形成於含矽膜上之開口之形狀不良。抑制開口之形狀不良之機制如下所示，但並不限定於此。若處理氣體中包含含磷氣體，則會促進由蝕刻生成之副產物(例如氟矽酸銨((NH 4) 2SiF 6))之生成。其結果，蝕刻中副產物沈積於開口之側壁或底部，蝕刻因此無法向深度方向沿直線前進。由此，開口之側壁會歪斜，因此可能會產生開口之形狀不良。然而，若處理氣體中包含含硼氣體，則會抑制副產物之生成，促進副產物之分解。因此，副產物所導致之開口之形狀不良得以抑制。
於上述(b)中，亦可將支持上述基板之基板支持器之溫度設定為未達0℃之溫度。若基板支持器之溫度為低溫(例如未達0℃)，則由蝕刻生成之副產物會難以揮發。於此情形時，若處理氣體中包含含硼氣體，則會抑制副產物之生成，促進副產物之分解。
含硼氣體之流量相對於上述處理氣體之流量之比率亦可為6%以下。於此情形時，能夠減少含硼氣體之流量。
上述含矽膜亦可進而包含氧化矽膜。
以下，參照圖式對各種例示性實施方式詳細地進行說明。再者，各圖式中，賦予相同或相當之部分以相同之符號。
圖1係一例示性實施方式之蝕刻方法之流程圖。圖1所示之蝕刻方法(以下，稱作「方法MT」)應用於具有含矽膜之基板。方法MT中，對含矽膜進行蝕刻。
圖2係能夠應用圖1所示之蝕刻方法的基板之一例之局部放大剖視圖。圖2所示之基板W可用於DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、3D-NAND(Three-dimensional Not AND flash memory，三維反及快閃記憶體)之類的裝置之製造。基板W具有含矽膜SF。基板W亦可進而具有基底區域UR。含矽膜SF可設置於基底區域UR上。
含矽膜SF可為含矽介電膜。含矽介電膜可包含氧化矽膜或氮化矽膜。含矽介電膜只要為含矽之介電膜，則亦可為具有其他膜種之膜。又，含矽膜SF亦可包含矽膜(例如多晶矽膜)。又，含矽膜SF亦可包含氮化矽膜、多晶矽膜、含碳之矽膜、及低介電膜中之至少一種。含碳之矽膜可包含SiC膜及/或SiOC膜。低介電膜含有矽，可用作層間絕緣膜。又，含矽膜SF亦可包含具有互不相同之膜種的兩層以上之含矽膜。兩層以上之含矽膜亦可包含氧化矽膜及氮化矽膜。含矽膜SF例如亦可為包含交替積層之一層以上之氧化矽膜及一層以上之氮化矽膜的多層膜。含矽膜SF亦可為包含交替積層之複數層氧化矽膜及複數層氮化矽膜的多層膜。或者，兩層以上之含矽膜亦可包含氧化矽膜及矽膜。含矽膜SF例如亦可為包含交替積層之一層以上之氧化矽膜及一層以上之矽膜的多層膜。含矽膜SF亦可為包含交替積層之複數層氧化矽膜及複數層多晶矽膜的多層膜。或者，兩層以上之含矽膜亦可包含氧化矽膜、氮化矽膜、及矽膜。
基板W亦可進而具有遮罩MK。遮罩MK設置於含矽膜SF上。遮罩MK係由具有比步驟ST2中含矽膜SF之蝕刻速率低之蝕刻速率的材料形成。遮罩MK可由有機材料形成。即，遮罩MK亦可含有碳。遮罩MK例如可由非晶形碳膜、光阻膜、或旋塗式碳膜(SOC膜)形成。或者，遮罩MK亦可由含矽抗反射膜之類的含矽膜形成。或者，遮罩MK亦可為由氮化鈦、鎢、碳化鎢之類的含金屬材料所形成之含金屬遮罩。遮罩MK可具有3 μm以上之厚度。
使遮罩MK圖案化。即，遮罩MK具有於步驟ST2中轉印至含矽膜SF上之圖案。若遮罩MK之圖案轉印至含矽膜SF上，則會於含矽膜SF上形成孔或溝之類的開口OP(參照圖4)。開口OP亦可為凹部。開口OP亦可於厚度方向上貫通含矽膜SF。於含矽膜SF為包含交替積層之複數層氧化矽膜及複數層氮化矽膜的多層膜之情形時，開口OP亦可於厚度方向上貫通多層膜。於步驟ST2中形成於含矽膜SF上之開口OP之深寬比可為20以上，亦可為30以上、40以上、或50以上。再者，遮罩MK亦可具有線與間隙圖案。
於方法MT中，為了含矽膜SF之蝕刻而使用電漿處理裝置。圖3係概略性地表示一例示性實施方式之電漿處理裝置之圖。圖3所示之電漿處理裝置1具備腔室10。腔室10之中提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。腔室本體12例如由鋁形成。於腔室本體12之內壁面設置有具有耐腐蝕性之膜。具有耐腐蝕性之膜可由氧化鋁、氧化釔等陶瓷形成。
於腔室本體12之側壁形成有通路12p。基板W經由通路12p而於內部空間10s與腔室10外部之間進行搬送。通路12p藉由閘閥12g而開閉。閘閥12g沿著腔室本體12之側壁設置。
於腔室本體12之底部上設置有支持部13。支持部13係由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中自腔室本體12之底部向上方延伸。支持部13支持基板支持器14。基板支持器14係以於內部空間10s中支持基板W之方式構成。
基板支持器14具有下部電極18及靜電吸盤20。基板支持器14亦可進而具有電極板16。電極板16係由鋁等導體形成，具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18係由鋁等導體形成，具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。基板W載置於靜電吸盤20之上表面上。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀，由介電體形成。靜電吸盤20之電極為膜狀電極，設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s連接於直流電源20p。若對靜電吸盤20之電極施加來自直流電源20p之電壓，靜電吸盤20與基板W之間會產生靜電引力。基板W藉由該靜電引力吸附於靜電吸盤20，藉由靜電吸盤20保持。
基板支持器14上配置有邊緣環25。邊緣環25為環狀之構件。邊緣環25可由矽、碳化矽、或石英等而形成。基板W配置於靜電吸盤20上且於藉由邊緣環25所包圍之區域內。
下部電極18之內部設置有流路18f。熱交換媒體(例如冷媒)自設置於腔室10外部之冷卻器單元經由配管22a供給至流路18f。已供給至流路18f之熱交換媒體經由配管22b返回冷卻器單元。電漿處理裝置1中，靜電吸盤20上所載置之基板W之溫度係藉由熱交換媒體與下部電極18之熱交換而進行調整。
電漿處理裝置1中設置有氣體供給管線24。氣體供給管線24將來自傳熱氣體供給機構之傳熱氣體(例如He氣體)供給至靜電吸盤20上表面與基板W背面間之間隙。
電漿處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30經由構件32支持於腔室本體12之上部。構件32係由具有絕緣性之材料形成。上部電極30及構件32封閉腔室本體12之上部開口。
上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s側之下表面，劃分形成內部空間10s。頂板34可由產生之焦耳熱較少之低電阻之導電體或半導體而形成。頂板34具有複數個於其板厚方向上貫通頂板34之氣體噴出孔34a。
支持體36使頂板34可自如裝卸地支持頂板34。支持體36係由鋁等導電性材料形成。支持體36之內部設置有氣體擴散室36a。支持體36具有複數個自氣體擴散室36a向下方延伸之氣孔36b。複數個氣孔36b分別與複數個氣體噴出孔34a連通。於支持體36上形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
氣體源群40經由流量控制器群41及閥群42連接於氣體供給管38。流量控制器群41及閥群42構成氣體供給部。氣體供給部亦可進而包含氣體源群40。氣體源群40包含複數個氣體源。複數個氣體源包含於方法MT中所使用之處理氣體之源。流量控制器群41包含複數個流量控制器。流量控制器群41之複數個流量控制器中之各者為質量流量控制器或壓力控制式之流量控制器。閥群42包含複數個開閉閥。氣體源群40之複數個氣體源之各者經由流量控制器群41之對應之流量控制器及閥群42之對應之開閉閥，連接於氣體供給管38。
電漿處理裝置1中，沿著腔室本體12之內壁面及支持部13之外周，裝卸自如地設置有防護罩46。防護罩46防止反應副產物附著於腔室本體12。防護罩46例如係藉由於由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等陶瓷形成。
於支持部13與腔室本體12之側壁之間，設置有擋板48。擋板48例如係藉由於由鋁形成之構件之表面形成具有耐腐蝕性之膜(氧化釔等之膜)而構成。於擋板48上形成有複數個貫通孔。於擋板48下方且於腔室本體12之底部設置有排氣口12e。排氣裝置50經由排氣管52連接於排氣口12e。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1具備高頻電源62及偏壓電源64。高頻電源62係產生高頻電力HF之電源。高頻電力HF具有適合生成電漿之第1頻率。第1頻率例如為27 MHz～100 MHz之範圍內之頻率。高頻電源62經由匹配器66及電極板16連接於下部電極18。匹配器66具有用以使高頻電源62之負荷側(下部電極18側)之阻抗與高頻電源62之輸出阻抗匹配之電路。再者，高頻電源62亦可經由匹配器66連接於上部電極30。高頻電源62構成電漿生成部之一例。
偏壓電源64係產生電偏置之電源。偏壓電源64電性連接於下部電極18。電偏置具有第2頻率。第2頻率比第1頻率低。第2頻率例如為400 kHz～13.56 MHz之範圍內之頻率。電偏置於與高頻電力HF一同使用之情形時，被賦予下部電極18以將離子饋入基板W。若賦予下部電極18電偏置，則基板支持器14上所載置之基板W之電位於由第2頻率所規定之週期內變動。
一實施方式中，電偏置亦可為具有第2頻率之高頻電力LF。高頻電力LF於與高頻電力HF一同使用之情形時，係用作用以將離子饋入基板W之高頻偏壓電力。以產生高頻電力LF之方式所構成之偏壓電源64經由匹配器68及電極板16連接於下部電極18。匹配器68具有用以使偏壓電源64之負荷側(下部電極18側)之阻抗與偏壓電源64之輸出阻抗匹配之電路。
再者，亦可使用高頻電力LF而不使用高頻電力HF，即，僅使用單一高頻電力來生成電漿。於此情形時，高頻電力LF之頻率亦可為比13.56 MHz大之頻率，例如40 MHz。又，於此情形時，電漿處理裝置1亦可不具備高頻電源62及匹配器66。於此情形時，偏壓電源64構成電漿生成部之一例。
於在電漿處理裝置1中執行電漿處理之情形時，氣體自氣體供給部供給至內部空間10s。又，藉由供給高頻電力HF及/或電偏置，於上部電極30與下部電極18之間生成高頻電場。所生成之高頻電場由內部空間10s中之氣體生成電漿。
電漿處理裝置1亦可進而具備控制部80。控制部80可為具備處理器、記憶體等記憶部，輸入裝置，顯示裝置，信號之輸入輸出介面等的電腦。控制部80控制電漿處理裝置1之各部。控制部80中，能夠使用輸入裝置進行指令之輸入操作等，以供操作員管理電漿處理裝置1。又，控制部80中，能夠藉由顯示裝置，使電漿處理裝置1之運轉狀況可視化顯示。進而，記憶部中儲存有控制程式及製程配方資料。為了利用電漿處理裝置1執行各種處理，藉由處理器執行控制程式。處理器執行控制程式，根據製程配方資料而控制電漿處理裝置1之各部。
再次參照圖1。以下，對方法MT，以其使用電漿處理裝置1並應用於圖2所示之基板W之情形為例進行說明。於使用電漿處理裝置1之情形時，可藉由利用控制部80控制電漿處理裝置1之各部，而於電漿處理裝置1中執行方法MT。以下說明中，亦對藉由用以執行方法MT之控制部80對電漿處理裝置1之各部所進行之控制進行說明。
以下說明中，除了圖1，亦參照圖4。圖4係應用了圖1所示之蝕刻方法的基板之一例之局部放大剖視圖。
如圖1所示，方法MT由步驟ST1開始。步驟ST1中，將基板W提供至腔室10內。基板W於腔室10內載置於靜電吸盤20上，藉由靜電吸盤20保持。再者，基板W可具有300 mm之直徑。
方法MT中，繼而執行步驟ST2。步驟ST2中，藉由來自在腔室10內由處理氣體生成之電漿的化學物種，對含矽膜SF進行蝕刻。化學物種可為鹵素化學物種。
一實施方式中，步驟ST2中所使用之處理氣體包含含氟氣體及含硼氣體。處理氣體亦可進而包含含磷氣體。處理氣體亦可進而包含含鹵素氣體。含鹵素氣體例如含有氯(Cl 2)氣。處理氣體亦可進而包含含碳氣體。處理氣體亦可進而包含惰性氣體。惰性氣體例如含有稀有氣體。處理氣體亦可進而包含含氧氣體。含氧氣體例如含有O 2。
含氟氣體亦可包含氫氟碳(C sH tF u)氣體、氟碳(C vF w)氣體、氟化氫(HF)氣體、三氟化氮(NF 3)氣體及六氟化硫(SF 6)氣體中之至少一種。此處，s、t、u、v、w分別為自然數。氫氟碳例如為CH 2F 2、CHF 3、CH 3F、C 2HF 5、C 3H 2F 4等中之至少一種。氫氟碳亦可為含有2個以上之碳原子之氫氟碳。氟碳例如為CF 4、C 2F 6、C 3F 6、C 3F 8、C 4F 6、C 4F 8、C 5F 8等中之至少一種。氟碳及氫氟碳含有碳原子，起到保護遮罩之作用。
含磷氣體可為含有磷原子及鹵素原子之氣體，亦可為含有磷原子及氟原子之氣體。含有磷原子及鹵素原子之氣體之例包含：三氟化磷(PF 3)、五氟化磷(PF 5)、三氯化磷(PCl 3)、五氯化磷(PCl 5)及磷醯氯(POCl 3)。含有磷原子及氟原子之氣體之例包含：三氟化磷(PF 3)及五氟化磷(PF 5)。於由含磷氣體生成之磷化學物種存在於基板W之表面之狀態下，蝕刻劑向基板W之吸附得以促進。即，於由含磷氣體生成之磷化學物種存在於基板W之表面之狀態下，蝕刻劑向開口(凹部)之底部之供給得以促進，含矽膜SF之蝕刻速率得以提高。
含碳氣體亦可包含烴(C xH y)氣。此處，x、y分別為自然數。烴例如為CH 4、C 3H 6等中之至少一種。於使用含有兩個以上之碳原子之含碳氣體之情形時，遮罩MK及含矽膜SF中劃分形成開口之側壁面之保護效果能夠變得更大。
含硼氣體亦可包含三氯化硼(BCl 3)氣體。含硼氣體之流量相對於處理氣體之流量之比率大於0%，可為0.5%以上，亦可為1%以上。該比率可為6%以下，可為3%以下，亦可為2%以下。若減小含硼氣體之流量之比率，則能使氧化矽膜之蝕刻速率變大，並且能夠抑制遮罩MK由含硼氣體蝕刻之量。
為了執行步驟ST2，控制部80控制氣體供給部以將處理氣體供給至腔室10內。控制部80控制排氣裝置50以將腔室10內之氣體之壓力設定為所指定之壓力。控制部80控制冷卻器單元以將基板支持器14之溫度設定為所指定之溫度。控制部80控制電漿生成部以由處理氣體生成電漿。
一實施方式中，步驟ST2中之基板支持器14之溫度可設定為未達0℃、未達-20℃、未達-30℃或-40℃以下之溫度，亦可設定為-170℃以上之溫度。若將基板W之溫度設定為未達-30℃，則步驟ST2中之含矽膜SF之蝕刻速率變高。
根據上述之方法MT，能夠於含矽膜SF之電漿蝕刻中抑制形成於含矽膜SF上之開口OP之形狀不良(絞或扭)。抑制開口OP之形狀不良之機制如下所示，但並不限定於此。
若基板支持器14之溫度為低溫(例如未達0℃)，則由蝕刻生成之副產物(例如氟矽酸銨((NH 4) 2SiF 6))會難以揮發。或者，若處理氣體中包含含磷氣體，則會促進由蝕刻生成之副產物(例如氟矽酸銨((NH 4) 2SiF 6))之生成。其結果，蝕刻中副產物沈積於開口之側壁或底部，蝕刻因此無法向深度方向沿直線前進。由此，開口之側壁會歪斜，因此可能會產生開口之形狀不良。然而，若處理氣體中包含含硼氣體，則會抑制副產物之生成，促進副產物之分解。因此，副產物所導致之開口之形狀不良得以抑制。
含硼氣體抑制副產物之生成之機制如下所示，但並不限定於此。含硼氣體具有清除氟原子之功能。其結果，副產物氟矽酸銨之生成反應無法進行，因此，副產物之生成得以抑制。
含硼氣體促進副產物之分解之機制如下所示，但並不限定於此。含硼氣體降低副產物之分解反應之活化能，因此，副產物之分解得以促進。
含磷氣體促進副產物之生成之機制如下所示，但並不限定於此。由於SiN與含磷氣體之反應，使得於開口之側壁或底部殘存過剩之NH 3。其結果，SiN、NH 3、與含氟氣體發生反應，由此生成氟矽酸銨。
以上，對各種例示性實施方式進行了說明，但本發明並不限定於上述例示性實施方式，亦可進行各種追加、省略、置換、及變更。又，可組合不同實施方式中之要素形成其他實施方式。
例如，方法MT中所使用之電漿處理裝置亦可為電漿處理裝置1以外之電容耦合型電漿處理裝置。或者，方法MT中所使用之電漿處理裝置亦可為電容耦合型以外之類型之電漿處理裝置。此類電漿處理裝置亦可為：電感耦合型電漿處理裝置、ECR(Electron Cyclotron Resonance，電子迴旋共振)電漿處理裝置、或使用微波等表面波生成電漿之電漿處理裝置等。
又，電漿處理裝置除了具備將高頻電力LF供給至下部電極18之偏壓電源64以外，亦可具備以斷續地或週期性地對下部電極18施加負極性之直流電壓之脈衝之方式構成的其他偏壓電源。
以下，對為了評價方法MT所進行之各種實驗進行說明。本發明並不受以下所說明之實驗限定。
(第1～第4實驗)
圖5係用以對開口之形狀不良之程度進行評價之基板之一例之局部放大剖視圖。於圖5中所示之基板W之含矽膜SF上形成開口(凹部)OP。開口OP之中心基準線CL經過處於開口OP上端之開口OP之寬之中點MP。沿著開口OP之深度方向對中點MP自中心基準線CL之偏移量進行測定，藉此能夠對開口OP之形狀不良(絞或扭)之程度進行評價。
於第1～第4實驗中，準備複數個與圖2所示之基板W具有相同構造之樣本基板。複數個樣本基板各自具有含矽膜及設置於該含矽膜上之遮罩。含矽膜為具有交替積層之複數個氧化矽膜及複數個氮化矽膜的多層膜。各氮化矽膜及各氧化矽膜之厚度為數十奈米左右。遮罩為由非晶形碳膜所形成之遮罩。第1～第4實驗之各者中，使用與圖3之電漿處理裝置1具有相同構造之電漿處理裝置由處理氣體生成電漿而對樣本基板之含矽膜進行蝕刻。
第1實驗中所使用之處理氣體包含：38%之H 2氣體、11%之含鹵素氣體、20%之C vF w氣體、31%之O 2氣體。第2實驗中所使用之處理氣體包含：35%之H 2氣體、10%之含鹵素氣體、18%之C vF w氣體、29%之O 2氣體、8%之PF 3氣體。各百分率表示各氣體之流量(單位：sccm)相對於處理氣體之流量(單位：sccm)之比率。第1及第2實驗中，基板支持器14之溫度為-40℃。第3實驗中所使用之處理氣體與第1實驗之處理氣體相同。第4實驗中所使用之處理氣體與第2實驗之處理氣體相同。第3及第4實驗中，基板支持器14之溫度為-70℃。第1～第4實驗之各者之其他條件如下所示。 ＜第1～第4實驗之各者之其他條件＞ 腔室10內之氣體之壓力：20 mTorr(2.7 Pa)
於第1～第4實驗之各者中，進行含矽膜之蝕刻後，求出如圖5所示之開口OP之寬之中點MP自中心基準線CL之偏移量。將結果示於圖6及圖7。圖6係表示第1及第2實驗之結果之圖表。圖7係表示第3及第4實驗之結果之圖表。如圖6所示，表示第2實驗中之中點MP之偏移量之曲線E2之最大偏移量(22 nm)比表示第1實驗中之中點MP之偏移量之曲線E1之最大偏移量(14 nm)大。由此可知，若處理氣體中包含含磷氣體，則開口OP之形狀不良之程度可能會惡化。
又，如圖6及圖7所示，表示第3實驗中之中點MP之偏移量之曲線E3之最大偏移量(58 nm)比表示第1實驗中之中點MP之偏移量之曲線E1之最大偏移量(14 nm)大。表示第4實驗中之中點MP之偏移量之曲線E4之最大偏移量(50 nm)比表示第2實驗中之中點MP之偏移量之曲線E2之最大偏移量(22 nm)大。由此可知，若基板支持器14之溫度變低，則開口OP之形狀不良之程度會惡化。
(第5～第13實驗)
於第5～第13實驗中，準備與第1～第4實驗中所準備之樣本基板相同之樣本基板。於第5～第13實驗之各者中，使用電漿處理裝置1由處理氣體生成電漿而對樣本基板之含矽膜進行蝕刻。第5實驗中所使用之處理氣體包含：96%之含氟氣體、1%之C 4F 8、3%之PF 3氣體。第6實驗中所使用之處理氣體包含：91%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、6%之BCl 3。第7實驗中所使用之處理氣體包含：92%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、5%之SiCl 4。第8實驗中所使用之處理氣體包含：88%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、9%之Cl 2。第9實驗中所使用之處理氣體包含：90%之含氟氣體、2%之C 4F 8、2%之PF 3氣體、6%之BCl 3。第10實驗中所使用之處理氣體包含：92%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、5%之BCl 3。第11實驗中所使用之處理氣體包含：94%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、3%之BCl 3。第12實驗中所使用之處理氣體包含：95%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、2%之BCl 3。第13實驗中所使用之處理氣體包含：96%之含氟氣體、1%之C 4F 8、2%之PF 3氣體、1%之BCl 3。第5～第13實驗之各者之其他條件如下所示。 ＜第5～第13實驗之各者之其他條件＞ 腔室10內之氣體之壓力：27 mTorr(3.6 Pa) 基板支持器14之溫度：-70℃
於第5～第13實驗之各者中，進行含矽膜之蝕刻後，求出如圖5所示之開口OP之寬之中點MP自中心基準線CL之偏移量。將結果示於圖8及圖9。圖8係表示第5～第8實驗之結果之圖表。如圖8所示，表示第6實驗中之中點MP之偏移量之曲線E6之最大偏移量(18 nm)比表示第5實驗中之中點MP之偏移量之曲線E5之最大偏移量(38 nm)小。由此可知，若於處理氣體中添加BCl 3，則開口OP之形狀不良之程度會得以改善。另一方面，表示第7實驗中之中點MP之偏移量之曲線E7之最大偏移量(51 nm)比表示第6實驗中之中點MP之偏移量之曲線E6之最大偏移量(18 nm)大。表示第8實驗中之中點MP之偏移量之曲線E8之最大偏移量(26 nm)比表示第6實驗中之中點MP之偏移量之曲線E6之最大偏移量(18 nm)大。表示第6實驗中之中點MP之偏移量之曲線E6之偏移寬度(18 nm)比表示第8實驗中之中點MP之偏移量之曲線E8之偏移寬度(40 nm左右)小。偏移寬度相當於各曲線E6、E8之偏移量變化之範圍。由此可知，若於處理氣體中添加BCl 3，則與於處理氣體中添加SiCl 4或Cl 2之情形相比，開口OP之形狀不良之程度得以改善。
圖9係表示第5～第6及第9～第13實驗之結果之圖表。如圖9所示，表示第9實驗中之中點MP之偏移量之曲線E9之最大偏移量(8.2 nm)比表示第6實驗中之中點MP之偏移量之曲線E6之最大偏移量(18 nm)小。C 4F 8係為了對開口OP之形狀不良進行調整而添加。即使於藉由添加C 4F 8而對形狀不良進行調整後添加BCl 3，亦能改善開口OP之形狀不良之程度。又，表示第10實驗中之中點MP之偏移量之曲線E10之最大偏移量(5.2 nm)比表示第6實驗中之中點MP之偏移量之曲線E6之最大偏移量(18 nm)小。由此可知，即使BCl 3之流量相對於處理氣體之流量之比率較小，例如為1%，亦能改善開口OP之形狀不良之程度。
(第14實驗)
於第14實驗中，準備複數個樣本基板。各樣本基板具有氧化矽膜。於第14實驗中，使用電漿處理裝置1由包含BCl 3之處理氣體生成電漿而對樣本基板之氧化矽膜進行蝕刻。於第14實驗中，將BCl 3之流量相對於處理氣體之流量之比率設為0%、1%、2%、6%或13%而對各樣本基板之氧化矽膜進行蝕刻。基板支持器14之溫度為-70℃。
於第14實驗中，進行氧化矽膜之蝕刻後，求出氧化矽膜之蝕刻速率。將結果示於圖10。圖10係表示第14實驗之結果之圖表。如圖10所示，可知：隨著BCl 3流量之比率減少，氧化矽膜之蝕刻速率變大。
(第15實驗)
於第15實驗中，準備複數個樣本基板。各樣本基板具有氮化矽膜。於第15實驗中，使用電漿處理裝置1由包含BCl 3之處理氣體生成電漿而對樣本基板之氮化矽膜進行蝕刻。於第15實驗中，將BCl 3之流量相對於處理氣體之流量之比率設為0%、1%、2%、6%或13%而對各樣本基板之氮化矽膜進行蝕刻。基板支持器14之溫度為-70℃。
於第15實驗中，進行氮化矽膜之蝕刻後，求出氮化矽膜之蝕刻速率。將結果示於圖11。圖11係表示第15實驗之結果之圖表。如圖11所示，可知：即使BCl 3流量之比率減少，氮化矽膜之蝕刻速率亦幾乎不會發生變化。
(第16～第18實驗)
於第16～第18實驗中，準備複數個與第1～第4實驗中所準備之複數個樣本基板相同之樣本基板。於第16～第18實驗之各者中，使用電漿處理裝置1由處理氣體生成電漿而對樣本基板之含矽膜進行蝕刻。第16實驗中所使用之處理氣體包含8%之Cl 2、4%之C 4F 8及88%之其他氣體，不含BCl 3。第17實驗中所使用之處理氣體包含8%之Cl 2、4%之C 4F 8、5%之BCl 3及83%之其他氣體。第18實驗中所使用之處理氣體包含5%之BCl 3、5%之C 4F 8及90%之其他氣體，不含Cl 2。第16～第18實驗中，基板支持器14之溫度為-40℃。
於第16～第18實驗之各者中，對藉由蝕刻而形成於含矽膜SF上之圓形開口OP之上表面進行觀察。將結果示於圖12。圖12(a)～(c)係分別表示第16～第18實驗之結果之圖。如圖12所示，第17實驗中之開口OP之真圓度與第16實驗中之開口OP之真圓度相比有所改善。第18實驗中之開口OP之真圓度與第17實驗中之開口OP之真圓度相比有所改善。由此可知，若於處理氣體中添加BCl 3，則會改善真圓度。又，可知：若處理氣體不包含Cl 2，則會進而改善真圓度。
根據以上說明，本發明之各個實施方式係以說明之目的藉由本說明書進行說明，應可理解，在不脫離本發明之範圍及主旨之情況下可進行各種變更。因此，本發明書中所揭示之各個實施方式並非意圖進行限定，真正之範圍及主旨藉由隨附之發明申請專利範圍表示。
1:電漿處理裝置 10:腔室 10s:內部空間 12:腔室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:基板支持器 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 20p:直流電源 20s:開關 22a:配管 22b:配管 24:氣體供給管線 25:邊緣環 30:上部電極 32:構件 34:頂板 34a:氣體噴出孔 36:支持體 36a:氣體擴散室 36b:氣孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 41:流量控制器群 42:閥群 46:防護罩 50:排氣裝置 52:排氣管 62:高頻電源 64:偏壓電源 66:匹配器 68:匹配器 80:控制部 CL:中心基準線 MK:遮罩 MP:中點 OP:開口 SF:含矽膜 UR:基底區域 W:基板
圖1係一例示性實施方式之蝕刻方法之流程圖。 圖2係能夠應用圖1所示之蝕刻方法的基板之一例之局部放大剖視圖。 圖3係概略性地表示一例示性實施方式之電漿處理裝置之圖。 圖4係應用了圖1所示之蝕刻方法的基板之一例之局部放大剖視圖。 圖5係用以對開口之形狀不良之程度進行評價之基板之一例之局部放大剖視圖。 圖6係表示第1及第2實驗之結果之圖表。 圖7係表示第3及第4實驗之結果之圖表。 圖8係表示第5～第8實驗之結果之圖表。 圖9係表示第5～第6及第9～第13實驗之結果之圖表。 圖10係表示第14實驗之結果之圖表。 圖11係表示第15實驗之結果之圖表。 圖12(a)～(c)係分別表示第16～第18實驗之結果之圖。

Claims (9)

  1. 一種蝕刻方法，其包括： (a)將具有包含氮化矽膜之含矽膜的基板提供至腔室內之步驟；及 (b)於上述腔室內由處理氣體生成電漿而對上述含矽膜進行蝕刻之步驟，該處理氣體包含含氟氣體及含硼氣體； 於上述(b)中，將支持上述基板之基板支持器之溫度設定為未達0℃之溫度。
  2. 如請求項1之蝕刻方法，其中上述含氟氣體包含氟碳氣體、氫氟碳氣體、氟化氫氣體、三氟化氮氣體及六氟化硫氣體中之至少一種。
  3. 如請求項1或2之蝕刻方法，其中含硼氣體之流量相對於上述處理氣體之流量之比率為6%以下。
  4. 如請求項1至3中任一項之蝕刻方法，其中上述含矽膜進而包含氧化矽膜。
  5. 一種蝕刻方法，其包括： (a)將具有包含氮化矽膜之含矽膜的基板提供至腔室內之步驟；及 (b)於上述腔室內由處理氣體生成電漿而對上述含矽膜進行蝕刻之步驟，該處理氣體包含含磷氣體、含氟氣體及含硼氣體。
  6. 如請求項5之蝕刻方法，其中於上述(b)中，將支持上述基板之基板支持器之溫度設定為未達0℃之溫度。
  7. 如請求項5或6之蝕刻方法，其中上述含氟氣體包含氟碳氣體、氫氟碳氣體、氟化氫氣體、三氟化氮氣體及六氟化硫氣體中之至少一種。
  8. 如請求項5至7中任一項之蝕刻方法，其中含硼氣體之流量相對於上述處理氣體之流量之比率為6%以下。
  9. 如請求項5至8中任一項之蝕刻方法，其中上述含矽膜進而包含氧化矽膜。
TW110141130A 2020-11-12 2021-11-04 蝕刻方法 TW202226367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-188671 2020-11-12
JP2020188671A JP2022077710A (ja) 2020-11-12 2020-11-12 エッチング方法

Publications (1)

Publication Number Publication Date
TW202226367A true TW202226367A (zh) 2022-07-01

Family

ID=81453616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141130A TW202226367A (zh) 2020-11-12 2021-11-04 蝕刻方法

Country Status (5)

Country Link
US (1) US20220148884A1 (zh)
JP (1) JP2022077710A (zh)
KR (1) KR20220064898A (zh)
CN (1) CN114496769A (zh)
TW (1) TW202226367A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199250B2 (ja) * 2014-07-25 2017-09-20 東京エレクトロン株式会社 被処理体を処理する方法
CA3023459A1 (en) * 2016-05-12 2017-11-16 Rollease Acmeda, Inc. Window covering system
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features

Also Published As

Publication number Publication date
KR20220064898A (ko) 2022-05-19
US20220148884A1 (en) 2022-05-12
JP2022077710A (ja) 2022-05-24
CN114496769A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
CN105390389B (zh) 高深宽比结构中的触点清洁
US11664236B2 (en) Method of etching film and plasma processing apparatus
EP3206223B1 (en) Plasma processing method and plasma processing apparatus
CN104867827A (zh) 蚀刻方法
US20220051904A1 (en) Etching method
WO2021090516A1 (ja) エッチング方法
US20230207343A1 (en) Etching method and plasma processing apparatus
TWI658508B (zh) 電漿處理方法
US9147556B2 (en) Plasma processing method and plasma processing apparatus
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
CN110010466B (zh) 蚀刻方法
TW202226367A (zh) 蝕刻方法
TW202213506A (zh) 蝕刻方法及電漿處理裝置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
WO2022234643A1 (ja) エッチング方法及びエッチング装置
WO2022234648A1 (ja) エッチング方法
TW202244984A (zh) 蝕刻方法
TW202245050A (zh) 蝕刻方法及蝕刻裝置
TW202242995A (zh) 蝕刻方法
CN105810579A (zh) 蚀刻方法
TW202245051A (zh) 基板處理方法及基板處理裝置
JP2022172728A (ja) 基板処理装置及び基板処理方法
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置