JP7366918B2 - 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 - Google Patents

誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 Download PDF

Info

Publication number
JP7366918B2
JP7366918B2 JP2020547224A JP2020547224A JP7366918B2 JP 7366918 B2 JP7366918 B2 JP 7366918B2 JP 2020547224 A JP2020547224 A JP 2020547224A JP 2020547224 A JP2020547224 A JP 2020547224A JP 7366918 B2 JP7366918 B2 JP 7366918B2
Authority
JP
Japan
Prior art keywords
etching
stack
etching gas
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020547224A
Other languages
English (en)
Other versions
JPWO2019178030A5 (ja
JP2021515988A (ja
Inventor
カナリク・ケレン・ジェイ.
タン・サマンサ・シャム-ファ
パン・ヤン
マークス・ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2021515988A publication Critical patent/JP2021515988A/ja
Publication of JPWO2019178030A5 publication Critical patent/JPWO2019178030A5/ja
Priority to JP2023175617A priority Critical patent/JP2023179650A/ja
Application granted granted Critical
Publication of JP7366918B2 publication Critical patent/JP7366918B2/ja
Priority to JP2024016041A priority patent/JP2024050812A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

関連出願への相互参照
本願は、2018年3月16日出願の米国仮特許出願第62/644,095号の利益を主張し、その仮特許出願は、参照によってすべての目的に対して本明細書に組み込まれる。
本開示は、半導体ウエハ上に半導体デバイスを形成する方法に関する。
例えば、半導体デバイスの形成において、エッチング層が、メモリホールまたはラインもしくはその他の半導体フィーチャを形成するためにエッチングされうる。一部の半導体デバイスは、例えば、ダイナミックアクセスランダムメモリ(DRAM)内のキャパシタを形成するために、単一の二酸化シリコン(SiO)スタックをエッチングすることによって形成されうる。他の半導体デバイスは、交互の二酸化シリコン(酸化物)および窒化シリコン(窒化物)の二重層(ONON)もしくは交互の二酸化シリコンおよびポリシリコンの二重層のスタックをエッチングすることによって形成されうる。かかるスタックは、メモリ用途および三次元“not and”ゲート(3D NAND)で用いられうる。本明細書で提供されている背景技術の記載は、本開示の背景を概略的に提示するためのものである。これらのスタックは、誘電体の比較的高アスペクト比(HAR)のエッチングを必要とする傾向がある。高アスペクト比エッチングについて、望ましいエッチング特性の例は、マスク(非晶質炭素マスクなど)に対する高エッチング選択性、真っ直ぐなプロファイルでの低側壁エッチング、および、エッチフロントでの高エッチング速度である。ここに名を挙げられている発明者の業績は、この背景技術に記載された範囲において、出願時に従来技術として通常見なされえない記載の態様と共に、明示的にも黙示的にも本開示に対する従来技術として認められない。
上記を達成するために本開示の目的に従って、エッチングチャンバ内でパターニング済みマスクの下のスタックにフィーチャをエッチングするための方法が提供されている。スタックは、-20℃未満の冷却剤温度を有する冷却剤で冷却される。エッチングガスが、エッチングチャンバ内に流される。プラズマが、エッチングガスから生成される。フィーチャが、パターニング済みマスクに対して選択的にスタック内にエッチングされる。
添付の図面を参照しつつ行う詳細な説明において、本開示の上述の特徴およびその他の特徴を詳述する。
添付の図面では、限定ではなく例示を目的として本開示を図示する。なお、これらの添付図面においては、同様の構成要素には同様の符号が付されている。
一実施形態のハイレベルフローチャート。
一実施形態で利用できるエッチングチャンバを示す概略図。
一実施形態の実施に利用できるコンピュータシステムを示す概略図。
一実施形態に従って処理されたスタックを示す概略断面図。 一実施形態に従って処理されたスタックを示す概略断面図。
以下では、添付図面に例示されたいくつかの好ましい実施形態を参照しつつ、本開示の詳細な説明を行う。以下の説明では、本開示の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本開示は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本開示が不必要に不明瞭となるのを避けるため、周知の処理ステップおよび/または構造については、詳細な説明を省略した。
図1は、一実施形態のハイレベルフローチャートである。本実施形態では、スタックが、エッチングチャンバ内に配置される(ステップ104)。スタックは、パターニング済みマスクの下方に配置される。スタックは、少なくとも1つの誘電体層を有する。スタックは、極低温の冷却剤である冷却剤によって冷却される(ステップ108)。エッチングガスが、エッチングチャンバ内にエッチングガスを流すことによって供給される(ステップ112)。エッチングガスは、エッチングプラズマ化される(ステップ116)。スタックは、プラズマに暴露される(ステップ120)。バイアスが、プラズマからスタックに向かってイオンを加速するために供給される(ステップ124)。スタックは、エッチングプラズマによって、パターニングされたマスクに対して選択的にエッチングされる(ステップ128)。スタックは、エッチングチャンバから取り出される(ステップ132)。
半導体デバイスを製造するためには、二酸化シリコンなどの半導体材料を通しての高アスペクト比構造のエッチングも、一般に必要とされる。高アスペクト比のエッチングは、等方性エッチングとは異なる、方向性(異方性)エッチングを必要とする。通常、方向性エッチングは、ウエハ表面と垂直に加速されたプラズマ中のイオンを用いて達成される。例えば、10~5000電子ボルト(eV)のバイアスを印加することで、プラズマに存在するイオンをウエハ表面に向かって加速させる。イオンは、プラズマエッチングを提供する。
本明細書および特許請求の範囲において、極低温という用語は、「コールドな(cold)」基板温度を指す。従来のエッチングで用いられる用語「コールド」は、-20℃以下を意味する。極低温エッチングの歴史は、1988年にさかのぼり、シリコン材料について最も多く研究されている。シリコン高アスペクト比エッチングでは、方向性を維持するために、側壁の化学エッチングへの傾向を制御することが重要である。化学エッチングは、化学物質が表面上に化学吸着して、熱表面温度で脱着する表面と自然に新しい種を形成するプロセスである。例えば、フッ素は、シリコン表面と自然に反応して、室温で四フッ化シリコン(SiF)を形成する。これは、化学エッチングが等方性であることから、方向性エッチングでは問題である。換言すると、プラズマ中の化学物質が等方性であり、見通し線に基づいて表面上に着地する。この化学エッチングは、側方エッチングを引き起こしうるため、高アスペクト比エッチングの方向性が損なわれる。シリコンの高アスペクト比エッチングにおいて、これは、ボッシュプロセスまたは低温エッチングを用いて管理されていたが、化学エッチングを抑制することになる。高アスペクト比構造およびシリコンのエッチングの最も一般的なアプローチは、ボッシュプロセスを用いるものであり、これは、エッチング化学物質と蒸着化学物質とを交互に繰り返すことで、側壁を保護するプロセスである。このタイプのエッチングは、通常、中程度の温度(典型的には、-20℃~100℃の間)で行われる。蒸着化学物質の目的は、側壁の保護である。
極低温を利用する理由は、側壁の自然な化学エッチングが抑制されることで、ボッシュプロセスで用いられる蒸着化学物質が必要なくなることである。かかる極低温プロセスは、一般に、処理中に基板表面を極低温に維持することが困難であるために、追求されていなかった。
シリコンの高アスペクト比エッチングの文献では、利用される典型的な化学物質は、六フッ化硫黄(SF)および酸素(O)であり、ここで、フッ素は、SiFとしてのシリコンまたは二フッ化シリコン(SiF)としてのシリコンを除去するための反応物質であり、硫黄および酸素は、ウエハが室温に戻されると蒸発する側壁のいくらかの保護を提供する。イオンエッチングは、極低温エッチングにおける主要なエッチングプロセスである。ボッシュプロセスの蒸着ステップではフッ化炭素が用いられるが、シリコンと炭素は、エッチングを妨げる非常に硬い炭化シリコンを形成するので、典型的には、フッ化炭素は、シリコンに対して極低温では利用されない。エッチフロントで、炭化シリコンは、エッチングを妨げるが、最終的には、イオン衝撃によって破られる。シリコン(Si)の極低温エッチングの別の利点は、側壁保護があまり強い必要がないことである。シリコンの極低温エッチングは、側壁を保護するのに必要な蒸着の量を削減することによって、エッチング速度を高速化するのに役立ちうる。
誘電体のエッチングは、シリコンのエッチングとは異なりうる。例えば、シリコンは、化学的にエッチングされる傾向があり、これは、化学反応が自発的に起こって、シリコン副生成物(SiFまたはSiClなど)を脱着させることを意味する。窒化シリコン(SiN)も、三フッ化窒素(NF)で化学的にエッチングされうるが、対照的に、二酸化シリコンは、典型的には、自発的にエッチングされない。その代わり、二酸化シリコンのエッチングは、脱着を加速させるための反応物質と共にイオン誘起される。さらに、酸化物および窒化物などの誘電体は、格子内に、シリコンおよび別の元素(酸素または窒素など)を含む。シリコンは、ハロゲン(フッ素、塩素、または、臭素など)で自発的にエッチングされるが、酸素は、ハロゲンだけでは安定した揮発性種を容易には形成しない。室温で、酸化物中の酸素の除去は、一酸化炭素(CO)または二酸化炭素(CO)揮発性化合物を形成する炭素、もしくは、水(HO)を形成する水素(H)、もしくは、揮発性のBCl化合物を形成する塩化ホウ素(BCl)、もしくは、二酸化硫黄(SO)を形成する酸化硫黄(SO)の存在によって促進される。窒素(N)のケースでは、フッ素が、NFとしてNを除去するか、または、Hと共にアンモニア(NH)としてNを除去しうる。より具体的には:極低温でのシリコン成分のエッチングについては、ハロゲン(フッ素(F)、塩素(Cl)、臭素(Br)、および、ヨウ素(I)など)が、シリコン成分のエッチングに用いられうる。極低温での酸化シリコン中の酸素成分のエッチングについては、炭素(C)、ホウ素(B)、水素(H)、硫黄(S)、および、窒素が、酸素成分のエッチングに効果的である。極低温での窒化シリコンの窒素成分のエッチングについては、HおよびFが、窒素成分のエッチングに用いられうる。極低温で、C、H、酸素(O)、シリコン(Si)、F、および、Sが、不動態化剤として用いられうることもわかっている。したがって、極低温で誘電体層をエッチングするために必要な化学物質は、シリコンに対して用いられるものとは異なりうる。
室温で誘電体をエッチングするための典型的な化学物質の例では、フッ化炭素(オクタフルオロシクロブタン(C)および/または六フッ化-2-ブチン(C)など)が典型的に利用される。Cおよび/またはCは、プラズマ内で断片化して、側壁を不動態化してマスクを保護できるフッ化炭素ポリマを形成する。一方で、エッチフロントでは、ポリマが濃すぎない限りは、エッチフロントに入射するイオンが、炭素およびフッ素を利用して酸化物をエッチングする。例えば、炭素は、酸素と結合して、COおよびCOを形成する。フッ素は、シリコンと結合して、SiF、SiF揮発性化合物を形成する。側壁は、入射イオンを受けず、ポリマは、依然として側壁を保護する。酸化物および窒化物の層のスタックをエッチングするための3D NAND応用例において、典型的なプラズマ処理化学物質は、C、CF6、O、および、フルオロメタン(CHF)である。CおよびCガスは、プラズマ内で断片化して、重合フッ化炭素を生成する。エッチフロントにある炭素およびフッ素は、反応物質である。Oは、フィーチャ開口部の上部を維持するようにポリマを調節および制御するのに効果的なノブ(effective knob)として追加される。CHFは、H源およびフッ化炭素を供給することによって、窒化物のエッチングを助ける。したがって、室温でのシリコンのエッチングと比較すると、誘電体のエッチングについては、典型的に、反応物質として利用されるハロゲン源だけではなく、炭素および水素源もある。
しかしながら、室温でのエッチングは、エッチング速度と、選択比および/または側壁プロファイルとの間のトレードオフを必要とする。リーンなフッ化炭素ポリマ蒸着によりエッチング速度が高い場合、側壁およびマスクが十分に保護されない場合があり、側壁上にボーイング(湾曲)が生じる。一方、フッ化炭素ポリマ蒸着が側壁およびマスクを保護するために増大されると、エッチング速度は、妨げられて遅くなる。フィーチャの上部での蒸着のピンチオフも発生しうる。極低温エッチングは、誘電体エッチングにおけるこのトレードオフの一部を打破する機会を提供する。
極低温でのシリコンの高アスペクト比エッチングに関する膨大な研究にもかかわらず、比較すると、誘電体の高アスペクト比エッチングの研究はほとんどなされていない。表面温度が低くなるにつれて、極低温で誘電体をエッチングするための異なる化学物質を備えた様々な実施形態を提供する4つの主要原理がある。
第1原理:高アスペクト比のシリコンのエッチングと同様に、誘電体の自発的な化学エッチングも抑制されうる。しかしながら、この原理は、酸化物エッチングについては、シリコンエッチングと比較して異なる。この差異は、酸化物エッチングが化学的にエッチングされる傾向にないからである。その代わり、酸化物エッチングは、脱着が進むためにイオンエネルギを必要とするので、イオン誘起プロセスであることが知られている。イオンエネルギを用いるエッチングは、側壁に到達するイオンの偏向によって垂直エッチングを提供しうる。しかしながら、窒素は、むしろシリコンに近く、化学的にエッチングされうる。極低温は、SiNの側方エッチングを低減するのに役立つことが好ましい。したがって、極低温は、誘電体高アスペクト比エッチングにおける化学エッチングを低減するのに役立ちうる。しかしながら、シリコンの場合と異なり、化学エッチングの低減は、極低温エッチングの最も重要な原理ではない。極低温が高アスペクト比誘電体エッチングにとって重要である程度は、以下に起因する:ポリマ側壁不動態化について、不動態化の必要量の低減により、よりリーンなフッ化炭素またはフッ化炭化水素(またはフッ化炭素と水素との組み合わせ)のエッチング化学物質が可能である。リーンなエッチング化学物質は、炭素などの重合成分の割合が低い。例えば、非極低温エッチング処理において、CおよびCが、不動態化剤としてエッチングガス内で用いられてよい。極低温では、四フッ化炭素(CF)が、不動態化剤として用いられる。リーンな化学物質の他の例は、フルオロメタン(CHF)、CHF、四塩化炭素(CCl)、トリフルオロヨードメタン(CFI)、ジブロモジフルオロメタン(CBr)、ペンタフルオロエタン(CHF)、CBrである。これらの化学物質は、互いに組み合わせられてもよいし、水素(H)またはO、もしくは、HO、過酸化水素水(H)の内の1以上を追加されてもよい。誘電体をエッチングするC含有化学物質に加えて、他の非C含有化学物質も、不動態化することが知られており、不動態化が強力である必要がないので、極低温で効果的でありうる。BClは、不動態化の性質を有し、極低温で効果的でありうるので、これに含まれうる。BClは、三酸化ホウ素(B)がエッチングをブロックするので、室温では酸化物の従来のエッチャントではない。極低温ではブロックが少なくなりうるため、BClは、極低温ではエッチャント成分として機能しうると考えられる。その他の不動態化成分は、塩化クロミル(CrOCl)、四塩化シリコン(SiCl)、塩化チオニル(SOCl)、ジクロロチタン(TiCl)、トリクロロチタン(TiCl)、および、ホスゲン(CoCl)であってよい。この例におけるリーンな化学物質は、低い炭素対フッ素の比を有する。
第2原理:表面温度が下げられると、付着係数が上昇する。付着係数は、分子が再び気相に入る前にどれだけの期間にわたって表面に物理吸着するのかを示す尺度である。換言すると、より低い温度では、分子は、付着時間が表面温度と反比例するように、アレニウスの法則に従って、より長く表面に付着する。この温度依存性は、極低温でさらにいっそう顕著な効果を有することになる。付着係数のこの温度依存性の結果は、フィーチャ上の様々な場所において反応物質および阻害物質(すなわち、蒸着物)がどこでどれだけ生じるのかを決定する際に非常に重要である。具体的には、フッ化炭素ポリマの蒸着速度は、付着係数に強く依存する。フッ化炭素ポリマ蒸着は、架橋結合する傾向のあるプラズマ中のC種によって促進される。大まかに言うと、種が大きいほど、そして、種の中の炭素含有量が多いほど、それらがポリマを形成する可能性が高くなる。プラズマ中のCガスによって形成された断片の中で、C、C、トリフルオロアレン(C)、1,2,3,3,3-ペンタフルオロプロプ-1-エン(C)、トリフルオロビニル(C)、および、Cは、架橋結合してポリマを形成する傾向がある。温度が低いほど、これらの分子が長く表面に付着して、蒸着速度が上がる。また、低温は、付着がほとんどフィーチャの上部で起きることを意味する。ポリマは、開口部に蓄積し、極低温では側壁に沿って下がりえない。
第2原理の1つの結果は、誘電体の極低温エッチングのためのガスが、あまり重合しないように選択されることである。一実施形態において、ガス混合物は炭素を含む。炭素を含むガスについて、この原理は、一例としてCFを提示する。CFは、高アスペクト比で誘電体エッチングするための典型的なガスではない。しかしながら、極低温では、CFは、よりリーンなC:F比を有し、フィーチャの上部を塞ぐ可能性が低いので、良好に機能しうる。同時に、CFの利用は、側壁に対して或る程度の保護を提供することが好ましい。よりリーンな化学物質の別の例は、酸化物エッチングに対するCHFもしくは窒化物エッチングに対するCHFおよびNの利用である。別の例は、窒化物エッチングのためのCFおよびNを含みうる。また、CHおよびCHFおよびCCLおよび硫化カルボニル(COS)、CO、CO、塩化メチレン(CHCl)、メタン(CH)、CFI、クロロホルム(CHCl)が、エッチャントとして用いられてもよい。窒化物でのエッチングを促進するために、これらのガス混合物に、N含有ガス(NHなど)、硫化水素(HS)、シラン(SiH)、ジシラン(SiH)、プロペン(C)、酸化窒素(NO)、H、硝酸(HNO)など、その他のガスを追加または組み合わせてもよいし、発生する蒸着を調節するためにOを追加または組み合わせてもよい。したがって、例えば、いくつかの可能なガス混合物レシピは、CF、O、および、Nの混合物、もしくは、CF、CHF、および、Oの混合物、もしくは、CF、COS、および、Nの混合物、もしくは、CFおよびCOの混合物、もしくは、CFおよびCHの混合物、ならびに、すべてのその他の置き換えであってよい。このように、酸素および窒素の両方が望まれる場合があるので、例えば、CFおよびHOの組合せにおけるHOなど、誘電体をエッチングするための非伝統的な反応物質を用いることも可能でありうる。HOは室温で通常は気体ではないので、HOの入力に対応するために、いくつかのハードウェアの変更が必要とされうる。上述したこれらの組合せのいずれも、室温では十分に重合しないので、高アスペクト比誘電体構造をエッチングするために、通常は利用されえない。しかしながら、極低温では、これらのリーンな化学物質でも、極低温で表面に凝縮する可能性が高いので、側壁に対して或る程度の保護を提供しうる。したがって、通常はエッチャントであると考えられるかかる化学物質も、極低温では蒸着するかまたは側壁を不動態化しうる。
さらに、第2原理に関して:前の段落では、炭素を含むよりリーンな化学物質に焦点を当てた。しかし、ガスが不動態化として炭素を含まない場合でも、極低温では、ガスが側壁を保護する可能性が高いので、極低温では、室温では通常用いられないが側壁不動態化に利用できる別の化学物質群がある。必要とされる蒸着はそれほど多くないので、酸素および/または窒素を伴うシリコンが、以下のハロゲン含有化学物質混合物を用いてエッチングされてよい:BClと、塩素(Cl)またはHBrとの混合物、もしくは、Clと、NまたはCFまたはBrまたはCOSまたは窒化シリコンエッチングのためのH源としてのSiHとの混合物。いくつかの実施形態において、ヨウ素が、ハロゲンとして用いられてもよい。BClは、エッチングをブロックするSiOBClの表面膜を形成することから、室温では酸化物を容易にエッチングしないので、通常は、室温で誘電体をエッチングするためには用いられない。しかしながら、低温では、BCl蒸着が実際に低温で減少することがわかっている。この場合、BClエッチングは、付着係数の増大ではなく、反応が遅いことによって起きる。結果として、BClは、室温で通常は蒸着するが、極低温でエッチングして揮発性のBCl種を生成する。これは、極低温でのエッチングに適しうるが室温では適していない化学物質の別の例である。BClのような種類の他の化学物質は、MgCl、PdCl、および、TiClを含みうる。
第2の原理は、別の結果を提供する。低温での付着係数の増大について上述した。これは、分子が側壁を下りていく前にフィーチャの上部に、または、フィーチャのエッチフロントに付着する傾向があることを意味する。しかしながら、分子が十分に小さいかまたは蒸着しない場合には、その分子は、フィーチャの底部に到達しうる。具体的には、フッ化炭素の蒸着について、エッチング種(イオンまたは分子)が、F、フッ化炭素(CF)、ジフルオロメタン(CF)である傾向にあることが知られている。これらの種は、重合しないほど十分に小さく、その代わりに、表面に到達した場合にエッチングする可能性が高い。高アスペクト比のフィーチャが低アスペクト比のフィーチャよりも早く速くエッチングする逆反応性イオンエッチング(RIE)ラグ現象においては、高アスペクト比は、小粒子に対する一種のフィルタとして機能することが知られている。逆RIEは、小粒子のみがフィーチャの底部に到達することによって引き起こされる。逆RIEは、蒸着が少ないことによって底部でエッチング速度を増大させることと、より大きい種の付着が起きて蒸着膜を形成する上部でマスクを保護することと、の両方の選択に役立ちうる。
第2原理の意味することは、高フッ素源を有するガスを利用することが、高アスペクト比誘電体エッチングにとって有利であることを示す。室温で典型的に用いられるCおよびCは、非常に低濃度のこれらのガスが、F、CF、または、CFの小粒子に断片化されるので、良好なF源ではない。その代わり、極低温では、CおよびC中の大きい種が、全く反応物質を底部に到達させることなしに、フィーチャの上部に付着し、エッチングをブロックする可能性が高い。F(ラジカル)源に断片化するガスのタイプは、研究室で容易に入手できるものを含む:CF、SF、NF、XeF、六フッ化タングステン(WF)、SiF、五フッ化タンタル(TaF)、七フッ化ヨウ素(IF)、フッ化水素(HF)(蒸気またはプラズマ内で間接的に生成されたもの)。より一般的には、+5以上に荷電した金属(金属ハロゲン化物など)が、より揮発性であり、プラズマを介して表面に供給されうる。したがって、多くの五フッ化物は、気体である傾向にあり、F生成プラズマの良好な候補でありうる。この種類の五フッ化物ガスは、さらに、五フッ化塩素(ClF)、五フッ化臭素(BrF)、五フッ化ヒ素(AsF)、五フッ化窒素(NF)、五フッ化リン(PF)、五フッ化ニオブ(NbF)、五フッ化ビスマス(BiF)、および、ウラン(UF)を含む。これらの一部(BiF)の利点は、側壁も保護できるポリマも形成する。このアプローチは、同じ理由で塩素含有種と共に作用してもよい。SiCl、CrOCl、SiCl、四塩化タンタル(TaCl)、四塩化ハフニウム(HfCl)、塩化チタン(TiCl(l))、四塩化チタン(TiCl(l))、塩化コバルト(CoCl(l))などが、その他の選択肢である。
上述したこれらのガスの一部は、容易に利用できるが、WF、TiCl、および、TiClなど、蒸着プラットフォームでより普通に見られるので、誘電体または任意のエッチングプラットフォームではめったに用いられない。実際、これらの一部は、エッチングでは、エッチング種ではなく、副生成物として知られている。例えば、WFは、SFまたはCFプラズマでのタングステン(W)のエッチングの副生成物である。TiClおよびTaClおよびHfClは、ClまたはBClプラズマでのチタン(Ti)、タンタル(Ta)、窒化チタン(TiN)、および、窒化タンタル(TaN)またはハフニウム(Hf)のエッチングの副生成物である。様々な実施形態は、CF、SF、NF、XeF、WF、SiF、TaF、IF、HF、ClF、BrF、AsF、NF、PF、NbF、BiF、UF、WF、TiCl、および、TiClのようなかかるガスを用いて、誘電体エッチングのための高FまたはCl種を供給する。Cl種は、あまり効果的ではない場合がある。具体的には、WF、TaCl、および、HfClは、W、Ta、Hf、ニオブ(Nb)、レニウム(Re)が、非常に硬いことで知られる高融点金属であることから、さらなる利点を提供しうる。上述のように、マスクは、Cである傾向がある。硬い種がCにドープされた場合、マスクは強化されうる。したがって、例えば、WドープされたCは、非晶質Cよりも硬い。したがって、エッチング処理が、WF、TaCl、または、HfClを用いる場合、W、Ta、または、Hfが、マスク内に注入される。注入は、マスクを硬くすると共に選択比を大きくするさらなる利点を有することが好ましい。Fは、ClまたはBrよりも効果的である可能性があるので。好ましいエッチングガスは、WFまたはTaFである。WFまたはTaFは、両方とも室温で気体であり、プラズマに挿入するのが容易である。高融点金属に加えて、BおよびCの両方も、非常に硬く、非晶質炭素マスクを硬くまたは再び硬くすることができる。したがって、CF、三フッ化ホウ素(BF)、および、三臭化ホウ素(BBr)が、様々な実施形態において、エッチャント成分ガスとして用いられてよい。フッ化物生成エッチングガスについて、好ましいエッチングガスは、Fラジカルを供給し、かなり大きい分子である。したがって、六フッ素が、四フッ素よりも好ましい。例えば、WFおよびTaFは、SiClよりも好ましい。これらのガスがOを除去できる場合、これらのガスは、CまたはH含有ガスと組み合わせることができる。
上述のように、これらのガスの一部は、蒸着処理で用いられる。これらのガスは、フィーチャの底部のエッチフロントではなく、フィーチャの上部に蒸着しうる。一実施形態において、エッチングは、フィーチャの上部に意図的に蒸着することによって、さらに強化されてもよい。例えば、WFまたはTiClまたはTaFのエッチングガスを用いると、例えば、WFおよびHの化学物質もしくはWFおよびSiHの化学物質を用いて、ALDでなされるように、フィーチャの上部のマスク上に金属を(注入/ドープではなく)蒸着することができる。FおよびHだけがフィーチャの底部に到達してエッチングする一方で、蒸着物はフィーチャの上部に付着して蒸着すると考えられる。これは、OおよびNのエッチングに役立ちうるHを、HOまたはNHとして供給する方法でもある。別の例では、Taが、TaFを用いて蒸着される。Taは、非常に硬い材料なので、マスクを硬くするために利用できる。Tiは、適切な前駆体と共にTiClを用いて蒸着されてよい。
第3原理は、以下の通りである:室温でのSiOエッチングは、通常、Fだけでは機能せず、C、B、または、Hも必要とするが、一実施形態は、極低温で、C、B、または、Hを必要とせずに、FだけでSiOをエッチングする。Fが室温でSiOをエッチングするために、C、B、または、Hを必要とする理由は、フルオロニウムジオレート(FO)が室温で揮発性(沸点は-144℃)であることである。二フッ化酸素(OF)は、ラジカルメカニズムを介して酸素およびフッ素に分解する。プラズマ内で、これは、さらに急速に起こりうる。したがって、OFは安定ではない。一実施形態は、極低温を用いて、安定したOF蒸気を供給する。次いで、極低温で、SiOが、C、B、H添加剤を追加せずに、F含有ガスでエッチングされる。また、プラズマOの暴露不足は、優先的にスパッタリングされることが知られている。そうして、表面が、より金属のようになる。したがって、一実施形態は、極低温で、フッ素含有エッチングガス(SFなど)を含む成分でSiOをエッチングするが、通常は、かかるガスは、シリコンだけのためのものであり、SiOをエッチングすることはできない。
第4原理は、以下の通りである:別のアプローチにおいて、非極低温でのエッチャントは、極低温では不動態化剤であることが予想外にわかったことがわかっている。例えば、SFは、非極低温処理ではエッチャントとして用いられる。しかしながら、SFは、極低温ではエッチャントではなく不動態化剤のように機能することがわかっている。非極低温で不動態化を提供しない他の分子が、極低温で不動態化を提供する。例えば、上述のように、水は、極低温で不動態化成分でありうる。アミンおよびSOは、極低温で不動態化剤としても利用されうる。COは、極低温で不動態化剤として利用できることがわかっている。COは、結晶を形成する可能性が少なく、その代わりにどちらかといえばスラリの形態を取るので、望ましい不動態化剤でありうる。極低温でのその他の不動態化剤は、COS、CO、SF由来のS、または、SiFでありうる。
別の実施形態は、極低温で原子層エッチング(ALE)または原子層蒸着(ALD)を提供する。極低温ALEの一実施形態において、化学反応物質がステップAで原子層エッチングガスとして供給され、ここで、ステップBは、副生成物を脱着するために熱またはイオンエネルギまたは別のタイプのエネルギを供給する。具体的には、ステップAで起きる任意のエッチングが非理想的で望ましくないので、ALEのステップAにおいて、極低温が、任意のエッチングを抑制するために用いられる。その時、多くの反応物質が、吸着しうるが、室温ではエッチングしない。室温で自発的にエッチングするかなり多くの反応物質が存在する。これの最もよく知られたケースは、フッ素の存在下でのシリコンが室温で自発的にSiFを形成するケースである。極低温を用いることにより、この反応は抑制される。様々な実施形態が、このアプローチを拡張する。一実施形態において、酸化スズ(SnO)は、室温でHで自発的にエッチングするため、室温でこれをALEプロセスに変化させるのは非常に困難である。しかしながら、-70℃と推定される極低温にすることにより、この反応は抑制され、ALEプロセスを成功させることができると考えられる。
ALEは、HARにとって有利でありうる。ALEでは、一実施形態において、第2ステップは、アルゴンのみを供給する。アルゴンだけで、実際に、非晶質炭素膜をよりダイヤモンド状のものに強化できることが知られている。したがって、マスクを強化するためのアルゴンのみのプラズマの間欠的な利用は、高アスペクト比エッチング処理で用いることができる。かかる処理は、一実施形態においてALDで用いられてもよい。
さらに、より硬い材料が、ALEを用いてより容易にエッチングされることがわかった。極低温でALEを実行することにより、極低温が、材料の表面結合エネルギを変えることなしに、効果的にエッチングされる材料をより硬い材料にする。これは、材料上へのより容易なALEを提供する。一実施形態において、化学反応ステップAは、極低温で実行されて、改質層を提供し、ステップBにおける活性化のためのイオンエネルギの利用も、極低温でなされて、改質層を活性化させる。別の実施形態において、化学反応ステップAは、極低温で実行され、活性化ステップBは、より高い温度(イオンを伴う)またはさらには熱的に行われ、ここで、熱がエネルギ源として利用される。一実施形態において、基板は、ステップAが極低温のチャンバ内で実行され、ステップBが非極低温のチャンバ内で実行されるように、各ステップのために2つの異なるチャンバの間で移動される。別の実施形態において、ステップAは極低温で実行され、活性化ステップBは加熱ランプの下で実行され、ここで、加熱ランプは、熱エネルギが必要とされる小空間に熱エネルギを提供する。
極低温がALDに用いられる実施形態において、第1前駆体が、原子層蒸着ガスとして供給され、ステップA中に極低温で蒸着されてよく、第2前駆体が、ステップB中に極低温で蒸着されてよい。通常、これは、前駆体の吸着が通常は昇温を必要とすることから、極低温では行われない。しかしながら、プラズマが前駆体の反応性を高めるために用いられる場合、極低温を用いて、その他の熱的に活性化される表面反応を回避することができる。基板上への前駆体の潜在的な凝縮が問題になる。凝縮は、自己制限的ではない。したがって、温度範囲は、極低温と適合してもしなくてもよい。範囲が極低温と適合する可能性は、プラズマが用いられる場合に大きくなる。

図2は、一実施形態で利用できるエッチングリアクタ200を示す概略図である。1以上の実施形態において、エッチングリアクタ200が、チャンバ壁252によって囲まれたエッチングチャンバ209内に、ガス流入口を提供するガス分配プレート206と、静電チャック(ESC)208とを備える。エッチングチャンバ209内で、スタック204が、ESC208上に配置される。ESC208は、ESC源248からバイアスを供給しうる。エッチングガス源210が、ガス分配プレート206を通してエッチングチャンバ209に接続されている。ESC温度コントローラ250が、冷却剤215を冷やす冷却器214に接続されている。この実施形態において、冷却器214は、ESC208の中または近くにある流路217へ冷却剤215を供給する。高周波(RF)源230が、RF電力を下側電極および/または上側電極へ供給し、それらの電極は、この実施形態においては、それぞれ、ESC208およびガス分配プレート206である。例示的実施形態において、400キロヘルツ(kHz)、60メガヘルツ(MHz)、および、任意選択的に2MHz、27MHzの電源が、RF源230およびESC源248を構成する。この実施形態においては、上側電極が接地されている。この実施形態においては、各周波数に対して1つの発生器が提供されている。別の実施形態において、複数の発生器が、別個のRF源内にあってもよいし、別個のRF発生器が、異なる電極に接続されてもよい。例えば、上側電極は、異なるRF源に接続された内側および外側電極を有してよい。RF源および電極の他の構成が、他の実施形態で用いられてもよい。コントローラ235が、RF源230、ESC源248、排気ポンプ220、および、エッチングガス源210に制御可能に接続されている。かかるエッチングチャンバの一例は、カリフォルニア州フレモントのラムリサーチ社製 のFlex(商標)エッチングシステムである。処理チャンバは、CCP(容量結合型プラズマ)リアクタまたはICP(誘導結合プラズマ)リアクタであってよい。
図3は、実施形態で用いられるコントローラ235を実装するのに適切なコンピュータシステム300を示すハイレベルブロック図である。コンピュータシステム300は、集積回路、プリント基板、および、小型携帯デバイスから大型スーパコンピュータまで、多くの物理的形態を有してよい。コンピュータシステム300は、1以上のプロセッサ302を備えており、さらに、電子ディスプレイデバイス304(画像、テキスト、および、その他のデータを表示するためのもの)と、メインメモリ306(例えば、ランダムアクセスメモリ(RAM))、ストレージデバイス308(例えば、ハードディスクドライブ)と、リムーバブルストレージデバイス310(例えば、光学ディスクドライブ)と、ユーザインターフェースデバイス312(例えば、キーボード、タッチスクリーン、キーパッド、マウス、または、その他のポインティングデバイスなど)と、通信インターフェース314(例えば、無線ネットワークインターフェース)と、を備えてもよい。通信インターフェース314は、リンクを介してコンピュータシステム300および外部デバイスの間でソフトウェアおよびデータを転送することを可能にする。システムは、さらに、上述のデバイス/モジュールが接続される通信インフラ316(例えば、通信バス、クロスオーバーバー、または、ネットワーク)を備えてもよい。
通信インターフェース314を介して転送される情報は、電子信号、電磁信号、光信号、または、信号を搬送する通信リンクを介して通信インターフェース314によって受信できるその他の信号など、信号の形態であってよく、電線すなわちケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波リンク、および/または、通信チャネルを用いて実施されてよい。かかる通信インターフェース314を用いて、1以上のプロセッサ302は、上述の方法のステップを実行する際に、ネットワークから情報を受信、または、ネットワークに情報を出力しうることが想定される。さらに、方法の実施形態は、プロセッサだけで実行されてもよいし、インターネットなどのネットワークを介して、処理の一部を分担する遠隔プロセッサと協働で実行されてもよい。
「非一時的なコンピュータ読み取り可能媒体」という用語は、一般に、メインメモリ、二次メモリ、リムーバブルストレージ、および、ストレージデバイスなどのメディア(ハードディスク、フラッシュメモリ、ディスクドライブメモリ、CD-ROM、および、その他の形態の持続性メモリなど)を指すために用いられ、搬送波または信号など、一時的な対象を網羅すると解釈されるべきではない。コンピュータコードの例としては、コンパイラによって生成されたコードなどのマシンコードや、インタープリタを用いてコンピュータによって実行される高級言語コードを含むファイルが挙げられる。コンピュータ読み取り可能な媒体は、搬送波で具現化されたコンピュータデータ信号によって転送されると共にプロセッサが実行可能な一連の命令を表すコンピュータコードであってもよい。
例示的実施形態において、スタックが、エッチングチャンバ内に配置される(ステップ104)。図4Aは、スタック204の概略断面図である。この実施形態において、スタック204は、パターニング済みマスク416の下に配置された複数の二重層412の下に基板408を備える。この例では、1以上の層が、基板408と複数の二重層412との間、もしくは、複数の二重層412とパターニング済みマスク416との間に配置されてよい。この例において、パターニング済みマスク416は、非晶質炭素などの炭素含有パターニング済みマスクである。この実施形態は、複数の二重層412の上方にもパターニング済みマスク416の上方にもシリコン含有マスクを持たない。この例において、パターニング済みマスクのパターンは、高アスペクト比コンタクトのためのマスクフィーチャ420を提供する。いくつかの実施形態において、マスクフィーチャ420は、スタック204がエッチングチャンバ209内に配置される前に形成される。別の実施形態において、マスクフィーチャ420は、スタック204がエッチングチャンバ209内にある間に形成される。この実施形態において、各二重層412は、酸化シリコン層424および窒化シリコン層428の二重層である。
スタック204がエッチングチャンバ209内に配置された後、スタック204は、-20℃未満の冷却剤温度の冷却剤を用いて冷却される(ステップ108)。エッチングガスが、エッチングチャンバ209内に流される(ステップ112)。この例において、エッチングガスは、CFである。この例では、5~60mTorrの圧力が提供される。エッチングガスは、エッチングプラズマ化される(ステップ116)。これは、200~8000ワットで60MHzの周波数の励起RFを提供することによって達成されてよい。スタック204は、プラズマに暴露される(ステップ120)。少なくとも約400ボルトの大きさのバイアスが供給される(ステップ124)。この実施形態において、高いバイアスは、2kW~18kWで400kHzの周波数を持つRFをESC源248によってESC208に供給することによって供給される。バイアスは、スタック204に向かってイオンを加速させることで、炭素含有パターニング済みマスク416に対して複数の二重層412に高アスペクト比エッチングフィーチャの選択的エッチングを引き起こす(ステップ128)。プラズマは、180~3600秒間維持される。エッチングは、酸化シリコン層424および窒化シリコン層428の両方をエッチングすることができる。エッチングが完了した後、別の処理が、スタック204に実行されてもよい。次いで、スタック204は、エッチングチャンバ209から取り出される(ステップ132)。
図4Bは、コンタクト432がエッチングされた後のスタック204の断面図である。コンタクト432は、高アスペクト比コンタクトである。好ましくは、高アスペクト比コンタクト432は、高さ対クリティカルディメンション(CD)幅のアスペクト比が20:1より大きく、ここで、この実施形態において、CDは、フィーチャの上部で測定される。別の実施形態では、高さ対幅のアスペクト比が50:1より大きくてもよい。エッチング処理は、高アスペクト比フィーチャのエッチングの際に、5:1より大きい選択比で非晶質炭素に対して酸化シリコン層424および窒化シリコン層428を選択的にエッチングすることができる。結果として得られるフィーチャは、ボーイング、ストリエーション、歪み、キャッピング、および、テーパリングも低減される。さらに、この実施形態は、ポリシリコンなどのシリコン含有マスクを必要とせずに、非晶質炭素などの炭素含有パターニング済みマスクの利用を可能にする。シリコン含有マスクの必要性をなくすことで、コストおよび欠陥が削減される。
エッチングを用いる以前の処理は、スタックが-20℃より高い温度で処理され、エッチングして側壁保護を提供するためにフッ化炭素化学物質に依存していた。かかる処理では、結果として、マスク対酸化シリコンおよび窒化シリコンのエッチング選択比が5:1未満になっていた。以前の処理のための側壁保護は、ポリマ蒸着によって提供されていた。ポリマ蒸着は、より高濃度の炭素が側壁蒸着を増大させることで炭素濃度によって、そして、より高濃度の酸素が蒸着されたポリマを消費することで酸素によって、制御されていた。より高い濃度の酸素は、マスクの消費も増大させる。一部の以前の処理は、シリコン含有マスクを利用した。上記の実施形態は、従来のアプローチと比較して、エッチング速度を増大させ、コンタクト形状/ストリエーションを改善する。
いくつかの実施形態において、-20℃未満の冷却剤温度を有する冷却剤215をスタック204に提供するために、冷却剤は、-60℃未満の冷却剤温度まで冷却される。別の実施形態において、冷却剤215は、-30℃~-200℃の間の冷却剤温度まで冷却される。別の実施形態において、冷却剤215は、約-40℃~約-200℃の間の冷却剤温度まで冷却される。いくつかの実施形態において、スタックは、-30℃~-200℃の間の温度まで冷却される。明細書および特許請求の範囲において、極低温でエッチングを実行することは、-20℃未満の温度の冷却剤を用いてエッチングを実行することとして定義される。より好ましくは、極低温は、-20℃~-150℃の間の温度の冷却剤を利用する。より好ましくは、極低温は、-60℃未満の温度の冷却剤を利用する。一般に、極低温でエッチングを実行することは、上記の範囲の1つの冷却剤を有する。いくつかの実施形態において、極低温での動作は、動作の間の或る時点にスタック204を-20℃未満の温度まで冷却する。別の実施形態において、極低温での動作は、動作全体にわたって-20℃未満の温度にスタック204を維持する。
いくつかの実施形態において、エッチングガスは、さらに、遊離フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分の内の1以上を含む。遊離フッ素供給成分は、NFおよび六フッ化硫黄(SF)など、通常はプラズマ内で分解して遊離フッ素を供給する成分として定義される。水素含有成分は、H、CHF、および、ジフルオロメタン(CH)であることが好ましい。
ONONスタックは、3D NANDメモリデバイスの製造において、フィーチャ(コンタクトホール、ライン、または、トレンチなど)を形成するためにエッチングされてよい。別の実施形態では、M0CおよびM0Aで用いられるコンタクトホールをエッチングしてもよく、かかるコンタクトホールは、3D NANDジャンクションを制御するために用いられる第1金属コンタクトである。別の実施形態は、ダイナミックランダムアクセスメモリ(DRAM)キャパシタエッチングに利用されてもよい。別の実施形態は、酸化シリコンおよびポリシリコンの二重層(OPOP)をエッチングするために用いられてもよい。実施形態は、20ミクロンより深いエッチング深さを提供する。別の実施形態において、エッチング深さは、3ミクロンより深い。かかる実施形態は、1ミクロン未満の厚さの単一非晶質炭素マスクを用いて単一のエッチングステップで酸化シリコンおよび窒化シリコンの少なくとも48の二重層のエッチングを可能にする。さらに、コンタクトは、30:1より大きいエッチング深さ対ネックのアスペクト比を有することが好ましい。
いくつかの実施形態において、スタックは、酸化シリコンまたは窒化シリコンの単一層であってよい。別の実施形態において、スタックは、他のシリコン含有材料の単一層または複数層であってもよい。
上記の実施形態は、少なくとも400ボルトの大きさのバイアスを利用する。少なくとも1000ボルトの大きさのバイアスが、エッチングを改善することがわかっている。少なくとも2000ボルトの大きさのバイアスが、エッチングをさらに改善すると考えられる。理論に縛られることなく、より高いバイアスは、他のフィーチャを利用しつつ、より高いアスペクト比のエッチングを可能にし、非晶質炭素マスクの利用と、ストリエーションおよびボーイングの低減とを可能にすると考えられる。
いくつかの実施形態において、液体窒素が、冷却を提供するためにチャックまたは下部電極に流される冷却剤として利用される。別の実施形態において、デラウェア州ウィルミントンのDuPont社製のVertel Sinera(商標)が、冷却剤として利用されてもよい。
ボーイングは、通常、コンタクトのエッチングにおける課題であり、ここで、フィーチャは、円筒形であり、円形の断面を有しうる。したがって、様々な実施形態において、フィーチャは、円形の断面を有するコンタクトである。別の実施形態において、フィーチャは、楕円形、四角形、および、その他の多角形など、その他の断面を有してもよい。ボーイングを低減することにより、エッチングフィーチャは、より円筒形の形状を有するようになる。別の実施形態において、フィーチャは、ライン、ステップ、または、その他の形状であってもよい。別の実施形態は、シリコン含有マスクまたは金属含有マスクの内の1以上を有してよい。様々な実施形態におけるハロゲンは、フッ素、臭素、または、ヨウ素であることが好ましい。
以上、いくつかの好ましい実施形態を参照しつつ本開示について説明したが、本開示の範囲内で、様々な代替物、変形物、置換物、および、等価物が存在する。また、本開示の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本開示の真の趣旨および範囲内に含まれる代替物、変形物、置換物、および、等価物の全てを網羅するものとして解釈される。
[適用例1]エッチングチャンバ内でパターニング済みマスクの下方のスタックにフィーチャをエッチングするための方法であって、
a)冷却剤で前記スタックを冷却し、冷却剤温度が-20℃未満であり、
b)前記エッチングチャンバ内にエッチングガスを流し、
c)前記エッチングガスからプラズマを生成し、
d)前記パターニング済みマスクに対して前記スタック内のフィーチャを選択的にエッチングすること、
を備える、方法。
[適用例2]適用例1に記載の方法であって、さらに、少なくとも400ボルトの大きさのバイアスを供給することを備える、方法。
[適用例3]適用例1に記載の方法であって、前記エッチングガスは、酸素を含まない、方法。
[適用例4]適用例1に記載の方法であって、前記エッチングガスは、エッチャント成分を含み、前記エッチャント成分は、CF 、SF 、NF 、XeF 、WF 、SiF 、TaF 、IF 、HF、ClF 、BrF 、AsF 、NF 、PF 、NbF 、BiF 、UF 、SiCl 、CrO Cl 、SiCl 、TaCl 、HfCl 、TiCl (l)、TiCl (l)、CoCl (l)、TiCl 、および、TiCl 、の内の少なくとも1つを含む、方法。
[適用例5]適用例1に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、CF 、CHF 、CH F、CCl 、CF I、CBr 、C HF 、C Br、H 、O 、H O、H 、BCl 、NH 、COS、CO、SF 、および、SiF 、の内の少なくとも1つを含む、方法。
[適用例6]適用例1に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、CrO Cl 、SiCl 、SOCl 、TiCl 、TiCl 、および、CoCl 、の内の少なくとも1つを含む、方法。
[適用例7]適用例1に記載の方法であって、前記スタックは、-20℃未満の温度に冷却される、方法。
[適用例8]適用例1に記載の方法であって、前記スタックは、-60℃未満の温度に冷却される、方法。
[適用例9]適用例1に記載の方法であって、前記エッチングガスは、原子層エッチングガスまたは原子層蒸着ガスであり、前記エッチングガスからの前記プラズマは、前記スタックの層を改質して、改質層を提供し、
前記方法は、さらに、
e)前記プラズマの生成を停止し、
f)前記プラズマの生成を停止した後に、前記スタックの前記改質層を活性化させること、
を備える、方法。
[適用例10]適用例9に記載の方法であって、前記b)からf)は、複数回繰り返される、方法。
[適用例11]適用例10に記載の方法であって、前記スタックの前記改質層を活性化させることは、前記改質層を加熱し、前記改質層に照射を行い、または、前記改質層と化学的に反応するようにガスを流すこと、の内の少なくとも1つを含む、方法。
[適用例12]適用例1に記載の方法であって、さらに、少なくとも1000ボルトの大きさのバイアスを供給することを備える、方法。
[適用例13]適用例1に記載の方法であって、前記エッチングガスは、フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分、の内の少なくとも1つを含む、方法。
[適用例14]適用例1に記載の方法であって、前記フィーチャは、20:1より大きい高さ対幅のアスペクト比を有する、方法。
[適用例15]適用例1に記載の方法であって、前記エッチングガスは、金属ハロゲン化物ガスを含む、方法。
[適用例16]適用例1に記載の方法であって、前記スタックは、誘電体層を含む、方法。
[適用例17]適用例1に記載の方法であって、前記スタックは、窒化シリコン、炭化シリコン、または、酸化シリコンの少なくとも1つの層を備える、方法。

Claims (19)

  1. エッチングチャンバ内でパターニング済みマスクの下方のスタックにフィーチャをエッチングするための方法であって、
    a)冷却剤で前記スタックを冷却し、冷却剤温度が-20℃未満であり、
    b)前記エッチングチャンバ内にエッチングガスを流し、
    c)前記エッチングガスからプラズマを生成し、
    d)前記パターニング済みマスクに対して前記スタック内のフィーチャを選択的にエッチングすること、を備え、
    前記エッチングガスは、原子層エッチングガスまたは原子層蒸着ガスであり、前記エッチングガスからの前記プラズマは、前記スタックの層を改質して、改質層を提供し、
    前記方法は、さらに、
    e)前記プラズマの生成を停止し、
    f)前記プラズマの生成を停止した後に、前記スタックの前記改質層を活性化させること、
    を備える、方法。
  2. 請求項1に記載の方法であって、さらに、少なくとも400ボルトの大きさのバイアスを供給することを備える、方法。
  3. 請求項1に記載の方法であって、前記エッチングガスは、酸素を含まない、方法。
  4. 請求項1に記載の方法であって、前記エッチングガスは、エッチャント成分を含み、前記エッチャント成分は、CF、SF、NF、XeF、WF、SiF、TaF、IF、HF、ClF、BrF、AsF、NF、PF、NbF、BiF、UF、SiCl、CrOCl、SiCl、TaCl、HfCl、TiCl(l)、TiCl(l)、CoCl(l)、TiCl、および、TiCl、の内の少なくとも1つを含む、方法。
  5. 請求項1に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、CF、CHF、CHF、CCl、CFI、CBr、CHF、CBr、H、O、HO、H、BCl、NH、COS、CO、SF、および、SiF、の内の少なくとも1つを含む、方法。
  6. 請求項1に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、CrOCl、SiCl、SOCl、TiCl、TiCl、および、CoCl、の内の少なくとも1つを含む、方法。
  7. 請求項1に記載の方法であって、前記スタックは、-20℃未満の温度に冷却される、方法。
  8. 請求項1に記載の方法であって、前記スタックは、-60℃未満の温度に冷却される、方法。
  9. 請求項1に記載の方法であって、前記b)からf)は、複数回繰り返される、方法。
  10. 請求項9に記載の方法であって、前記スタックの前記改質層を活性化させることは、前記改質層を加熱し、前記改質層に照射を行い、または、前記改質層と化学的に反応するようにガスを流すこと、の内の少なくとも1つを含む、方法。
  11. 請求項1に記載の方法であって、さらに、少なくとも1000ボルトの大きさのバイアスを供給することを備える、方法。
  12. 請求項1に記載の方法であって、前記エッチングガスは、フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分、の内の少なくとも1つを含む、方法。
  13. 請求項1に記載の方法であって、前記フィーチャは、20:1より大きい高さ対幅のアスペクト比を有する、方法。
  14. 請求項1に記載の方法であって、前記エッチングガスは、金属ハロゲン化物ガスを含む、方法。
  15. 請求項1に記載の方法であって、前記スタックは、誘電体層を含む、方法。
  16. 請求項1に記載の方法であって、前記スタックは、窒化シリコン、炭化シリコン、または、酸化シリコンの少なくとも1つの層を備える、方法。
  17. エッチングリアクタであって、
    エッチングチャンバと、
    ウエハを支持するための静電チャックと、
    前記静電チャックに冷却剤を供給するための冷却剤流路と、
    冷却剤を-20℃未満の温度に冷却できる、冷却剤を冷やすための冷却器と、
    前記エッチングチャンバにエッチングガスを供給するためのエッチングガス源と、
    エッチングチャンバにRF電力を供給するためのRF電源と、
    前記RF電源、前記エッチングガス源、および前記冷却器に制御可能に接続されているコントローラであって、
    a)前記冷却剤を-20℃未満の冷却剤温度まで冷却することを前記冷却器に行わせ、
    b)前記エッチングチャンバにエッチングガスを流し、
    c)前記エッチングガスからプラズマを生成させて、パターニング済みマスクに対してフィーチャを選択的にエッチングするように構成されている、コントローラと、を備え、
    前記エッチングガスは、原子層エッチングガスまたは原子層蒸着ガスであり、前記エッチングガスからの前記プラズマは、前記エッチングチャンバ内に配置されているスタックの層を改質して、改質層を提供し、
    前記コントローラは、さらに、
    e)前記プラズマの生成を停止し、
    f)前記プラズマの生成を停止した後に、前記スタックの前記改質層を活性化させるように構成されている、
    エッチングリアクタ。
  18. 請求項17に記載のエッチングリアクタであって、
    前記コントローラは、さらに、前記静電チャックに、少なくとも400ボルトの大きさのバイアスを供給させるように構成されている、エッチングリアクタ。
  19. 請求項17に記載のエッチングリアクタであって、
    前記コントローラは、さらに、前記冷却器に、前記冷却剤を-60℃未満の冷却剤温度に冷却させるように構成されている、エッチングリアクタ。
JP2020547224A 2018-03-16 2019-03-12 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 Active JP7366918B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023175617A JP2023179650A (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024016041A JP2024050812A (ja) 2018-03-16 2024-02-06 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862644095P 2018-03-16 2018-03-16
US62/644,095 2018-03-16
PCT/US2019/021761 WO2019178030A1 (en) 2018-03-16 2019-03-12 Plasma etching chemistries of high aspect ratio features in dielectrics

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023175617A Division JP2023179650A (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Publications (3)

Publication Number Publication Date
JP2021515988A JP2021515988A (ja) 2021-06-24
JPWO2019178030A5 JPWO2019178030A5 (ja) 2022-03-11
JP7366918B2 true JP7366918B2 (ja) 2023-10-23

Family

ID=67907247

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020547224A Active JP7366918B2 (ja) 2018-03-16 2019-03-12 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2023175617A Pending JP2023179650A (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024016041A Pending JP2024050812A (ja) 2018-03-16 2024-02-06 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023175617A Pending JP2023179650A (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024016041A Pending JP2024050812A (ja) 2018-03-16 2024-02-06 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Country Status (5)

Country Link
US (2) US11594429B2 (ja)
JP (3) JP7366918B2 (ja)
KR (6) KR20200123481A (ja)
CN (1) CN111886678A (ja)
WO (1) WO2019178030A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
TW202030859A (zh) 2018-10-26 2020-08-16 美商蘭姆研究公司 三端子記憶體元件的自對準垂直集成
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
JP7343461B2 (ja) * 2019-11-08 2023-09-12 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN116169018A (zh) * 2019-11-08 2023-05-26 东京毅力科创株式会社 蚀刻方法
CN115039209A (zh) * 2019-12-31 2022-09-09 玛特森技术公司 用于硬掩模去除的系统和方法
JP7296912B2 (ja) * 2020-04-07 2023-06-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20220166316A (ko) * 2020-04-08 2022-12-16 램 리써치 코포레이션 준금속 (metalloid) 또는 금속 함유 하드마스크의 증착을 사용한 선택적인 에칭
JP6956288B2 (ja) * 2020-04-30 2021-11-02 東京エレクトロン株式会社 基板処理方法、プラズマ処理装置、及びエッチングガス組成物
US11087989B1 (en) * 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
TW202213505A (zh) * 2020-08-24 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
CN116034456A (zh) 2020-09-03 2023-04-28 应用材料公司 选择性各向异性金属蚀刻
US20220199418A1 (en) * 2020-12-17 2022-06-23 Tokyo Electron Limited Selective Etching with Fluorine, Oxygen and Noble Gas Containing Plasmas
KR20230134122A (ko) * 2021-01-27 2023-09-20 가부시끼가이샤 레조낙 금속 산화물의 패턴 형성 방법 및 반도체소자의 제조방법
JP2022150973A (ja) * 2021-03-26 2022-10-07 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11764215B2 (en) * 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
KR20240011600A (ko) * 2021-05-25 2024-01-26 램 리써치 코포레이션 3d-nand를 위한 고 종횡비 에칭을 위한 화학 물질
WO2023101915A1 (en) * 2021-12-01 2023-06-08 Lam Research Corporation Selective etch using fluorocarbon-based deposition of a metalloid or metal
JP7348672B2 (ja) 2021-12-03 2023-09-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
WO2023215385A1 (en) * 2022-05-05 2023-11-09 Lam Research Corporation Organochloride etch with passivation and profile control
US20240112919A1 (en) * 2022-09-29 2024-04-04 Tokyo Electron Limited Low-Temperature Etch
CN117810077A (zh) * 2022-09-29 2024-04-02 中微半导体设备(上海)股份有限公司 一种基片的刻蚀方法及其半导体器件
US20240128091A1 (en) * 2022-10-13 2024-04-18 Applied Materials, Inc. Dry etching with etch byproduct self-cleaning
CN115818580A (zh) * 2022-11-28 2023-03-21 华中科技大学 用介质阻挡放电等离子体来制备纳米硫材料的方法及产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110112A (ja) 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2014532988A (ja) 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 低k及びその他の誘電体膜をエッチングするための処理チャンバ
JP2017050529A (ja) 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017163032A (ja) 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
JP2017220649A (ja) 2016-06-10 2017-12-14 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669460B2 (ja) 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
JP2650970B2 (ja) * 1987-07-31 1997-09-10 株式会社日立製作所 ドライエッチング方法
JPH06326060A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 固体表面加工方法
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
US20070232070A1 (en) 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US9299580B2 (en) * 2014-08-19 2016-03-29 Applied Materials, Inc. High aspect ratio plasma etch for 3D NAND semiconductor applications
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
US10692880B2 (en) * 2016-12-27 2020-06-23 Applied Materials, Inc. 3D NAND high aspect ratio structure etch
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110112A (ja) 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2014532988A (ja) 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 低k及びその他の誘電体膜をエッチングするための処理チャンバ
JP2017050529A (ja) 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017163032A (ja) 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
JP2017220649A (ja) 2016-06-10 2017-12-14 東京エレクトロン株式会社 エッチング処理方法

Also Published As

Publication number Publication date
WO2019178030A1 (en) 2019-09-19
JP2023179650A (ja) 2023-12-19
KR20240037370A (ko) 2024-03-21
US20230187234A1 (en) 2023-06-15
CN111886678A (zh) 2020-11-03
JP2024050812A (ja) 2024-04-10
JP2021515988A (ja) 2021-06-24
KR20200123481A (ko) 2020-10-29
KR20240027863A (ko) 2024-03-04
KR20240039207A (ko) 2024-03-26
KR20240037371A (ko) 2024-03-21
KR20240037369A (ko) 2024-03-21
US20210005472A1 (en) 2021-01-07
US11594429B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
JP7366918B2 (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP6811284B2 (ja) 3d nandフラッシュメモリの製造方法
TWI781210B (zh) 用於蝕刻多個堆疊層之化學過程
TWI802376B (zh) 用於形成高深寬比之開口之方法、用於形成高深寬比之特徵之方法、及相關半導體裝置
JP6788177B2 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
US10658194B2 (en) Silicon-based deposition for semiconductor processing
JP6544215B2 (ja) ドライエッチング方法
Shinoda et al. Selective atomic-level etching using two heating procedures, infrared irradiation and ion bombardment, for next-generation semiconductor device manufacturing
TW202205364A (zh) 使用類金屬或含金屬硬遮罩的沉積之選擇性蝕刻
WO2020150100A1 (en) Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
US20220293430A1 (en) Isotropic silicon nitride removal
JP2024073512A (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024073515A (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024073513A (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024073514A (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
US20240178014A1 (en) Plasma etching chemistries of high aspect ratio features in dielectrics
Hayashi Recent development of Si chemical dry etching technologies
WO2023215040A1 (en) Co-deposition and etch process
WO2024081509A1 (en) Isotropic silicon nitride removal
KR20210019398A (ko) 에칭 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231011

R150 Certificate of patent or registration of utility model

Ref document number: 7366918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150