JP2024050812A - 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 - Google Patents

誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 Download PDF

Info

Publication number
JP2024050812A
JP2024050812A JP2024016041A JP2024016041A JP2024050812A JP 2024050812 A JP2024050812 A JP 2024050812A JP 2024016041 A JP2024016041 A JP 2024016041A JP 2024016041 A JP2024016041 A JP 2024016041A JP 2024050812 A JP2024050812 A JP 2024050812A
Authority
JP
Japan
Prior art keywords
etching
stack
etch
etching gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024016041A
Other languages
English (en)
Inventor
カナリク・ケレン・ジェイ．
J Kanarik Keren
タン・サマンサ・シャム－ファ
Siam-Hwa Tan Samantha
パン・ヤン
Yang Pan
マークス・ジェフリー
Jefferey Marks
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2024050812A publication Critical patent/JP2024050812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】エッチングチャンバ内でパターニング済みマスクの下のスタックにフィーチャをエッチングするための方法を提供する。【解決手段】半導体ウエハ上に半導体デバイスを形成する方法であって、チャンバ内にスタックをパターニング済みマスクの下方に配置配置し、スタックを－２０℃未満の冷却剤温度を有する冷却剤で冷却し、エッチングガスを、エッチングチャンバ内に流してプラズマ化してスタックをプラズマに暴露し、バイアスを、プラズマからスタックに向かってイオンを加速するために供給し、スタックをエッチングプラズマによって、パターニングされたマスクに対して選択的にエッチングし、半導体フィーチャを形成する。【選択図】図１

Description

関連出願への相互参照
本願は、２０１８年３月１６日出願の米国仮特許出願第６２／６４４，０９５号の利益を主張し、その仮特許出願は、参照によってすべての目的に対して本明細書に組み込まれる。
本開示は、半導体ウエハ上に半導体デバイスを形成する方法に関する。
例えば、半導体デバイスの形成において、エッチング層が、メモリホールまたはラインもしくはその他の半導体フィーチャを形成するためにエッチングされうる。一部の半導体デバイスは、例えば、ダイナミックアクセスランダムメモリ（ＤＲＡＭ）内のキャパシタを形成するために、単一の二酸化シリコン（ＳｉＯ）スタックをエッチングすることによって形成されうる。他の半導体デバイスは、交互の二酸化シリコン（酸化物）および窒化シリコン（窒化物）の二重層（ＯＮＯＮ）もしくは交互の二酸化シリコンおよびポリシリコンの二重層のスタックをエッチングすることによって形成されうる。かかるスタックは、メモリ用途および三次元“ｎｏｔ ａｎｄ”ゲート（３Ｄ ＮＡＮＤ）で用いられうる。本明細書で提供されている背景技術の記載は、本開示の背景を概略的に提示するためのものである。これらのスタックは、誘電体の比較的高アスペクト比（ＨＡＲ）のエッチングを必要とする傾向がある。高アスペクト比エッチングについて、望ましいエッチング特性の例は、マスク（非晶質炭素マスクなど）に対する高エッチング選択性、真っ直ぐなプロファイルでの低側壁エッチング、および、エッチフロントでの高エッチング速度である。ここに名を挙げられている発明者の業績は、この背景技術に記載された範囲において、出願時に従来技術として通常見なされえない記載の態様と共に、明示的にも黙示的にも本開示に対する従来技術として認められない。
上記を達成するために本開示の目的に従って、エッチングチャンバ内でパターニング済みマスクの下のスタックにフィーチャをエッチングするための方法が提供されている。スタックは、－２０℃未満の冷却剤温度を有する冷却剤で冷却される。エッチングガスが、エッチングチャンバ内に流される。プラズマが、エッチングガスから生成される。フィーチャが、パターニング済みマスクに対して選択的にスタック内にエッチングされる。
添付の図面を参照しつつ行う詳細な説明において、本開示の上述の特徴およびその他の特徴を詳述する。
添付の図面では、限定ではなく例示を目的として本開示を図示する。なお、これらの添付図面においては、同様の構成要素には同様の符号が付されている。
一実施形態のハイレベルフローチャート。
一実施形態で利用できるエッチングチャンバを示す概略図。
一実施形態の実施に利用できるコンピュータシステムを示す概略図。
一実施形態に従って処理されたスタックを示す概略断面図。 一実施形態に従って処理されたスタックを示す概略断面図。
以下では、添付図面に例示されたいくつかの好ましい実施形態を参照しつつ、本開示の詳細な説明を行う。以下の説明では、本開示の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本開示は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本開示が不必要に不明瞭となるのを避けるため、周知の処理ステップおよび／または構造については、詳細な説明を省略した。
図１は、一実施形態のハイレベルフローチャートである。本実施形態では、スタックが、エッチングチャンバ内に配置される（ステップ１０４）。スタックは、パターニング済みマスクの下方に配置される。スタックは、少なくとも１つの誘電体層を有する。スタックは、極低温の冷却剤である冷却剤によって冷却される（ステップ１０８）。エッチングガスが、エッチングチャンバ内にエッチングガスを流すことによって供給される（ステップ１１２）。エッチングガスは、エッチングプラズマ化される（ステップ１１６）。スタックは、プラズマに暴露される（ステップ１２０）。バイアスが、プラズマからスタックに向かってイオンを加速するために供給される（ステップ１２４）。スタックは、エッチングプラズマによって、パターニングされたマスクに対して選択的にエッチングされる（ステップ１２８）。スタックは、エッチングチャンバから取り出される（ステップ１３２）。
半導体デバイスを製造するためには、二酸化シリコンなどの半導体材料を通しての高アスペクト比構造のエッチングも、一般に必要とされる。高アスペクト比のエッチングは、等方性エッチングとは異なる、方向性（異方性）エッチングを必要とする。通常、方向性エッチングは、ウエハ表面と垂直に加速されたプラズマ中のイオンを用いて達成される。例えば、１０～５０００電子ボルト（ｅＶ）のバイアスを印加することで、プラズマに存在するイオンをウエハ表面に向かって加速させる。イオンは、プラズマエッチングを提供する。
本明細書および特許請求の範囲において、極低温という用語は、「コールドな（ｃｏｌｄ）」基板温度を指す。従来のエッチングで用いられる用語「コールド」は、－２０℃以下を意味する。極低温エッチングの歴史は、１９８８年にさかのぼり、シリコン材料について最も多く研究されている。シリコン高アスペクト比エッチングでは、方向性を維持するために、側壁の化学エッチングへの傾向を制御することが重要である。化学エッチングは、化学物質が表面上に化学吸着して、熱表面温度で脱着する表面と自然に新しい種を形成するプロセスである。例えば、フッ素は、シリコン表面と自然に反応して、室温で四フッ化シリコン（ＳｉＦ４）を形成する。これは、化学エッチングが等方性であることから、方向性エッチングでは問題である。換言すると、プラズマ中の化学物質が等方性であり、見通し線に基づいて表面上に着地する。この化学エッチングは、側方エッチングを引き起こしうるため、高アスペクト比エッチングの方向性が損なわれる。シリコンの高アスペクト比エッチングにおいて、これは、ボッシュプロセスまたは低温エッチングを用いて管理されていたが、化学エッチングを抑制することになる。高アスペクト比構造およびシリコンのエッチングの最も一般的なアプローチは、ボッシュプロセスを用いるものであり、これは、エッチング化学物質と蒸着化学物質とを交互に繰り返すことで、側壁を保護するプロセスである。このタイプのエッチングは、通常、中程度の温度（典型的には、－２０℃～１００℃の間）で行われる。蒸着化学物質の目的は、側壁の保護である。
極低温を利用する理由は、側壁の自然な化学エッチングが抑制されることで、ボッシュプロセスで用いられる蒸着化学物質が必要なくなることである。かかる極低温プロセスは、一般に、処理中に基板表面を極低温に維持することが困難であるために、追求されていなかった。
シリコンの高アスペクト比エッチングの文献では、利用される典型的な化学物質は、六フッ化硫黄（ＳＦ６）および酸素（Ｏ２）であり、ここで、フッ素は、ＳｉＦ４としてのシリコンまたは二フッ化シリコン（ＳｉＦ２）としてのシリコンを除去するための反応物質であり、硫黄および酸素は、ウエハが室温に戻されると蒸発する側壁のいくらかの保護を提供する。イオンエッチングは、極低温エッチングにおける主要なエッチングプロセスである。ボッシュプロセスの蒸着ステップではフッ化炭素が用いられるが、シリコンと炭素は、エッチングを妨げる非常に硬い炭化シリコンを形成するので、典型的には、フッ化炭素は、シリコンに対して極低温では利用されない。エッチフロントで、炭化シリコンは、エッチングを妨げるが、最終的には、イオン衝撃によって破られる。シリコン（Ｓｉ）の極低温エッチングの別の利点は、側壁保護があまり強い必要がないことである。シリコンの極低温エッチングは、側壁を保護するのに必要な蒸着の量を削減することによって、エッチング速度を高速化するのに役立ちうる。
誘電体のエッチングは、シリコンのエッチングとは異なりうる。例えば、シリコンは、化学的にエッチングされる傾向があり、これは、化学反応が自発的に起こって、シリコン副生成物（ＳｉＦ４またはＳｉＣｌ２など）を脱着させることを意味する。窒化シリコン（ＳｉＮ）も、三フッ化窒素（ＮＦ３）で化学的にエッチングされうるが、対照的に、二酸化シリコンは、典型的には、自発的にエッチングされない。その代わり、二酸化シリコンのエッチングは、脱着を加速させるための反応物質と共にイオン誘起される。さらに、酸化物および窒化物などの誘電体は、格子内に、シリコンおよび別の元素（酸素または窒素など）を含む。シリコンは、ハロゲン（フッ素、塩素、または、臭素など）で自発的にエッチングされるが、酸素は、ハロゲンだけでは安定した揮発性種を容易には形成しない。室温で、酸化物中の酸素の除去は、一酸化炭素（ＣＯ）または二酸化炭素（ＣＯ２）揮発性化合物を形成する炭素、もしくは、水（Ｈ２Ｏ）を形成する水素（Ｈ）、もしくは、揮発性のＢｘＣｌｚＯｙ化合物を形成する塩化ホウ素（ＢＣｌ３）、もしくは、二酸化硫黄（ＳＯ２）を形成する酸化硫黄（ＳＯ）の存在によって促進される。窒素（Ｎ）のケースでは、フッ素が、ＮＦ３としてＮを除去するか、または、Ｈと共にアンモニア（ＮＨ３）としてＮを除去しうる。より具体的には：極低温でのシリコン成分のエッチングについては、ハロゲン（フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、および、ヨウ素（Ｉ）など）が、シリコン成分のエッチングに用いられうる。極低温での酸化シリコン中の酸素成分のエッチングについては、炭素（Ｃ）、ホウ素（Ｂ）、水素（Ｈ）、硫黄（Ｓ）、および、窒素が、酸素成分のエッチングに効果的である。極低温での窒化シリコンの窒素成分のエッチングについては、ＨおよびＦが、窒素成分のエッチングに用いられうる。極低温で、Ｃ、Ｈ、酸素（Ｏ）、シリコン（Ｓｉ）、Ｆ、および、Ｓが、不動態化剤として用いられうることもわかっている。したがって、極低温で誘電体層をエッチングするために必要な化学物質は、シリコンに対して用いられるものとは異なりうる。
室温で誘電体をエッチングするための典型的な化学物質の例では、フッ化炭素（オクタフルオロシクロブタン（Ｃ４Ｆ８）および／または六フッ化－２－ブチン（Ｃ４Ｆ６）など）が典型的に利用される。Ｃ４Ｆ８および／またはＣ４Ｆ６は、プラズマ内で断片化して、側壁を不動態化してマスクを保護できるフッ化炭素ポリマを形成する。一方で、エッチフロントでは、ポリマが濃すぎない限りは、エッチフロントに入射するイオンが、炭素およびフッ素を利用して酸化物をエッチングする。例えば、炭素は、酸素と結合して、ＣＯおよびＣＯ２を形成する。フッ素は、シリコンと結合して、ＳｉＦ４、ＳｉＦ２揮発性化合物を形成する。側壁は、入射イオンを受けず、ポリマは、依然として側壁を保護する。酸化物および窒化物の層のスタックをエッチングするための３Ｄ ＮＡＮＤ応用例において、典型的なプラズマ処理化学物質は、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｏ２、および、フルオロメタン（ＣＨ３Ｆ）である。Ｃ４Ｆ８およびＣ４Ｆ６ガスは、プラズマ内で断片化して、重合フッ化炭素を生成する。エッチフロントにある炭素およびフッ素は、反応物質である。Ｏ２は、フィーチャ開口部の上部を維持するようにポリマを調節および制御するのに効果的なノブ（ｅｆｆｅｃｔｉｖｅ ｋｎｏｂ）として追加される。ＣＨ３Ｆは、Ｈ源およびフッ化炭素を供給することによって、窒化物のエッチングを助ける。したがって、室温でのシリコンのエッチングと比較すると、誘電体のエッチングについては、典型的に、反応物質として利用されるハロゲン源だけではなく、炭素および水素源もある。
しかしながら、室温でのエッチングは、エッチング速度と、選択比および／または側壁プロファイルとの間のトレードオフを必要とする。リーンなフッ化炭素ポリマ蒸着によりエッチング速度が高い場合、側壁およびマスクが十分に保護されない場合があり、側壁上にボーイング（湾曲）が生じる。一方、フッ化炭素ポリマ蒸着が側壁およびマスクを保護するために増大されると、エッチング速度は、妨げられて遅くなる。フィーチャの上部での蒸着のピンチオフも発生しうる。極低温エッチングは、誘電体エッチングにおけるこのトレードオフの一部を打破する機会を提供する。
極低温でのシリコンの高アスペクト比エッチングに関する膨大な研究にもかかわらず、比較すると、誘電体の高アスペクト比エッチングの研究はほとんどなされていない。表面温度が低くなるにつれて、極低温で誘電体をエッチングするための異なる化学物質を備えた様々な実施形態を提供する４つの主要原理がある。
第１原理：高アスペクト比のシリコンのエッチングと同様に、誘電体の自発的な化学エッチングも抑制されうる。しかしながら、この原理は、酸化物エッチングについては、シリコンエッチングと比較して異なる。この差異は、酸化物エッチングが化学的にエッチングされる傾向にないからである。その代わり、酸化物エッチングは、脱着が進むためにイオンエネルギを必要とするので、イオン誘起プロセスであることが知られている。イオンエネルギを用いるエッチングは、側壁に到達するイオンの偏向によって垂直エッチングを提供しうる。しかしながら、窒素は、むしろシリコンに近く、化学的にエッチングされうる。極低温は、ＳｉＮの側方エッチングを低減するのに役立つことが好ましい。したがって、極低温は、誘電体高アスペクト比エッチングにおける化学エッチングを低減するのに役立ちうる。しかしながら、シリコンの場合と異なり、化学エッチングの低減は、極低温エッチングの最も重要な原理ではない。極低温が高アスペクト比誘電体エッチングにとって重要である程度は、以下に起因する：ポリマ側壁不動態化について、不動態化の必要量の低減により、よりリーンなフッ化炭素またはフッ化炭化水素（またはフッ化炭素と水素との組み合わせ）のエッチング化学物質が可能である。リーンなエッチング化学物質は、炭素などの重合成分の割合が低い。例えば、非極低温エッチング処理において、Ｃ４Ｆ６およびＣ４Ｆ８が、不動態化剤としてエッチングガス内で用いられてよい。極低温では、四フッ化炭素（ＣＦ４）が、不動態化剤として用いられる。リーンな化学物質の他の例は、フルオロメタン（ＣＨＦ３）、ＣＨ３Ｆ、四塩化炭素（ＣＣｌ４）、トリフルオロヨードメタン（ＣＦ３Ｉ）、ジブロモジフルオロメタン（ＣＢｒ２Ｆ２）、ペンタフルオロエタン（Ｃ２ＨＦ５）、Ｃ２Ｆ５Ｂｒである。これらの化学物質は、互いに組み合わせられてもよいし、水素（Ｈ２）またはＯ２、もしくは、Ｈ２Ｏ、過酸化水素水（Ｈ２Ｏ２）の内の１以上を追加されてもよい。誘電体をエッチングするＣ含有化学物質に加えて、他の非Ｃ含有化学物質も、不動態化することが知られており、不動態化が強力である必要がないので、極低温で効果的でありうる。ＢＣｌ３は、不動態化の性質を有し、極低温で効果的でありうるので、これに含まれうる。ＢＣｌ３は、三酸化ホウ素（Ｂ２Ｏ３）がエッチングをブロックするので、室温では酸化物の従来のエッチャントではない。極低温ではブロックが少なくなりうるため、ＢＣｌ３は、極低温ではエッチャント成分として機能しうると考えられる。その他の不動態化成分は、塩化クロミル（ＣｒＯ２Ｃｌ２）、四塩化シリコン（ＳｉＣｌ４）、塩化チオニル（ＳＯＣｌ２）、ジクロロチタン（ＴｉＣｌ２）、トリクロロチタン（ＴｉＣｌ３）、および、ホスゲン（ＣｏＣｌ２）であってよい。この例におけるリーンな化学物質は、低い炭素対フッ素の比を有する。
第２原理：表面温度が下げられると、付着係数が上昇する。付着係数は、分子が再び気相に入る前にどれだけの期間にわたって表面に物理吸着するのかを示す尺度である。換言すると、より低い温度では、分子は、付着時間が表面温度と反比例するように、アレニウスの法則に従って、より長く表面に付着する。この温度依存性は、極低温でさらにいっそう顕著な効果を有することになる。付着係数のこの温度依存性の結果は、フィーチャ上の様々な場所において反応物質および阻害物質（すなわち、蒸着物）がどこでどれだけ生じるのかを決定する際に非常に重要である。具体的には、フッ化炭素ポリマの蒸着速度は、付着係数に強く依存する。フッ化炭素ポリマ蒸着は、架橋結合する傾向のあるプラズマ中のＣｘＦｙ種によって促進される。大まかに言うと、種が大きいほど、そして、種の中の炭素含有量が多いほど、それらがポリマを形成する可能性が高くなる。プラズマ中のＣ４Ｆ６ガスによって形成された断片の中で、Ｃ４Ｆ６、Ｃ４Ｆ５、トリフルオロアレン（Ｃ３Ｆ４）、１，２，３，３，３－ペンタフルオロプロプ－１－エン（Ｃ３Ｆ５）、トリフルオロビニル（Ｃ２Ｆ３）、および、Ｃ３Ｆ２は、架橋結合してポリマを形成する傾向がある。温度が低いほど、これらの分子が長く表面に付着して、蒸着速度が上がる。また、低温は、付着がほとんどフィーチャの上部で起きることを意味する。ポリマは、開口部に蓄積し、極低温では側壁に沿って下がりえない。
第２原理の１つの結果は、誘電体の極低温エッチングのためのガスが、あまり重合しないように選択されることである。一実施形態において、ガス混合物は炭素を含む。炭素を含むガスについて、この原理は、一例としてＣＦ４を提示する。ＣＦ４は、高アスペクト比で誘電体エッチングするための典型的なガスではない。しかしながら、極低温では、ＣＦ４は、よりリーンなＣ：Ｆ比を有し、フィーチャの上部を塞ぐ可能性が低いので、良好に機能しうる。同時に、ＣＦ４の利用は、側壁に対して或る程度の保護を提供することが好ましい。よりリーンな化学物質の別の例は、酸化物エッチングに対するＣＨＦ３もしくは窒化物エッチングに対するＣＨＦ３およびＮ２の利用である。別の例は、窒化物エッチングのためのＣＦ４およびＮ２を含みうる。また、ＣＨ２Ｆ２およびＣＨ３ＦおよびＣＣＬ４および硫化カルボニル（ＣＯＳ）、ＣＯ、ＣＯ２、塩化メチレン（ＣＨ２Ｃｌ２）、メタン（ＣＨ４）、ＣＦ３Ｉ、クロロホルム（ＣＨＣｌ３）が、エッチャントとして用いられてもよい。窒化物でのエッチングを促進するために、これらのガス混合物に、Ｎ含有ガス（ＮＨ３など）、硫化水素（Ｈ２Ｓ）、シラン（ＳｉＨ４）、ジシラン（ＳｉＨ６）、プロペン（Ｃ３Ｈ６）、酸化窒素（Ｎ２Ｏ）、Ｈ２Ｏ２、硝酸（ＨＮＯ３）など、その他のガスを追加または組み合わせてもよいし、発生する蒸着を調節するためにＯ２を追加または組み合わせてもよい。したがって、例えば、いくつかの可能なガス混合物レシピは、ＣＦ４、Ｏ２、および、Ｎ２の混合物、もしくは、ＣＦ４、ＣＨＦ３、および、Ｏ２の混合物、もしくは、ＣＦ４、ＣＯＳ、および、Ｎ２の混合物、もしくは、ＣＦ４およびＣＯの混合物、もしくは、ＣＦ４およびＣＨ４の混合物、ならびに、すべてのその他の置き換えであってよい。このように、酸素および窒素の両方が望まれる場合があるので、例えば、ＣＦ４およびＨ２Ｏの組合せにおけるＨ２Ｏなど、誘電体をエッチングするための非伝統的な反応物質を用いることも可能でありうる。Ｈ２Ｏは室温で通常は気体ではないので、Ｈ２Ｏの入力に対応するために、いくつかのハードウェアの変更が必要とされうる。上述したこれらの組合せのいずれも、室温では十分に重合しないので、高アスペクト比誘電体構造をエッチングするために、通常は利用されえない。しかしながら、極低温では、これらのリーンな化学物質でも、極低温で表面に凝縮する可能性が高いので、側壁に対して或る程度の保護を提供しうる。したがって、通常はエッチャントであると考えられるかかる化学物質も、極低温では蒸着するかまたは側壁を不動態化しうる。
さらに、第２原理に関して：前の段落では、炭素を含むよりリーンな化学物質に焦点を当てた。しかし、ガスが不動態化として炭素を含まない場合でも、極低温では、ガスが側壁を保護する可能性が高いので、極低温では、室温では通常用いられないが側壁不動態化に利用できる別の化学物質群がある。必要とされる蒸着はそれほど多くないので、酸素および／または窒素を伴うシリコンが、以下のハロゲン含有化学物質混合物を用いてエッチングされてよい：ＢＣｌ３と、塩素（Ｃｌ２）またはＨＢｒとの混合物、もしくは、Ｃｌ２と、Ｎ２またはＣＦ４またはＢｒ２またはＣＯＳまたは窒化シリコンエッチングのためのＨ源としてのＳｉＨ４との混合物。いくつかの実施形態において、ヨウ素が、ハロゲンとして用いられてもよい。ＢＣｌ３は、エッチングをブロックするＳｉＯＢＣｌの表面膜を形成することから、室温では酸化物を容易にエッチングしないので、通常は、室温で誘電体をエッチングするためには用いられない。しかしながら、低温では、ＢＣｌ３蒸着が実際に低温で減少することがわかっている。この場合、ＢＣｌ３エッチングは、付着係数の増大ではなく、反応が遅いことによって起きる。結果として、ＢＣｌ３は、室温で通常は蒸着するが、極低温でエッチングして揮発性のＢｘＣｌｙＯｚ種を生成する。これは、極低温でのエッチングに適しうるが室温では適していない化学物質の別の例である。ＢＣｌ３のような種類の他の化学物質は、ＭｇＣｌ２、ＰｄＣｌ２、および、ＴｉＣｌ３を含みうる。
第２の原理は、別の結果を提供する。低温での付着係数の増大について上述した。これは、分子が側壁を下りていく前にフィーチャの上部に、または、フィーチャのエッチフロントに付着する傾向があることを意味する。しかしながら、分子が十分に小さいかまたは蒸着しない場合には、その分子は、フィーチャの底部に到達しうる。具体的には、フッ化炭素の蒸着について、エッチング種（イオンまたは分子）が、Ｆ、フッ化炭素（ＣＦ）、ジフルオロメタン（ＣＦ２）である傾向にあることが知られている。これらの種は、重合しないほど十分に小さく、その代わりに、表面に到達した場合にエッチングする可能性が高い。高アスペクト比のフィーチャが低アスペクト比のフィーチャよりも早く速くエッチングする逆反応性イオンエッチング（ＲＩＥ）ラグ現象においては、高アスペクト比は、小粒子に対する一種のフィルタとして機能することが知られている。逆ＲＩＥは、小粒子のみがフィーチャの底部に到達することによって引き起こされる。逆ＲＩＥは、蒸着が少ないことによって底部でエッチング速度を増大させることと、より大きい種の付着が起きて蒸着膜を形成する上部でマスクを保護することと、の両方の選択に役立ちうる。
第２原理の意味することは、高フッ素源を有するガスを利用することが、高アスペクト比誘電体エッチングにとって有利であることを示す。室温で典型的に用いられるＣ４Ｆ６およびＣ４Ｆ８は、非常に低濃度のこれらのガスが、Ｆ、ＣＦ、または、ＣＦ２の小粒子に断片化されるので、良好なＦ源ではない。その代わり、極低温では、Ｃ４Ｆ６およびＣ４Ｆ８中の大きい種が、全く反応物質を底部に到達させることなしに、フィーチャの上部に付着し、エッチングをブロックする可能性が高い。Ｆ（ラジカル）源に断片化するガスのタイプは、研究室で容易に入手できるものを含む：ＣＦ４、ＳＦ６、ＮＦ３、ＸｅＦ２、六フッ化タングステン（ＷＦ６）、ＳｉＦ４、五フッ化タンタル（ＴａＦ５）、七フッ化ヨウ素（ＩＦ７）、フッ化水素（ＨＦ）（蒸気またはプラズマ内で間接的に生成されたもの）。より一般的には、＋５以上に荷電した金属（金属ハロゲン化物など）が、より揮発性であり、プラズマを介して表面に供給されうる。したがって、多くの五フッ化物は、気体である傾向にあり、Ｆ生成プラズマの良好な候補でありうる。この種類の五フッ化物ガスは、さらに、五フッ化塩素（ＣｌＦ５）、五フッ化臭素（ＢｒＦ５）、五フッ化ヒ素（ＡｓＦ５）、五フッ化窒素（ＮＦ５）、五フッ化リン（ＰＦ５）、五フッ化ニオブ（ＮｂＦ５）、五フッ化ビスマス（ＢｉＦ５）、および、ウラン（ＵＦ５）を含む。これらの一部（ＢｉＦ５）の利点は、側壁も保護できるポリマも形成する。このアプローチは、同じ理由で塩素含有種と共に作用してもよい。ＳｉＣｌ２、ＣｒＯ２Ｃｌ２、ＳｉＣｌ４、四塩化タンタル（ＴａＣｌ４）、四塩化ハフニウム（ＨｆＣｌ４）、塩化チタン（ＴｉＣｌ３（ｌ））、四塩化チタン（ＴｉＣｌ４（ｌ））、塩化コバルト（ＣｏＣｌ２（ｌ））などが、その他の選択肢である。
上述したこれらのガスの一部は、容易に利用できるが、ＷＦ６、ＴｉＣｌ３、および、ＴｉＣｌ２など、蒸着プラットフォームでより普通に見られるので、誘電体または任意のエッチングプラットフォームではめったに用いられない。実際、これらの一部は、エッチングでは、エッチング種ではなく、副生成物として知られている。例えば、ＷＦ６は、ＳＦ６またはＣＦ４プラズマでのタングステン（Ｗ）のエッチングの副生成物である。ＴｉＣｌ４およびＴａＣｌ４およびＨｆＣｌ４は、Ｃｌ２またはＢＣｌ３プラズマでのチタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、および、窒化タンタル（ＴａＮ）またはハフニウム（Ｈｆ）のエッチングの副生成物である。様々な実施形態は、ＣＦ４、ＳＦ６、ＮＦ３、ＸｅＦ２、ＷＦ６、ＳｉＦ４、ＴａＦ５、ＩＦ７、ＨＦ、ＣｌＦ５、ＢｒＦ５、ＡｓＦ５、ＮＦ５、ＰＦ５、ＮｂＦ５、ＢｉＦ５、ＵＦ５、ＷＦ６、ＴｉＣｌ３、および、ＴｉＣｌ２のようなかかるガスを用いて、誘電体エッチングのための高ＦまたはＣｌ種を供給する。Ｃｌ種は、あまり効果的ではない場合がある。具体的には、ＷＦ６、ＴａＣｌ４、および、ＨｆＣｌ４は、Ｗ、Ｔａ、Ｈｆ、ニオブ（Ｎｂ）、レニウム（Ｒｅ）が、非常に硬いことで知られる高融点金属であることから、さらなる利点を提供しうる。上述のように、マスクは、Ｃである傾向がある。硬い種がＣにドープされた場合、マスクは強化されうる。したがって、例えば、ＷドープされたＣは、非晶質Ｃよりも硬い。したがって、エッチング処理が、ＷＦ６、ＴａＣｌ４、または、ＨｆＣｌ４を用いる場合、Ｗ、Ｔａ、または、Ｈｆが、マスク内に注入される。注入は、マスクを硬くすると共に選択比を大きくするさらなる利点を有することが好ましい。Ｆは、ＣｌまたはＢｒよりも効果的である可能性があるので。好ましいエッチングガスは、ＷＦ６またはＴａＦ５である。ＷＦ６またはＴａＦは、両方とも室温で気体であり、プラズマに挿入するのが容易である。高融点金属に加えて、ＢおよびＣの両方も、非常に硬く、非晶質炭素マスクを硬くまたは再び硬くすることができる。したがって、ＣＦ４、三フッ化ホウ素（ＢＦ３）、および、三臭化ホウ素（ＢＢｒ３）が、様々な実施形態において、エッチャント成分ガスとして用いられてよい。フッ化物生成エッチングガスについて、好ましいエッチングガスは、Ｆラジカルを供給し、かなり大きい分子である。したがって、六フッ素が、四フッ素よりも好ましい。例えば、ＷＦ６およびＴａＦ５は、ＳｉＣｌ２よりも好ましい。これらのガスがＯを除去できる場合、これらのガスは、ＣまたはＨ含有ガスと組み合わせることができる。
上述のように、これらのガスの一部は、蒸着処理で用いられる。これらのガスは、フィーチャの底部のエッチフロントではなく、フィーチャの上部に蒸着しうる。一実施形態において、エッチングは、フィーチャの上部に意図的に蒸着することによって、さらに強化されてもよい。例えば、ＷＦ６またはＴｉＣｌ４またはＴａＦ５のエッチングガスを用いると、例えば、ＷＦ６およびＨ２の化学物質もしくはＷＦ６およびＳｉＨ４の化学物質を用いて、ＡＬＤでなされるように、フィーチャの上部のマスク上に金属を（注入／ドープではなく）蒸着することができる。ＦおよびＨだけがフィーチャの底部に到達してエッチングする一方で、蒸着物はフィーチャの上部に付着して蒸着すると考えられる。これは、ＯおよびＮのエッチングに役立ちうるＨを、Ｈ２ＯまたはＮＨ３として供給する方法でもある。別の例では、Ｔａが、ＴａＦ５を用いて蒸着される。Ｔａは、非常に硬い材料なので、マスクを硬くするために利用できる。Ｔｉは、適切な前駆体と共にＴｉＣｌ４を用いて蒸着されてよい。
第３原理は、以下の通りである：室温でのＳｉＯ２エッチングは、通常、Ｆだけでは機能せず、Ｃ、Ｂ、または、Ｈも必要とするが、一実施形態は、極低温で、Ｃ、Ｂ、または、Ｈを必要とせずに、ＦだけでＳｉＯ２をエッチングする。Ｆが室温でＳｉＯ２をエッチングするために、Ｃ、Ｂ、または、Ｈを必要とする理由は、フルオロニウムジオレート（ＦＯ２）が室温で揮発性（沸点は－１４４℃）であることである。二フッ化酸素（ＯＦ２）は、ラジカルメカニズムを介して酸素およびフッ素に分解する。プラズマ内で、これは、さらに急速に起こりうる。したがって、ＯＦ２は安定ではない。一実施形態は、極低温を用いて、安定したＯＦ２蒸気を供給する。次いで、極低温で、ＳｉＯ２が、Ｃ、Ｂ、Ｈ添加剤を追加せずに、Ｆ含有ガスでエッチングされる。また、プラズマＯ２の暴露不足は、優先的にスパッタリングされることが知られている。そうして、表面が、より金属のようになる。したがって、一実施形態は、極低温で、フッ素含有エッチングガス（ＳＦ６など）を含む成分でＳｉＯ２をエッチングするが、通常は、かかるガスは、シリコンだけのためのものであり、ＳｉＯ２をエッチングすることはできない。
第４原理は、以下の通りである：別のアプローチにおいて、非極低温でのエッチャントは、極低温では不動態化剤であることが予想外にわかったことがわかっている。例えば、ＳＦ６は、非極低温処理ではエッチャントとして用いられる。しかしながら、ＳＦ６は、極低温ではエッチャントではなく不動態化剤のように機能することがわかっている。非極低温で不動態化を提供しない他の分子が、極低温で不動態化を提供する。例えば、上述のように、水は、極低温で不動態化成分でありうる。アミンおよびＳＯ２は、極低温で不動態化剤としても利用されうる。ＣＯ２は、極低温で不動態化剤として利用できることがわかっている。ＣＯ２は、結晶を形成する可能性が少なく、その代わりにどちらかといえばスラリの形態を取るので、望ましい不動態化剤でありうる。極低温でのその他の不動態化剤は、ＣＯＳ、ＣＯ、ＳＦ６由来のＳ、または、ＳｉＦ４でありうる。
別の実施形態は、極低温で原子層エッチング（ＡＬＥ）または原子層蒸着（ＡＬＤ）を提供する。極低温ＡＬＥの一実施形態において、化学反応物質がステップＡで原子層エッチングガスとして供給され、ここで、ステップＢは、副生成物を脱着するために熱またはイオンエネルギまたは別のタイプのエネルギを供給する。具体的には、ステップＡで起きる任意のエッチングが非理想的で望ましくないので、ＡＬＥのステップＡにおいて、極低温が、任意のエッチングを抑制するために用いられる。その時、多くの反応物質が、吸着しうるが、室温ではエッチングしない。室温で自発的にエッチングするかなり多くの反応物質が存在する。これの最もよく知られたケースは、フッ素の存在下でのシリコンが室温で自発的にＳｉＦ４を形成するケースである。極低温を用いることにより、この反応は抑制される。様々な実施形態が、このアプローチを拡張する。一実施形態において、酸化スズ（ＳｎＯ）は、室温でＨ２で自発的にエッチングするため、室温でこれをＡＬＥプロセスに変化させるのは非常に困難である。しかしながら、－７０℃と推定される極低温にすることにより、この反応は抑制され、ＡＬＥプロセスを成功させることができると考えられる。
ＡＬＥは、ＨＡＲにとって有利でありうる。ＡＬＥでは、一実施形態において、第２ステップは、アルゴンのみを供給する。アルゴンだけで、実際に、非晶質炭素膜をよりダイヤモンド状のものに強化できることが知られている。したがって、マスクを強化するためのアルゴンのみのプラズマの間欠的な利用は、高アスペクト比エッチング処理で用いることができる。かかる処理は、一実施形態においてＡＬＤで用いられてもよい。
さらに、より硬い材料が、ＡＬＥを用いてより容易にエッチングされることがわかった。極低温でＡＬＥを実行することにより、極低温が、材料の表面結合エネルギを変えることなしに、効果的にエッチングされる材料をより硬い材料にする。これは、材料上へのより容易なＡＬＥを提供する。一実施形態において、化学反応ステップＡは、極低温で実行されて、改質層を提供し、ステップＢにおける活性化のためのイオンエネルギの利用も、極低温でなされて、改質層を活性化させる。別の実施形態において、化学反応ステップＡは、極低温で実行され、活性化ステップＢは、より高い温度（イオンを伴う）またはさらには熱的に行われ、ここで、熱がエネルギ源として利用される。一実施形態において、基板は、ステップＡが極低温のチャンバ内で実行され、ステップＢが非極低温のチャンバ内で実行されるように、各ステップのために２つの異なるチャンバの間で移動される。別の実施形態において、ステップＡは極低温で実行され、活性化ステップＢは加熱ランプの下で実行され、ここで、加熱ランプは、熱エネルギが必要とされる小空間に熱エネルギを提供する。
極低温がＡＬＤに用いられる実施形態において、第１前駆体が、原子層蒸着ガスとして供給され、ステップＡ中に極低温で蒸着されてよく、第２前駆体が、ステップＢ中に極低温で蒸着されてよい。通常、これは、前駆体の吸着が通常は昇温を必要とすることから、極低温では行われない。しかしながら、プラズマが前駆体の反応性を高めるために用いられる場合、極低温を用いて、その他の熱的に活性化される表面反応を回避することができる。基板上への前駆体の潜在的な凝縮が問題になる。凝縮は、自己制限的ではない。したがって、温度範囲は、極低温と適合してもしなくてもよい。範囲が極低温と適合する可能性は、プラズマが用いられる場合に大きくなる。
例
図２は、一実施形態で利用できるエッチングリアクタ２００を示す概略図である。１以上の実施形態において、エッチングリアクタ２００が、チャンバ壁２５２によって囲まれたエッチングチャンバ２０９内に、ガス流入口を提供するガス分配プレート２０６と、静電チャック（ＥＳＣ）２０８とを備える。エッチングチャンバ２０９内で、スタック２０４が、ＥＳＣ２０８上に配置される。ＥＳＣ２０８は、ＥＳＣ源２４８からバイアスを供給しうる。エッチングガス源２１０が、ガス分配プレート２０６を通してエッチングチャンバ２０９に接続されている。ＥＳＣ温度コントローラ２５０が、冷却剤２１５を冷やす冷却器２１４に接続されている。この実施形態において、冷却器２１４は、ＥＳＣ２０８の中または近くにある流路２１７へ冷却剤２１５を供給する。高周波（ＲＦ）源２３０が、ＲＦ電力を下側電極および／または上側電極へ供給し、それらの電極は、この実施形態においては、それぞれ、ＥＳＣ２０８およびガス分配プレート２０６である。例示的実施形態において、４００キロヘルツ（ｋＨｚ）、６０メガヘルツ（ＭＨｚ）、および、任意選択的に２ＭＨｚ、２７ＭＨｚの電源が、ＲＦ源２３０およびＥＳＣ源２４８を構成する。この実施形態においては、上側電極が接地されている。この実施形態においては、各周波数に対して１つの発生器が提供されている。別の実施形態において、複数の発生器が、別個のＲＦ源内にあってもよいし、別個のＲＦ発生器が、異なる電極に接続されてもよい。例えば、上側電極は、異なるＲＦ源に接続された内側および外側電極を有してよい。ＲＦ源および電極の他の構成が、他の実施形態で用いられてもよい。コントローラ２３５が、ＲＦ源２３０、ＥＳＣ源２４８、排気ポンプ２２０、および、エッチングガス源２１０に制御可能に接続されている。かかるエッチングチャンバの一例は、カリフォルニア州フレモントのラムリサーチ社製 のＦｌｅｘ（商標）エッチングシステムである。処理チャンバは、ＣＣＰ（容量結合型プラズマ）リアクタまたはＩＣＰ（誘導結合プラズマ）リアクタであってよい。
図３は、実施形態で用いられるコントローラ２３５を実装するのに適切なコンピュータシステム３００を示すハイレベルブロック図である。コンピュータシステム３００は、集積回路、プリント基板、および、小型携帯デバイスから大型スーパコンピュータまで、多くの物理的形態を有してよい。コンピュータシステム３００は、１以上のプロセッサ３０２を備えており、さらに、電子ディスプレイデバイス３０４（画像、テキスト、および、その他のデータを表示するためのもの）と、メインメモリ３０６（例えば、ランダムアクセスメモリ（ＲＡＭ））、ストレージデバイス３０８（例えば、ハードディスクドライブ）と、リムーバブルストレージデバイス３１０（例えば、光学ディスクドライブ）と、ユーザインターフェースデバイス３１２（例えば、キーボード、タッチスクリーン、キーパッド、マウス、または、その他のポインティングデバイスなど）と、通信インターフェース３１４（例えば、無線ネットワークインターフェース）と、を備えてもよい。通信インターフェース３１４は、リンクを介してコンピュータシステム３００および外部デバイスの間でソフトウェアおよびデータを転送することを可能にする。システムは、さらに、上述のデバイス／モジュールが接続される通信インフラ３１６（例えば、通信バス、クロスオーバーバー、または、ネットワーク）を備えてもよい。
通信インターフェース３１４を介して転送される情報は、電子信号、電磁信号、光信号、または、信号を搬送する通信リンクを介して通信インターフェース３１４によって受信できるその他の信号など、信号の形態であってよく、電線すなわちケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波リンク、および／または、通信チャネルを用いて実施されてよい。かかる通信インターフェース３１４を用いて、１以上のプロセッサ３０２は、上述の方法のステップを実行する際に、ネットワークから情報を受信、または、ネットワークに情報を出力しうることが想定される。さらに、方法の実施形態は、プロセッサだけで実行されてもよいし、インターネットなどのネットワークを介して、処理の一部を分担する遠隔プロセッサと協働で実行されてもよい。
「非一時的なコンピュータ読み取り可能媒体」という用語は、一般に、メインメモリ、二次メモリ、リムーバブルストレージ、および、ストレージデバイスなどのメディア（ハードディスク、フラッシュメモリ、ディスクドライブメモリ、ＣＤ－ＲＯＭ、および、その他の形態の持続性メモリなど）を指すために用いられ、搬送波または信号など、一時的な対象を網羅すると解釈されるべきではない。コンピュータコードの例としては、コンパイラによって生成されたコードなどのマシンコードや、インタープリタを用いてコンピュータによって実行される高級言語コードを含むファイルが挙げられる。コンピュータ読み取り可能な媒体は、搬送波で具現化されたコンピュータデータ信号によって転送されると共にプロセッサが実行可能な一連の命令を表すコンピュータコードであってもよい。
例示的実施形態において、スタックが、エッチングチャンバ内に配置される（ステップ１０４）。図４Ａは、スタック２０４の概略断面図である。この実施形態において、スタック２０４は、パターニング済みマスク４１６の下に配置された複数の二重層４１２の下に基板４０８を備える。この例では、１以上の層が、基板４０８と複数の二重層４１２との間、もしくは、複数の二重層４１２とパターニング済みマスク４１６との間に配置されてよい。この例において、パターニング済みマスク４１６は、非晶質炭素などの炭素含有パターニング済みマスクである。この実施形態は、複数の二重層４１２の上方にもパターニング済みマスク４１６の上方にもシリコン含有マスクを持たない。この例において、パターニング済みマスクのパターンは、高アスペクト比コンタクトのためのマスクフィーチャ４２０を提供する。いくつかの実施形態において、マスクフィーチャ４２０は、スタック２０４がエッチングチャンバ２０９内に配置される前に形成される。別の実施形態において、マスクフィーチャ４２０は、スタック２０４がエッチングチャンバ２０９内にある間に形成される。この実施形態において、各二重層４１２は、酸化シリコン層４２４および窒化シリコン層４２８の二重層である。
スタック２０４がエッチングチャンバ２０９内に配置された後、スタック２０４は、－２０℃未満の冷却剤温度の冷却剤を用いて冷却される（ステップ１０８）。エッチングガスが、エッチングチャンバ２０９内に流される（ステップ１１２）。この例において、エッチングガスは、ＣＦ４である。この例では、５～６０ｍＴｏｒｒの圧力が提供される。エッチングガスは、エッチングプラズマ化される（ステップ１１６）。これは、２００～８０００ワットで６０ＭＨｚの周波数の励起ＲＦを提供することによって達成されてよい。スタック２０４は、プラズマに暴露される（ステップ１２０）。少なくとも約４００ボルトの大きさのバイアスが供給される（ステップ１２４）。この実施形態において、高いバイアスは、２ｋＷ～１８ｋＷで４００ｋＨｚの周波数を持つＲＦをＥＳＣ源２４８によってＥＳＣ２０８に供給することによって供給される。バイアスは、スタック２０４に向かってイオンを加速させることで、炭素含有パターニング済みマスク４１６に対して複数の二重層４１２に高アスペクト比エッチングフィーチャの選択的エッチングを引き起こす（ステップ１２８）。プラズマは、１８０～３６００秒間維持される。エッチングは、酸化シリコン層４２４および窒化シリコン層４２８の両方をエッチングすることができる。エッチングが完了した後、別の処理が、スタック２０４に実行されてもよい。次いで、スタック２０４は、エッチングチャンバ２０９から取り出される（ステップ１３２）。
図４Ｂは、コンタクト４３２がエッチングされた後のスタック２０４の断面図である。コンタクト４３２は、高アスペクト比コンタクトである。好ましくは、高アスペクト比コンタクト４３２は、高さ対クリティカルディメンション（ＣＤ）幅のアスペクト比が２０：１より大きく、ここで、この実施形態において、ＣＤは、フィーチャの上部で測定される。別の実施形態では、高さ対幅のアスペクト比が５０：１より大きくてもよい。エッチング処理は、高アスペクト比フィーチャのエッチングの際に、５：１より大きい選択比で非晶質炭素に対して酸化シリコン層４２４および窒化シリコン層４２８を選択的にエッチングすることができる。結果として得られるフィーチャは、ボーイング、ストリエーション、歪み、キャッピング、および、テーパリングも低減される。さらに、この実施形態は、ポリシリコンなどのシリコン含有マスクを必要とせずに、非晶質炭素などの炭素含有パターニング済みマスクの利用を可能にする。シリコン含有マスクの必要性をなくすことで、コストおよび欠陥が削減される。
エッチングを用いる以前の処理は、スタックが－２０℃より高い温度で処理され、エッチングして側壁保護を提供するためにフッ化炭素化学物質に依存していた。かかる処理では、結果として、マスク対酸化シリコンおよび窒化シリコンのエッチング選択比が５：１未満になっていた。以前の処理のための側壁保護は、ポリマ蒸着によって提供されていた。ポリマ蒸着は、より高濃度の炭素が側壁蒸着を増大させることで炭素濃度によって、そして、より高濃度の酸素が蒸着されたポリマを消費することで酸素によって、制御されていた。より高い濃度の酸素は、マスクの消費も増大させる。一部の以前の処理は、シリコン含有マスクを利用した。上記の実施形態は、従来のアプローチと比較して、エッチング速度を増大させ、コンタクト形状／ストリエーションを改善する。
いくつかの実施形態において、－２０℃未満の冷却剤温度を有する冷却剤２１５をスタック２０４に提供するために、冷却剤は、－６０℃未満の冷却剤温度まで冷却される。別の実施形態において、冷却剤２１５は、－３０℃～－２００℃の間の冷却剤温度まで冷却される。別の実施形態において、冷却剤２１５は、約－４０℃～約－２００℃の間の冷却剤温度まで冷却される。いくつかの実施形態において、スタックは、－３０℃～－２００℃の間の温度まで冷却される。明細書および特許請求の範囲において、極低温でエッチングを実行することは、－２０℃未満の温度の冷却剤を用いてエッチングを実行することとして定義される。より好ましくは、極低温は、－２０℃～－１５０℃の間の温度の冷却剤を利用する。より好ましくは、極低温は、－６０℃未満の温度の冷却剤を利用する。一般に、極低温でエッチングを実行することは、上記の範囲の１つの冷却剤を有する。いくつかの実施形態において、極低温での動作は、動作の間の或る時点にスタック２０４を－２０℃未満の温度まで冷却する。別の実施形態において、極低温での動作は、動作全体にわたって－２０℃未満の温度にスタック２０４を維持する。
いくつかの実施形態において、エッチングガスは、さらに、遊離フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分の内の１以上を含む。遊離フッ素供給成分は、ＮＦ３および六フッ化硫黄（ＳＦ６）など、通常はプラズマ内で分解して遊離フッ素を供給する成分として定義される。水素含有成分は、Ｈ２、ＣＨ３Ｆ、および、ジフルオロメタン（ＣＨ２Ｆ２）であることが好ましい。
ＯＮＯＮスタックは、３Ｄ ＮＡＮＤメモリデバイスの製造において、フィーチャ（コンタクトホール、ライン、または、トレンチなど）を形成するためにエッチングされてよい。別の実施形態では、Ｍ０ＣおよびＭ０Ａで用いられるコンタクトホールをエッチングしてもよく、かかるコンタクトホールは、３Ｄ ＮＡＮＤジャンクションを制御するために用いられる第１金属コンタクトである。別の実施形態は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）キャパシタエッチングに利用されてもよい。別の実施形態は、酸化シリコンおよびポリシリコンの二重層（ＯＰＯＰ）をエッチングするために用いられてもよい。実施形態は、２０ミクロンより深いエッチング深さを提供する。別の実施形態において、エッチング深さは、３ミクロンより深い。かかる実施形態は、１ミクロン未満の厚さの単一非晶質炭素マスクを用いて単一のエッチングステップで酸化シリコンおよび窒化シリコンの少なくとも４８の二重層のエッチングを可能にする。さらに、コンタクトは、３０：１より大きいエッチング深さ対ネックのアスペクト比を有することが好ましい。
いくつかの実施形態において、スタックは、酸化シリコンまたは窒化シリコンの単一層であってよい。別の実施形態において、スタックは、他のシリコン含有材料の単一層または複数層であってもよい。
上記の実施形態は、少なくとも４００ボルトの大きさのバイアスを利用する。少なくとも１０００ボルトの大きさのバイアスが、エッチングを改善することがわかっている。少なくとも２０００ボルトの大きさのバイアスが、エッチングをさらに改善すると考えられる。理論に縛られることなく、より高いバイアスは、他のフィーチャを利用しつつ、より高いアスペクト比のエッチングを可能にし、非晶質炭素マスクの利用と、ストリエーションおよびボーイングの低減とを可能にすると考えられる。
いくつかの実施形態において、液体窒素が、冷却を提供するためにチャックまたは下部電極に流される冷却剤として利用される。別の実施形態において、デラウェア州ウィルミントンのＤｕＰｏｎｔ社製のＶｅｒｔｅｌ Ｓｉｎｅｒａ（商標）が、冷却剤として利用されてもよい。
ボーイングは、通常、コンタクトのエッチングにおける課題であり、ここで、フィーチャは、円筒形であり、円形の断面を有しうる。したがって、様々な実施形態において、フィーチャは、円形の断面を有するコンタクトである。別の実施形態において、フィーチャは、楕円形、四角形、および、その他の多角形など、その他の断面を有してもよい。ボーイングを低減することにより、エッチングフィーチャは、より円筒形の形状を有するようになる。別の実施形態において、フィーチャは、ライン、ステップ、または、その他の形状であってもよい。別の実施形態は、シリコン含有マスクまたは金属含有マスクの内の１以上を有してよい。様々な実施形態におけるハロゲンは、フッ素、臭素、または、ヨウ素であることが好ましい。
以上、いくつかの好ましい実施形態を参照しつつ本開示について説明したが、本開示の範囲内で、様々な代替物、変形物、置換物、および、等価物が存在する。また、本開示の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本開示の真の趣旨および範囲内に含まれる代替物、変形物、置換物、および、等価物の全てを網羅するものとして解釈される。
以上、いくつかの好ましい実施形態を参照しつつ本開示について説明したが、本開示の範囲内で、様々な代替物、変形物、置換物、および、等価物が存在する。また、本開示の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、添付の特許請求の範囲は、本開示の真の趣旨および範囲内に含まれる代替物、変形物、置換物、および、等価物の全てを網羅するものとして解釈される。
［適用例１］エッチングチャンバ内でパターニング済みマスクの下方のスタックにフィーチャをエッチングするための方法であって、
ａ）冷却剤で前記スタックを冷却し、冷却剤温度が－２０℃未満であり、
ｂ）前記エッチングチャンバ内にエッチングガスを流し、
ｃ）前記エッチングガスからプラズマを生成し、
ｄ）前記パターニング済みマスクに対して前記スタック内のフィーチャを選択的にエッチングすること、
を備える、方法。
［適用例２］適用例１に記載の方法であって、さらに、少なくとも４００ボルトの大きさのバイアスを供給することを備える、方法。
［適用例３］適用例１に記載の方法であって、前記エッチングガスは、酸素を含まない、方法。
［適用例４］適用例１に記載の方法であって、前記エッチングガスは、エッチャント成分を含み、前記エッチャント成分は、ＣＦ ４ 、ＳＦ ６ 、ＮＦ ３ 、ＸｅＦ ２ 、ＷＦ ６ 、ＳｉＦ ４ 、ＴａＦ ５ 、ＩＦ ７ 、ＨＦ、ＣｌＦ ５ 、ＢｒＦ ５ 、ＡｓＦ ５ 、ＮＦ ５ 、ＰＦ ５ 、ＮｂＦ ５ 、ＢｉＦ ５ 、ＵＦ ５ 、ＳｉＣｌ ２ 、ＣｒＯ ２ Ｃｌ ２ 、ＳｉＣｌ ４ 、ＴａＣｌ ４ 、ＨｆＣｌ ４ 、ＴｉＣｌ ３ （ｌ）、ＴｉＣｌ ４ （ｌ）、ＣｏＣｌ ２ （ｌ）、ＴｉＣｌ ３ 、および、ＴｉＣｌ ２ 、の内の少なくとも１つを含む、方法。
［適用例５］適用例１に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、ＣＦ ４ 、ＣＨＦ ３ 、ＣＨ ３ Ｆ、ＣＣｌ ４ 、ＣＦ ３ Ｉ、ＣＢｒ ２ Ｆ ２ 、Ｃ ２ ＨＦ ５ 、Ｃ ２ Ｆ ５ Ｂｒ、Ｈ ２ 、Ｏ ２ 、Ｈ ２ Ｏ、Ｈ ２ Ｏ ２ 、ＢＣｌ ３ 、ＮＨ ３ 、ＣＯＳ、ＣＯ、ＳＦ ６ 、および、ＳｉＦ ４ 、の内の少なくとも１つを含む、方法。
［適用例６］適用例１に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、ＣｒＯ ２ Ｃｌ ２ 、ＳｉＣｌ ４ 、ＳＯＣｌ ２ 、ＴｉＣｌ ２ 、ＴｉＣｌ ３ 、および、ＣｏＣｌ ２ 、の内の少なくとも１つを含む、方法。
［適用例７］適用例１に記載の方法であって、前記スタックは、－２０℃未満の温度に冷却される、方法。
［適用例８］適用例１に記載の方法であって、前記スタックは、－６０℃未満の温度に冷却される、方法。
［適用例９］適用例１に記載の方法であって、前記エッチングガスは、原子層エッチングガスまたは原子層蒸着ガスであり、前記エッチングガスからの前記プラズマは、前記スタックの層を改質して、改質層を提供し、
前記方法は、さらに、
ｅ）前記プラズマの生成を停止し、
ｆ）前記プラズマの生成を停止した後に、前記スタックの前記改質層を活性化させること、
を備える、方法。
［適用例１０］適用例９に記載の方法であって、前記ｂ）からｆ）は、複数回繰り返される、方法。
［適用例１１］適用例１０に記載の方法であって、前記スタックの前記改質層を活性化させることは、前記改質層を加熱し、前記改質層に照射を行い、または、前記改質層と化学的に反応するようにガスを流すこと、の内の少なくとも１つを含む、方法。
［適用例１２］適用例１に記載の方法であって、さらに、少なくとも１０００ボルトの大きさのバイアスを供給することを備える、方法。
［適用例１３］適用例１に記載の方法であって、前記エッチングガスは、フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分、の内の少なくとも１つを含む、方法。
［適用例１４］適用例１に記載の方法であって、前記フィーチャは、２０：１より大きい高さ対幅のアスペクト比を有する、方法。
［適用例１５］適用例１に記載の方法であって、前記エッチングガスは、金属ハロゲン化物ガスを含む、方法。
［適用例１６］適用例１に記載の方法であって、前記スタックは、誘電体層を含む、方法。
［適用例１７］適用例１に記載の方法であって、前記スタックは、窒化シリコン、炭化シリコン、または、酸化シリコンの少なくとも１つの層を備える、方法。

Claims (17)

  1. エッチングチャンバ内でパターニング済みマスクの下方のスタックにフィーチャをエッチングするための方法であって、
    ａ）冷却剤で前記スタックを冷却し、冷却剤温度が－２０℃未満であり、
    ｂ）前記エッチングチャンバ内にエッチングガスを流し、
    ｃ）前記エッチングガスからプラズマを生成し、
    ｄ）前記パターニング済みマスクに対して前記スタック内のフィーチャを選択的にエッチングすること、
    を備える、方法。
  2. 請求項１に記載の方法であって、さらに、少なくとも４００ボルトの大きさのバイアスを供給することを備える、方法。
  3. 請求項１に記載の方法であって、前記エッチングガスは、酸素を含まない、方法。
  4. 請求項１に記載の方法であって、前記エッチングガスは、エッチャント成分を含み、前記エッチャント成分は、ＣＦ４、ＳＦ６、ＮＦ３、ＸｅＦ２、ＷＦ６、ＳｉＦ４、ＴａＦ５、ＩＦ７、ＨＦ、ＣｌＦ５、ＢｒＦ５、ＡｓＦ５、ＮＦ５、ＰＦ５、ＮｂＦ５、ＢｉＦ５、ＵＦ５、ＳｉＣｌ２、ＣｒＯ２Ｃｌ２、ＳｉＣｌ４、ＴａＣｌ４、ＨｆＣｌ４、ＴｉＣｌ３（ｌ）、ＴｉＣｌ４（ｌ）、ＣｏＣｌ２（ｌ）、ＴｉＣｌ３、および、ＴｉＣｌ２、の内の少なくとも１つを含む、方法。
  5. 請求項１に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、ＣＦ４、ＣＨＦ３、ＣＨ３Ｆ、ＣＣｌ４、ＣＦ３Ｉ、ＣＢｒ２Ｆ２、Ｃ２ＨＦ５、Ｃ２Ｆ５Ｂｒ、Ｈ２、Ｏ２、Ｈ２Ｏ、Ｈ２Ｏ２、ＢＣｌ３、ＮＨ３、ＣＯＳ、ＣＯ、ＳＦ６、および、ＳｉＦ４、の内の少なくとも１つを含む、方法。
  6. 請求項１に記載の方法であって、前記エッチングガスは、不動態化成分を含み、前記不動態化成分は、ＣｒＯ２Ｃｌ２、ＳｉＣｌ４、ＳＯＣｌ２、ＴｉＣｌ２、ＴｉＣｌ３、および、ＣｏＣｌ２、の内の少なくとも１つを含む、方法。
  7. 請求項１に記載の方法であって、前記スタックは、－２０℃未満の温度に冷却される、方法。
  8. 請求項１に記載の方法であって、前記スタックは、－６０℃未満の温度に冷却される、方法。
  9. 請求項１に記載の方法であって、前記エッチングガスは、原子層エッチングガスまたは原子層蒸着ガスであり、前記エッチングガスからの前記プラズマは、前記スタックの層を改質して、改質層を提供し、
    前記方法は、さらに、
    ｅ）前記プラズマの生成を停止し、
    ｆ）前記プラズマの生成を停止した後に、前記スタックの前記改質層を活性化させること、
    を備える、方法。
  10. 請求項９に記載の方法であって、前記ｂ）からｆ）は、複数回繰り返される、方法。
  11. 請求項１０に記載の方法であって、前記スタックの前記改質層を活性化させることは、前記改質層を加熱し、前記改質層に照射を行い、または、前記改質層と化学的に反応するようにガスを流すこと、の内の少なくとも１つを含む、方法。
  12. 請求項１に記載の方法であって、さらに、少なくとも１０００ボルトの大きさのバイアスを供給することを備える、方法。
  13. 請求項１に記載の方法であって、前記エッチングガスは、フッ素供給成分、水素含有成分、炭化水素含有成分、フッ化炭素含有成分、および、ヨウ素含有成分、の内の少なくとも１つを含む、方法。
  14. 請求項１に記載の方法であって、前記フィーチャは、２０：１より大きい高さ対幅のアスペクト比を有する、方法。
  15. 請求項１に記載の方法であって、前記エッチングガスは、金属ハロゲン化物ガスを含む、方法。
  16. 請求項１に記載の方法であって、前記スタックは、誘電体層を含む、方法。
  17. 請求項１に記載の方法であって、前記スタックは、窒化シリコン、炭化シリコン、または、酸化シリコンの少なくとも１つの層を備える、方法。
JP2024016041A 2018-03-16 2024-02-06 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 Pending JP2024050812A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862644095P 2018-03-16 2018-03-16
US62/644,095 2018-03-16
JP2020547224A JP7366918B2 (ja) 2018-03-16 2019-03-12 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
PCT/US2019/021761 WO2019178030A1 (en) 2018-03-16 2019-03-12 Plasma etching chemistries of high aspect ratio features in dielectrics
JP2023175617A JP7626818B2 (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023175617A Division JP7626818B2 (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Publications (1)

Publication Number Publication Date
JP2024050812A true JP2024050812A (ja) 2024-04-10

Family

ID=67907247

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2020547224A Active JP7366918B2 (ja) 2018-03-16 2019-03-12 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2023175617A Active JP7626818B2 (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024016041A Pending JP2024050812A (ja) 2018-03-16 2024-02-06 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036439A Pending JP2024073513A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036441A Pending JP2024073515A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036440A Pending JP2024073514A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036438A Pending JP2024073512A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2020547224A Active JP7366918B2 (ja) 2018-03-16 2019-03-12 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2023175617A Active JP7626818B2 (ja) 2018-03-16 2023-10-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2024036439A Pending JP2024073513A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036441A Pending JP2024073515A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036440A Pending JP2024073514A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
JP2024036438A Pending JP2024073512A (ja) 2018-03-16 2024-03-11 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質

Country Status (5)

Country Link
US (7) US11594429B2 (ja)
JP (7) JP7366918B2 (ja)
KR (6) KR20240037371A (ja)
CN (6) CN118588550A (ja)
WO (1) WO2019178030A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
CN118588550A (zh) 2018-03-16 2024-09-03 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
TWI848993B (zh) 2018-10-26 2024-07-21 美商蘭姆研究公司 三端子記憶體元件的自對準垂直集成
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
US11302536B2 (en) * 2019-10-18 2022-04-12 Applied Materials, Inc. Deflectable platens and associated methods
SG10202010798QA (en) * 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
JP7343461B2 (ja) * 2019-11-08 2023-09-12 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
KR102723916B1 (ko) * 2019-11-08 2024-10-31 도쿄엘렉트론가부시키가이샤 에칭 방법
CN114830299B (zh) * 2019-11-12 2024-12-13 应用材料公司 减少氢沉积工艺
JP7604145B2 (ja) * 2019-11-25 2024-12-23 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置
US11342194B2 (en) * 2019-11-25 2022-05-24 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
WO2021118862A2 (en) * 2019-12-13 2021-06-17 Lam Research Corporation Multi-state pulsing for achieving a balance between bow control and mask selectivity
WO2021138006A1 (en) * 2019-12-31 2021-07-08 Mattson Technology, Inc. Systems and methods for removal of hardmask
KR102668527B1 (ko) * 2022-03-24 2024-05-23 성균관대학교산학협력단 소모성 금속 부재를 포함하는 식각용 플라즈마 처리 장치
JP7296912B2 (ja) * 2020-04-07 2023-06-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US12341021B2 (en) * 2020-04-08 2025-06-24 Lam Research Corporation Selective etch using deposition of a metalloid or metal containing hardmask
KR102459129B1 (ko) * 2020-04-30 2022-10-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 플라즈마 처리 장치
TW202209474A (zh) * 2020-04-30 2022-03-01 日商東京威力科創股份有限公司 基板處理方法及電漿處理裝置
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
TW202213505A (zh) * 2020-08-24 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
JP2022036899A (ja) * 2020-08-24 2022-03-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11658043B2 (en) 2020-09-03 2023-05-23 Applied Materials, Inc. Selective anisotropic metal etch
JP7565194B2 (ja) * 2020-11-12 2024-10-10 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US12131914B2 (en) * 2020-12-17 2024-10-29 Tokyo Electron Limited Selective etching with fluorine, oxygen and noble gas containing plasmas
CN114695107A (zh) * 2020-12-30 2022-07-01 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀方法
KR20230134122A (ko) * 2021-01-27 2023-09-20 가부시끼가이샤 레조낙 금속 산화물의 패턴 형성 방법 및 반도체소자의 제조방법
JP7577012B2 (ja) * 2021-03-26 2024-11-01 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11764215B2 (en) * 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
WO2022230118A1 (ja) * 2021-04-28 2022-11-03 東京エレクトロン株式会社 エッチング方法
JP2022172753A (ja) * 2021-05-07 2022-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20240011600A (ko) * 2021-05-25 2024-01-26 램 리써치 코포레이션 3d-nand를 위한 고 종횡비 에칭을 위한 화학 물질
CN114121644A (zh) * 2021-09-30 2022-03-01 北京北方华创微电子装备有限公司 一种碳化硅沟槽结构及其制造方法和半导体器件
KR20230052079A (ko) 2021-10-12 2023-04-19 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP7674223B2 (ja) * 2021-11-01 2025-05-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
KR20240108801A (ko) * 2021-12-01 2024-07-09 램 리써치 코포레이션 준금속 (metalloid) 또는 금속의 플루오르카본-기반 증착을 사용하는 선택적인 에칭
JP7348672B2 (ja) * 2021-12-03 2023-09-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
WO2023215385A1 (en) * 2022-05-05 2023-11-09 Lam Research Corporation Organochloride etch with passivation and profile control
KR20230174580A (ko) * 2022-06-21 2023-12-28 세메스 주식회사 식각 가스 조성물, 기판 처리 장치, 및 이를 이용한 패턴 형성 방법
CN117810077A (zh) * 2022-09-29 2024-04-02 中微半导体设备(上海)股份有限公司 一种基片的刻蚀方法及其半导体器件
US20240112919A1 (en) * 2022-09-29 2024-04-04 Tokyo Electron Limited Low-Temperature Etch
US20240128091A1 (en) * 2022-10-13 2024-04-18 Applied Materials, Inc. Dry etching with etch byproduct self-cleaning
CN115818580B (zh) * 2022-11-28 2024-07-26 华中科技大学 用介质阻挡放电等离子体来制备纳米硫材料的方法及产品
WO2024263467A1 (en) * 2023-06-23 2024-12-26 Lam Research Corporation Selective etch of a stack with a carbon containing mask
US20250046617A1 (en) * 2023-07-31 2025-02-06 Tokyo Electron Limited Method for lateral etch with bottom passivation
WO2025075828A1 (en) * 2023-10-05 2025-04-10 Lam Research Corporation Selective etch of stack below metal mask using oxygen and fluorine
US20250149337A1 (en) * 2023-11-07 2025-05-08 Applied Materials, Inc. High selectivity cryogenic tungsten-boron-carbide etch
WO2025106306A1 (en) * 2023-11-17 2025-05-22 Lam Research Corporation Selective etch of stack using hf and another fluorine containing component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242130A (ja) * 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
JP2007141918A (ja) * 2005-11-15 2007-06-07 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2017518645A (ja) * 2014-06-18 2017-07-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｔｓｖ／ｍｅｍｓ／パワーデバイスエッチング用の化学物質

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669460B2 (ja) 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
US5643473A (en) * 1987-07-31 1997-07-01 Hitachi, Ltd. Dry etching method
US5147500A (en) * 1987-07-31 1992-09-15 Hitachi, Ltd. Dry etching method
JP2650970B2 (ja) * 1987-07-31 1997-09-10 株式会社日立製作所 ドライエッチング方法
JPH06326060A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 固体表面加工方法
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
KR100780944B1 (ko) 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US20070232070A1 (en) 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US9299580B2 (en) * 2014-08-19 2016-03-29 Applied Materials, Inc. High aspect ratio plasma etch for 3D NAND semiconductor applications
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
JP6327295B2 (ja) 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
JP6514138B2 (ja) 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
JP6587580B2 (ja) 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10692880B2 (en) * 2016-12-27 2020-06-23 Applied Materials, Inc. 3D NAND high aspect ratio structure etch
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
CN118588550A (zh) 2018-03-16 2024-09-03 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
TW202213505A (zh) 2020-08-24 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242130A (ja) * 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
JP2007141918A (ja) * 2005-11-15 2007-06-07 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2017518645A (ja) * 2014-06-18 2017-07-06 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｔｓｖ／ｍｅｍｓ／パワーデバイスエッチング用の化学物質

Also Published As

Publication number Publication date
US20210005472A1 (en) 2021-01-07
JP2024073513A (ja) 2024-05-29
CN118588549A (zh) 2024-09-03
JP7626818B2 (ja) 2025-02-04
US20240258128A1 (en) 2024-08-01
US20240258127A1 (en) 2024-08-01
CN118588550A (zh) 2024-09-03
CN118588548A (zh) 2024-09-03
US20240178014A1 (en) 2024-05-30
CN118263107A (zh) 2024-06-28
JP7366918B2 (ja) 2023-10-23
JP2021515988A (ja) 2021-06-24
US20240203760A1 (en) 2024-06-20
JP2023179650A (ja) 2023-12-19
JP2024073515A (ja) 2024-05-29
KR20240037371A (ko) 2024-03-21
US12119243B2 (en) 2024-10-15
JP2024073512A (ja) 2024-05-29
US20240203759A1 (en) 2024-06-20
CN111886678B (zh) 2025-04-15
JP2024073514A (ja) 2024-05-29
CN118588551A (zh) 2024-09-03
KR20240037370A (ko) 2024-03-21
KR20200123481A (ko) 2020-10-29
US11594429B2 (en) 2023-02-28
CN111886678A (zh) 2020-11-03
KR20240027863A (ko) 2024-03-04
KR20240037369A (ko) 2024-03-21
WO2019178030A1 (en) 2019-09-19
US20230187234A1 (en) 2023-06-15
KR20240039207A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
JP7626818B2 (ja) 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質
TWI802376B (zh) 用於形成高深寬比之開口之方法、用於形成高深寬比之特徵之方法、及相關半導體裝置
CN114512399B (zh) 干式蚀刻方法
CN112309850A (zh) 使用氟去除形成结构的方法
JP6788177B2 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP6544215B2 (ja) ドライエッチング方法
US20180061659A1 (en) Silicon-based deposition for semiconductor processing
JP2024524907A (ja) 部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層
US20250079127A1 (en) Dielectric plasma etching using c2h2f2
WO2023215040A1 (en) Co-deposition and etch process
CN119998931A (zh) 等向性氮化硅去除

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250520