JP6056136B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法 Download PDFInfo
- Publication number
- JP6056136B2 JP6056136B2 JP2011267110A JP2011267110A JP6056136B2 JP 6056136 B2 JP6056136 B2 JP 6056136B2 JP 2011267110 A JP2011267110 A JP 2011267110A JP 2011267110 A JP2011267110 A JP 2011267110A JP 6056136 B2 JP6056136 B2 JP 6056136B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- hole
- clf
- brf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000001312 dry etching Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000012895 dilution Substances 0.000 description 11
- 238000010790 dilution Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003085 diluting agent Substances 0.000 description 6
- 125000001153 fluoro group Chemical group F* 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、基板上に形成されている立体的な三次元構造素子のシリコン層のドライエッチングに関するものである。
半導体素子の高集積化が年々進んでいる。これまで、集積度を増加させるためには、単位表面積当たりに集積する半導体素子の数を増加させる必要があることから、回路線幅を細くするための微細加工技術が進展してきた。しかしながら、素子の微細化が進みすぎると誤作動が増加することが指摘されている。
そこで近年、素子を基板面に対して平行方向だけでなく垂直方向へと並べる三次元構造半導体素子の開発が試みられている（特許文献１）。従来のように基板面に対して平行方向に素子を形成するだけでなく、単結晶シリコンなどの基板面上にシリコン電極と絶縁体の膜を交互に何層も成膜し、得られる積層膜を貫通する２０〜２００ｎｍ程度の微細な孔又は溝を反応性イオンエッチングなどの異方性プロセスにより多数形成し、更に、前記孔又は溝の内側面に現れている特定層（たとえばシリコン電極層）の形状を加工することで、基板面に対して垂直方向へも半導体素子が配列した立体的な三次元構造素子が形成される。例えば、大容量メモリＢｉＣＳの製造において、ＢｉＣＳメモリホールエッチングにより、Ｓｉ電極層と酸化シリコン絶縁層に対して貫通する孔をプラズマエッチングする方法が報告されている（非特許文献１）。
前記孔又は溝の内側面に現れている特定層をキャパシタやトランジスタとしての機能性を付与するために加工するには、エッチング処理が必要となる。このエッチング処理として、該特定層との選択的な反応特性を持つ薬液を用いて除去するウェットエッチング法や、該特定層との選択的な反応特性を持つガスを用いて除去するドライエッチング法が用いられている。
ドライエッチング法により微細な孔の内側面に現れているシリコン層をエッチングする際には、基板面に対して平行方向にエッチングすることが必要となるため、等方的なエッチングが可能なＣｌＦ３やＸｅＦ２ガスが用いられている（非特許文献２）。
市川尚志，東芝レビュー、ｖｏｌ．６６，Ｎｏ．５（２０１１）
Ｇｒｅｇｏｒｙ Ｔ．Ａ．Ｋｏｖａｃｓ， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ，ｖｏｌ．８６（８），ｐｐ１５３６−１５５１，１９９８
非特許文献１に示されるような従来の三次元構造半導体素子の製造では、エッチング処理によって形状加工する複数の特定層が前記孔内又は溝内の異なった深さに存在するため、孔径又は溝の幅が微細になるほど、エッチングされる特定層のエッチング深さが層毎にばらついて、孔又は溝の深さ方向に対してエッチング深さの均一性（以下、「エッチング深さの均一性」という）が得られなくなる傾向が高く、それが素子性能の悪化を引き起こす原因の一つとなっている。
このため、前記孔又は溝の内側面に現れている特定層のエッチング処理において、エッチング深さが前記孔又は溝の深さ方向に依存しないエッチング方法が望まれている。
本発明では、前記孔又は溝の内側面に現れている特定層であるシリコン層のエッチングにおいて、前記孔又は溝の深さ方向に対するエッチング深さの不均一化を抑制可能なエッチング方法を提供することを目的としている。
本発明者らは、鋭意検討を重ねた結果、ＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５から選ばれる少なくとも１種類のガスにＦ２を混合したガスをエッチングガスとして用いることにより、前記孔又は溝内の深さ方向に対し、前記孔又は溝の内側面に現れているシリコン層のエッチング深さの不均一化を抑制可能であることを見出し、本発明に至った。
すなわち、基板上に形成されている、シリコン膜と絶縁膜が複数積層している層状構造を有する積層膜の、基板面に垂直方向に形成されている孔又は溝を有する三次元構造の半導体素子を反応チャンバー内に設置し、エッチングガスを反応チャンバー内に導入し、前記孔又は溝に接触させ、前記孔又は溝の内側面に現れている複数のシリコン層を前記基板面に対して平行方向に深さ５ｎｍ以上９０ｎｍ以下エッチングするドライエッチング方法において、エッチングガスとして、ＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５から選ばれる少なくとも１種類のガスとＦ２とを含有するガスを用いることを特徴とするドライエッチング方法を提供するものである。
さらには、前記エッチングガスに含有するＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５又Ｆ２の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることを特徴とするドライエッチング方法、又は、前記エッチングガスに、更に、Ｎ２、Ｈｅ、Ａｒから選ばれる少なくとも１種類のガスを含有することを特徴とするドライエッチング方法を提供するものである。
また、−３０℃以上１００℃以下の基板温度で、前記エッチングガスをシリコン層に接触させることを特徴とする上記のドライエッチング方法を提供するものである。
基板上に形成されているシリコン膜と絶縁膜が積層している層状構造を有する積層膜に、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層を、本発明のドライエッチング方法によりエッチング処理することにより、該孔又は溝の深さ方向に対するシリコン層のエッチング深さの不均一化を抑制することが可能となる。
本発明におけるドライエッチング方法の処理対象となるものは、基板上に形成されているシリコン膜と絶縁膜が積層している層状構造を有する積層膜に、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層である。
シリコン膜としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜などが挙げられ、シリコン層を形成する。
絶縁膜としては、酸化ケイ素膜、窒化ケイ素膜、窒化チタン膜などが挙げられ、絶縁層を形成する。
本発明によるドライエッチング方法では、エッチングガスとして、ＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５から選ばれる少なくとも１種類のインターハロゲンとＦ２とを含有するガスを用いる。そのエッチングガスを内部に基板が設置されている反応チャンバー内に導入し、その基板上に形成されている孔又は溝に接触させる。
接触するエッチングガス中のＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５、Ｆ２の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることが好ましく、更には５Ｐａ以上１０００Ｐａ以下であることが、エッチング深さの均一性に関してより高い効果を得るためには特に好ましい。
上記エッチングガス中には、ＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５、Ｆ２以外にも、更に、Ｎ２、Ｈｅ、Ａｒから選ばれる少なくとも１種類の希釈ガスが含有されていてもよい。含有するＮ２、Ｈｅ、Ａｒの分圧は特に限定されないが、一般的な反応チャンバーの気密性を勘案すると、エッチングガスの全圧が大気圧を超えるような条件とならないことが望ましい。
エッチングガスに含有されるガス成分についてはそれぞれ独立して反応チャンバー内に導入してもよく、または予め混合ガスとして調整した上で、反応チャンバー内に導入しても構わない。
上記エッチングガスを上記シリコン層に接触させるときの基板温度は、−３０℃以上１００℃以下であることが好ましく、より好ましくは、−２０℃以上８０℃以下、さらに好ましくは ０℃以上５０℃以下、であることが、エッチング深さの均一性に関してより高い効果と、より大きいエッチング速度を得る上で特に好ましい。
基板のエッチング対象面に対する単位面積当りの、上記エッチングガス中に含まれるＦ原子を含むガス成分の総流量は、分子中のＦ原子の数をＦ２に換算して０．３ｓｃｃｍ／ｃｍ２以上であることが望ましい。０．３ｓｃｃｍ／ｃｍ２未満であるとエッチング深さの均一性が悪化する虞がある。０．３ｓｃｃｍ／ｃｍ２以上であればエッチング深さの均一性は良好となるが、エッチングガスの消費効率の観点より、２０００ｓｃｃｍ／ｃｍ２以下であることが望ましい。
基板上に形成される三次元構造の半導体素子において、反応性イオンエッチングなどの方法で基板面に垂直方向に形成される孔の直径又は溝の幅は、１０ｎｍ以上５００ｎｍ以下の程度である。形成された孔の内面に現れるシリコン膜と絶縁膜の積層構造がキャパシタやトランジスタとしての機能を果たすことにより、より集積密度の高い半導体素子が形成可能となる。
エッチング時間は素子製造プロセスの効率を考慮すると、３０分以内であることが好ましい。ここに、エッチング時間とは、エッチング処理が行われる内部に基板が設置されているプロセスチャンバーの内部にエッチングガスを導入し、その後、該エッチング処理を終える為に該プロセスチャンバーの内のエッチングガスを真空ポンプ等により排気するまでの時間を指す。
シリコン層のエッチング深さは特に限定されないが、三次元構造の半導体素子の形成において、次の成膜工程でのプロセス特性を良好とするためには、５ｎｍ以上９０ｎｍ以下であることが好ましい。また、各層のエッチング深さは孔又は溝の深さ方向に対して、ばらつきが小さいほど素子特性が良好となる。
図１はエッチング試験で用いたエッチング装置の概略系統図である。反応チャンバー１には試料７を支持するためのステージ５が具備されている。ステージ５にはステージの温度を調整可能なステージ温度調整器６が具備されている。反応チャンバー１にはガス導入の為のガス配管４１及びガス排気の為のガス配管４２が接続されている。インターハロゲン供給系２１、Ｆ２供給系２２、希釈ガス供給系２３は、それぞれバルブ３１、バルブ３２、バルブ３３を介してガス配管４１に接続されている。真空ポンプ８はガス排気の為、バルブ３３を介してガス配管４２に接続されている。反応チャンバー１内部の圧力は反応チャンバー１付設の圧力計（図中省略）の指示値を基に、バルブ３３により制御される。
図２は本試験に用いる試料７の断面の模式図である。試料７は、２０ｍｍ角（基板表面積４ｃｍ２）で板厚が０．１ｍｍの形状のシリコン基板１１上に窒化ケイ素膜１２が３０ｎｍ成膜され、更に、その上に酸化シリコン膜９とポリシリコン膜１０がそれぞれ３０ｎｍの厚みで交互に計１６層成膜されている積層膜に所定の直径Ｄの孔１３を窒化ケイ素膜１２まで基板面垂直方向に形成したものである。孔１３はシリコン基板面上に縦横４００ｎｍ間隔で均等に形成されている。
次にエッチング操作方法について説明する。ステージ５上に試料７を設置し、反応チャンバー１及びガス配管４１、４２を１０Ｐａ未満まで真空置換後、ステージ５の温度を所定値に設定する。ステージ５の温度が所定値に達したことを確認後、バルブ３１，３２，３３を開放し、インターハロゲン供給系２１、Ｆ２供給系２２、希釈ガス供給系２３よりそれぞれ所定流量のガスを供給することにより、ガス配管４１よりエッチングガスを反応チャンバー１に導入する。また、エッチングガスに含有されるインターハロゲン、Ｆ２、希釈ガスの流量比と反応チャンバー１内部の圧力を所定の値に設定することにより、エッチングガスに含有されるインターハロゲン、Ｆ２、希釈ガスがそれぞれ目的の分圧となるようにした。この場合、エッチングガス総流量、各分圧、及び試料７の基板表面積より、該基板のエッチング対象面の単位面積当りの、エッチングガス中に含まれるＦ原子を含むガス成分の総流量を、Ｆ２に換算して算出される。
エッチングガスを導入してから所定時間（エッチング時間）経過後、エッチングガスの導入を停止し、反応チャンバー１内部を真空置換後、試料７を取り出して孔の断面形状をＳＥＭ観察した。
本試験における、シリコンのエッチング形態について、同一孔内の１６層の壁面の各ポリシリコン層のエッチング深さｔを断面ＳＥＭ観察により測定し、そのエッチング深さｔの平均値ｔＡおよび標準偏差σを求め、σ／ｔＡを求めることにより、孔の深さ方向に対するエッチング深さの均一性を評価した。
ポリシリコン層のエッチング深さｔは、孔１３の側面中にあるポリシリコン層のエッチング後の状態を断面で模式的に表している図３に示されている。ポリシリコン層は、上下を酸化シリコン膜９に挟まれてポリシリコン膜１０が積層されて形成されており、エッチングにより孔１３の側面のポリシリコン層の部分が凹状となる。このとき、孔の側面のエッチングされていない面である酸化シリコン膜９の層の面（エッチングされる前のポリシリコン膜１０の層の面と同じ位置に相当）と、凹んだポリシリコン膜１０の層の面との距離が、エッチング深さｔである。
［実施例１〜３２］
本実施例におけるエッチング条件と、その結果を表１に示す。
本実施例におけるエッチング条件と、その結果を表１に示す。
実施例１〜５では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ３、希釈ガスとしてＮ２を用い、Ｆ２の分圧を１０Ｐａに固定した条件として、ＣｌＦ３とＮ２の分圧及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
その結果、実施例間で平均エッチング深さｔＡは異なるが、σ／ｔＡはいずれも２０％以内と、エッチング深さの均一性は良好であった。
実施例６〜９では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ３、希釈ガスとしてＮ２を用い、ＣｌＦ３の分圧を１０Ｐａに固定した条件として、Ｆ２とＮ２の分圧及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
実施例１０〜１４では、インターハロゲンとしてＣｌＦ３、希釈ガスとしてＮ２を用い、ＣｌＦ３とＦ２の分圧をそれぞれ１０Ｐａ、Ｎ２の分圧を９８０Ｐａ、エッチングガスの全圧を１０００Ｐａに固定した条件として、基板温度及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
実施例１５〜１９では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＢｒＦ３、ＢｒＦ５、ＩＦ５、ＩＦ７、あるいはＣｌＦ３とＩＦ７の混合ガスを、希釈ガスとしてＮ２を用い、ＢｒＦ３、ＢｒＦ５、ＩＦ５、ＩＦ７、ＣｌＦ３の各分圧とＦ２の分圧をそれぞれ１０Ｐａに固定した条件として、Ｎ２の分圧を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
実施例２０、２１では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＣｌＦ３を用い、ＣｌＦ３とＦ２の分圧をそれぞれ１０Ｐａ、エッチングガスの全圧を４９９０Ｐａに固定した条件として、希釈ガスをＡｒ又はＨｅに変えてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
実施例２２、２３では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＣｌＦ３を、希釈ガスとしてＮ２を用い、ＣｌＦ３とＦ２の分圧をそれぞれ１０Ｐａ、エッチングガスの全圧を１０００Ｐａに固定した条件として、試料の孔１３の直径Ｄを３０ｎｍ又は２００ｎｍに変えてエッチング試験を行った。エッチングガスの総流量は５０００ｓｃｃｍである。
実施例２４〜２６では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ３を、希釈ガスとしてＮ２を用い、ＣｌＦ３とＦ２の分圧をそれぞれ１０Ｐａに固定した条件として、希釈ガスの分圧とエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
実施例２７では、ＣｌＦ３の圧力を０．５Ｐａとする以外は、実施例２と同様の条件にてエッチング試験を行った。
実施例２８では、Ｆ２の圧力を０．５Ｐａとする以外は、実施例６と同様の条件にてエッチング試験を行った。
実施例２９では、希釈ガスを用いずエッチング時間を１ｍｉｎとする以外は、実施例１と同様の条件にてエッチング試験を行った。
実施例３０では、希釈ガスＮ２の分圧を１０００００Ｐａとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ２換算値を０．３ｓｃｃｍ／ｃｍ２とし、エッチング時間を２０分とする以外は実施例１と同様の条件にてエッチング試験を行った。
実施例３１では、エッチングガスの総流量を１００００ｓｃｃｍとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ２換算値を３３８７．５ｓｃｃｍ／ｃｍ２とする以外は実施例４と同様の条件にてエッチング試験を行った。
実施例３２では、エッチングガスの総流量を３００００ｓｃｃｍとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ２換算値を１０１６２．５ｓｃｃｍ／ｃｍ２とする以外は実施例４と同様の条件にてエッチング試験を行った。
その結果、いずれの実施例においてもσ／ｔＡは２０％以内とエッチング深さの均一性は良好であった。
［比較例１〜６］
本比較例におけるエッチング条件と、その結果を表２に示す。
本比較例におけるエッチング条件と、その結果を表２に示す。
本比較例１では、Ｆ２分圧を０Ｐａとする以外は実施例１と同様の条件にてエッチング試験を行った。
本比較例２では、ＣｌＦ３分圧を０Ｐａとする以外は実施例実施例７と同様の条件にてエッチング試験を行った。
本比較例３では、Ｆ２分圧を０Ｐａにて、更に希釈ガスを用いないこと以外は実施例３と同様の条件にてエッチング試験を行った。
本比較例４では、Ｆ２分圧を０Ｐａとする以外は実施例３と同様の条件にてエッチング試験を行った。
本比較例５では、Ｆ２分圧を０Ｐａとする以外は実施例５と同様の条件にてエッチング試験を行った。
本比較例６では、ＣｌＦ３分圧を０Ｐａとする以外は実施例９と同様の条件にてエッチング試験を行った。
その結果、σ／ｔＡはいずれも２０％を超え、エッチング深さの均一性不良であった。
本発明は、シリコン層を有する層状構造に孔又は溝が形成されている半導体の製造において、集積度を増加させるために基板面に対して平行方向だけでなく垂直方向へも半導体素子を配列させる三次元構造素子の形成に有効である。
１・・・反応チャンバー
２１・・・インターハロゲン供給系
２２・・・Ｆ２供給系
２３・・・希釈ガス供給系
３１、３２、３３・・・バルブ
４１、４２・・・ガス配管
５・・・ステージ
６・・・ステージ温度調整器
７・・・試料
８・・・真空ポンプ
９・・・酸化シリコン膜
１０・・・ポリシリコン膜
１１・・・シリコン基板
１２・・・窒化ケイ素膜
１３・・・孔
２１・・・インターハロゲン供給系
２２・・・Ｆ２供給系
２３・・・希釈ガス供給系
３１、３２、３３・・・バルブ
４１、４２・・・ガス配管
５・・・ステージ
６・・・ステージ温度調整器
７・・・試料
８・・・真空ポンプ
９・・・酸化シリコン膜
１０・・・ポリシリコン膜
１１・・・シリコン基板
１２・・・窒化ケイ素膜
１３・・・孔
Claims (4)
- 基板上に形成されている、シリコン層と絶縁膜が複数積層している層状構造を有する積層膜に、基板面に垂直方向に形成されている孔又は溝を有する三次元構造の半導体素子を反応チャンバー内に設置し、エッチングガスを反応チャンバー内に導入し、前記孔又は溝に接触させ、前記孔又は溝の内側面に現れている複数のシリコン層を前記基板面に対して平行方向に深さ５ｎｍ以上９０ｎｍ以下エッチングするドライエッチング方法において、
エッチングガスとして、ＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５から選ばれる少なくとも１種類のガスとＦ２とを含有するガスを用いることを特徴とするドライエッチング方法。 - エッチングガスに含有するＣｌＦ３、ＢｒＦ５、ＢｒＦ３、ＩＦ７、ＩＦ５、又はＦ２の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることを特徴とする請求項１に記載のドライエッチング方法。
- 前記エッチングガスに、更に、Ｎ２、Ｈｅ、Ａｒから選ばれる少なくとも１種類のガスを含有することを特徴とする請求項１又は２のいずれか１項に記載のドライエッチング方法。
- −３０℃以上１００℃以下の基板温度で、前記エッチングガスをシリコン層に接触させることを特徴とする請求項１〜３のいずれか１項に記載のドライエッチング方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011267110A JP6056136B2 (ja) | 2011-09-07 | 2011-12-06 | ドライエッチング方法 |
| PCT/JP2012/070154 WO2013035476A1 (ja) | 2011-09-07 | 2012-08-08 | ドライエッチング方法 |
| CN201280043758.2A CN103782369B (zh) | 2011-09-07 | 2012-08-08 | 干蚀刻方法 |
| KR1020147006924A KR101703777B1 (ko) | 2011-09-07 | 2012-08-08 | 드라이 에칭 방법 |
| EP12830450.8A EP2755229B1 (en) | 2011-09-07 | 2012-08-08 | Dry etching method |
| US14/238,639 US9165776B2 (en) | 2011-09-07 | 2012-08-08 | Dry etching method |
| TW101130899A TWI502642B (zh) | 2011-09-07 | 2012-08-24 | Dry etching method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011195359 | 2011-09-07 | ||
| JP2011195359 | 2011-09-07 | ||
| JP2011267110A JP6056136B2 (ja) | 2011-09-07 | 2011-12-06 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013070012A JP2013070012A (ja) | 2013-04-18 |
| JP6056136B2 true JP6056136B2 (ja) | 2017-01-11 |
Family
ID=47831928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011267110A Active JP6056136B2 (ja) | 2011-09-07 | 2011-12-06 | ドライエッチング方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9165776B2 (ja) |
| EP (1) | EP2755229B1 (ja) |
| JP (1) | JP6056136B2 (ja) |
| KR (1) | KR101703777B1 (ja) |
| CN (1) | CN103782369B (ja) |
| TW (1) | TWI502642B (ja) |
| WO (1) | WO2013035476A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015011829A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
| WO2015016149A1 (ja) * | 2013-07-29 | 2015-02-05 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
| JP6454492B2 (ja) * | 2014-08-08 | 2019-01-16 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
| WO2016056300A1 (ja) * | 2014-10-10 | 2016-04-14 | 関東電化工業株式会社 | ケイ素化合物用エッチングガス組成物及びエッチング方法 |
| US9728422B2 (en) | 2015-01-23 | 2017-08-08 | Central Glass Company, Limited | Dry etching method |
| JP6544215B2 (ja) | 2015-01-23 | 2019-07-17 | セントラル硝子株式会社 | ドライエッチング方法 |
| FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
| JP6971823B2 (ja) * | 2017-12-13 | 2021-11-24 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| US11594429B2 (en) * | 2018-03-16 | 2023-02-28 | Lam Research Corporation | Plasma etching chemistries of high aspect ratio features in dielectrics |
| US11447697B2 (en) * | 2018-03-29 | 2022-09-20 | Central Glass Company, Limited | Substrate processing gas, storage container, and substrate processing method |
| JP7072440B2 (ja) * | 2018-05-16 | 2022-05-20 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| JP7174180B2 (ja) * | 2018-05-16 | 2022-11-17 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| JP2020068221A (ja) * | 2018-10-22 | 2020-04-30 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
| CN115376910B (zh) * | 2022-09-06 | 2023-06-13 | 兰州大学 | 一种制备平行斜刻凹槽图形化硅衬底的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| US5624582A (en) * | 1993-01-21 | 1997-04-29 | Vlsi Technology, Inc. | Optimization of dry etching through the control of helium backside pressure |
| TW498440B (en) * | 1998-03-30 | 2002-08-11 | Hitachi Ltd | Manufacture method of semiconductor device |
| US7041224B2 (en) * | 1999-10-26 | 2006-05-09 | Reflectivity, Inc. | Method for vapor phase etching of silicon |
| AU2002303842A1 (en) * | 2001-05-22 | 2002-12-03 | Reflectivity, Inc. | A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants |
| JP4446202B2 (ja) | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8278725B2 (en) | 2006-11-10 | 2012-10-02 | Agency For Science, Technology And Research | Micromechanical structure and a method of fabricating a micromechanical structure |
| JP2010010596A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010177652A (ja) | 2009-02-02 | 2010-08-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010225694A (ja) * | 2009-03-19 | 2010-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4968861B2 (ja) | 2009-03-19 | 2012-07-04 | 東京エレクトロン株式会社 | 基板のエッチング方法及びシステム |
| JP2011060958A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP6080166B2 (ja) * | 2011-08-25 | 2017-02-15 | 株式会社Ｓｃｒｅｅｎホールディングス | パターン形成方法 |
-
2011
- 2011-12-06 JP JP2011267110A patent/JP6056136B2/ja active Active
-
2012
- 2012-08-08 KR KR1020147006924A patent/KR101703777B1/ko active IP Right Grant
- 2012-08-08 EP EP12830450.8A patent/EP2755229B1/en not_active Not-in-force
- 2012-08-08 US US14/238,639 patent/US9165776B2/en active Active
- 2012-08-08 CN CN201280043758.2A patent/CN103782369B/zh active Active
- 2012-08-08 WO PCT/JP2012/070154 patent/WO2013035476A1/ja active Application Filing
- 2012-08-24 TW TW101130899A patent/TWI502642B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013070012A (ja) | 2013-04-18 |
| TW201314770A (zh) | 2013-04-01 |
| CN103782369B (zh) | 2017-02-15 |
| WO2013035476A1 (ja) | 2013-03-14 |
| KR20140053333A (ko) | 2014-05-07 |
| TWI502642B (zh) | 2015-10-01 |
| CN103782369A (zh) | 2014-05-07 |
| EP2755229A1 (en) | 2014-07-16 |
| US9165776B2 (en) | 2015-10-20 |
| EP2755229B1 (en) | 2018-04-25 |
| KR101703777B1 (ko) | 2017-02-07 |
| EP2755229A4 (en) | 2015-01-07 |
| US20140206196A1 (en) | 2014-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6056136B2 (ja) | ドライエッチング方法 | |
| CN110235228B (zh) | 用于高深宽比结构的移除方法 | |
| JP7026237B2 (ja) | ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング | |
| US9202708B1 (en) | Doped silicon oxide etch | |
| JP4776575B2 (ja) | 表面処理方法、エッチング処理方法および電子デバイスの製造方法 | |
| JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
| CN107919298B (zh) | 气相刻蚀装置及设备 | |
| CN214625048U (zh) | 半导体衬底 | |
| TWI815242B (zh) | 半導體晶圓及半導體裝置之製造方法 | |
| US20150064925A1 (en) | Deposit removing method and gas processing apparatus | |
| US10872778B2 (en) | Systems and methods utilizing solid-phase etchants | |
| TWI497590B (zh) | 基板處理方法 | |
| JP2005086080A (ja) | 半導体装置の製造方法 | |
| JP2014082494A (ja) | 基板処理方法 | |
| JP2002009038A (ja) | 半導体基板の処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160829 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6056136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |