CN103782369B - 干蚀刻方法 - Google Patents
干蚀刻方法 Download PDFInfo
- Publication number
- CN103782369B CN103782369B CN201280043758.2A CN201280043758A CN103782369B CN 103782369 B CN103782369 B CN 103782369B CN 201280043758 A CN201280043758 A CN 201280043758A CN 103782369 B CN103782369 B CN 103782369B
- Authority
- CN
- China
- Prior art keywords
- gas
- etching
- layer
- dry
- brf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000001312 dry etching Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910020323 ClF3 Inorganic materials 0.000 claims abstract description 23
- 229910014263 BrF3 Inorganic materials 0.000 claims abstract description 11
- 229910014271 BrF5 Inorganic materials 0.000 claims abstract description 11
- XHVUVQAANZKEKF-UHFFFAOYSA-N bromine pentafluoride Chemical compound FBr(F)(F)(F)F XHVUVQAANZKEKF-UHFFFAOYSA-N 0.000 claims abstract description 11
- FQFKTKUFHWNTBN-UHFFFAOYSA-N trifluoro-$l^{3}-bromane Chemical compound FBr(F)F FQFKTKUFHWNTBN-UHFFFAOYSA-N 0.000 claims abstract description 11
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000003628 erosive effect Effects 0.000 claims description 5
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 82
- 238000012360 testing method Methods 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 15
- 239000003085 diluting agent Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000207961 Sesamum Species 0.000 description 1
- 235000003434 Sesamum indicum Nutrition 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的干蚀刻方法的特征在于，其在形成于基板上的、具有硅层和绝缘层层叠而成的层状结构的层叠膜中，对于出现于在与基板面垂直的方向上形成的孔或槽的内侧面的硅层，使用蚀刻气体进行蚀刻时，作为蚀刻气体，使用含有选自ClF3、BrF5、BrF3、IF7、IF5中的至少一种气体和F2的气体。由此，能够抑制硅层的干蚀刻深度的不均匀化。
Description
技术领域
本发明涉及形成于基板上的立体性三维结构元件的硅层的干蚀刻。
背景技术
半导体元件的高集成化逐年进展。迄今为止，为了增加集成度，需要增加单位表面积集成的半导体元件的个数，因此用于使电路线宽变细的微细加工技术得到进展。但是，若元件的微细化过度进展则误动作增加得到指摘。
因此，近年尝试开发相对于基板面不仅向着平行方向、而且向着垂直方向排列元件的三维结构半导体元件(专利文献1)。不仅如以往那样，相对于基板面在平行方向上形成元件，而且在单晶硅等基板面上交替形成几层硅电极和绝缘体的膜，通过反应性离子蚀刻等各向异性工艺形成许多贯通所得到的层叠膜的20～200nm程度的微细的孔或槽，进而，对出现于前述孔或槽的内侧面的特定层(例如硅电极层)的形状进行加工，由此形成相对于基板面也向着垂直方向排列半导体元件而成的立体性三维结构元件。例如报告了在大容量存储器BiCS的制造中，通过BiCS存储器孔蚀刻，将对于Si电极层和氧化硅绝缘层贯通的孔进行等离子体蚀刻的方法(非专利文献1)。
为了对出现于前述孔或槽的内侧面的特定层进行加工以赋予作为电容器、晶体管的功能性，需要进行蚀刻处理。作为这种蚀刻处理，采用使用具有与该特定层的选择性的反应特性的化学溶液来去除的湿式蚀刻法、使用具有与该特定层的选择性反应特性的气体来去除的干蚀刻法。
通过干蚀刻法将出现于微细的孔的内侧面的硅层蚀刻时，需要对于基板面在平行方向上进行蚀刻，因此使用能够进行各向同性蚀刻的ClF3、XeF2气体(非专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2010-225694号公报
非专利文献
非专利文献1：市川尚志、東芝レビュー(Toshiba Review)、vol.66,No.5(2011)
非专利文献2：Gregory T.A.Kovacs,Proceedings of the IEEE,vol.86(8),pp1536-1551,1998
发明内容
发明要解决的问题
非专利文献1中所示的现有的三维结构半导体元件的制造中，通过蚀刻处理进行形状加工的多层特定层存在于前述孔内或槽内的不同深度，因此孔径或槽的宽度越微细则每层被蚀刻的特定层的蚀刻深度越不均、对于孔或槽的深度方向得不到蚀刻深度的均匀性(以下称为“蚀刻深度的均匀性”)的倾向越高，这成为引起元件性能变差的原因之一。
因此，对于出现于前述孔或槽的内侧面的特定层的蚀刻处理而言，期待蚀刻深度不依赖于前述孔或槽的深度方向的蚀刻方法。
本发明的目的在于，提供在作为出现于前述孔或槽的内侧面的特定层的硅层的蚀刻中，能够抑制对于前述孔或槽的深度方向的蚀刻深度的不均匀化的蚀刻方法。
用于解决问题的方案
本发明人等进行了深入地研究，结果发现，通过使用在选自ClF3、BrF5、BrF3、IF7、IF5中的至少一种气体中混合F2而成的气体作为蚀刻气体，能够对于前述孔或槽内的深度方向、抑制出现于前述孔或槽的内侧面的硅层的蚀刻深度的不均匀化，从而完成了本发明。
即，本发明提供一种干蚀刻方法，其特征在于，其为在形成于基板上的、具有硅层和绝缘层层叠而成的层状结构的层叠膜中，对于出现于在与基板面垂直的方向上形成的孔或槽的内侧面的硅层，使用蚀刻气体进行蚀刻的干蚀刻方法，作为蚀刻气体，使用含有选自ClF3、BrF5、BrF3、IF7、IF5中的至少一种气体和F2的气体。
前述蚀刻气体中含有的ClF3、BrF5、BrF3、IF7、IF5或F2的分压优选分别为1Pa以上且2000Pa以下。前述蚀刻气体中可以还含有选自N2、He、Ar中的至少一种气体。另外，优选使前述蚀刻气体与温度为-30℃以上且100℃以下的基板接触。
在形成于基板上的、具有硅层和绝缘层层叠而成的层状结构的层叠膜中，对于出现于在与基板面垂直的方向上形成的孔或槽的内侧面的硅层，通过本发明的干蚀刻方法进行蚀刻处理，由此能够抑制相对于该孔或槽的深度方向的硅层的蚀刻深度的不均匀化。
附图说明
图1为蚀刻反应装置的系统示意图。
图2为蚀刻前的试样的截面示意图。
图3为放大蚀刻后的试样的凹部的截面示意图。
具体实施方式
成为本发明中的干蚀刻方法的处理对象是，形成于基板上的、具有硅层和绝缘层层叠而成的层状结构的层叠膜中，出现于在与基板面垂直的方向上形成的孔或槽的内侧面的硅层。
作为硅层，可列举出由非晶硅膜、多晶硅膜、单晶硅膜等形成的硅层。
作为绝缘膜，可列举出由氧化硅膜、氮化硅膜、氮化钛膜等形成的绝缘膜。
本发明提供的干蚀刻方法中，作为蚀刻气体，使用含有选自ClF3、BrF5、BrF3、IF7、IF5中的至少一种卤间化合物和F2的气体。将该蚀刻气体导入到内部设置有基板的反应腔内，使该蚀刻气体与形成于该基板上的孔或槽接触。
进行接触的蚀刻气体中的ClF3、BrF5、BrF3、IF7、IF5、F2的分压优选分别为1Pa以上且2000Pa以下，进而为5Pa以上且1000Pa以下由于关于蚀刻深度的均匀性得到更高的效果而特别优选。
上述蚀刻气体中，除了ClF3、BrF5、BrF3、IF7、IF5、F2之外，还可以含有选自N2、He、Ar中的至少一种稀释气体。对所含有的N2、He、Ar的分压没有特别限定，若考虑到通常的反应腔的气密性，则优选不形成蚀刻气体的总压超过大气压的条件。
对于蚀刻气体中含有的气体成分，可以分别独立地导入到反应腔内，另外也可以预先以混合气体形式调整后再导入到反应腔内。
使上述蚀刻气体与上述硅层接触时的基板温度优选为-30℃以上且100℃以下，更优选为-20℃以上且80℃以下，进一步优选为0℃以上且50℃以下，在关于蚀刻深度的均匀性得到更高的效果和更大的蚀刻速度上特别优选。
对于基板的蚀刻对象面的单位面积的上述蚀刻气体中含有的含有F原子的气体成分的总流量，将分子中的F原子数换算为F2时，优选为0.3sccm/cm2以上。若不足0.3sccm/cm2则蚀刻深度的均匀性有可能变差。若为0.3sccm/cm2以上则蚀刻深度的均匀性良好，但是从蚀刻气体的消耗效率的观点考虑，优选为2000sccm/cm2以下。
形成于基板上的三维结构的半导体元件中，通过反应性离子蚀刻等方法在与基板面垂直的方向上形成的孔的直径或槽的宽度为10nm以上且500nm以下的程度。出现于所形成的孔的内表面的硅层和绝缘层的层叠结构发挥作为电容器、晶体管的功能，由此能够形成集成密度更高的半导体元件。
蚀刻时间若考虑到元件制造工艺的效率则优选为30分钟以内。在此，蚀刻时间指的是，向进行蚀刻处理的内部设置有基板的工艺腔的内部导入蚀刻气体，然后直至为了结束该蚀刻处理而将该工艺腔内的蚀刻气体通过真空泵等排气为止的时间。
对硅层的蚀刻深度没有特别限定，但是在三维结构的半导体元件的形成中，为了使接下来的成膜工序中的工艺特性良好，优选为5nm以上且90nm以下。另外，各层的蚀刻深度对于孔或槽的深度方向的不均越小则元件特性越良好。
实施例
[实施例1～32]
图1为蚀刻试验中使用的蚀刻装置的系统示意图。反应腔1具备用于支承试样7的工作台(stage)5。工作台5具备能够调整工作台的温度的工作台温度调整器6。反应腔1与用于导入气体的气体配管41及用于气体排气的气体配管42连接。卤间化合物供给系统21、F2供给系统22、稀释气体供给系统23分别介由阀31、阀32、阀33与气体配管41连接。真空泵8为了气体排气而介由阀33与气体配管42连接。反应腔1内部的压力基于反应腔1附设的压力计(图中省略)的指示值通过阀33控制。
图2为本试验中使用的试样7的截面的示意图。关于试样7，在20mm见方(基板表面积4cm2)、板厚0.1mm的形状的硅基板11上形成30nm氮化硅膜12，进而在其上氧化硅膜9和多晶硅膜10分别以30nm的厚度交替总计成膜16层而得到层叠膜，在层叠膜以基板面垂直方向形成规定直径D的孔13直至氮化硅膜12为止。孔13以纵横400nm间隔均等地形成在硅基板面上。
接着对蚀刻操作方法进行说明，在工作台5上设置试样7，将反应腔1和气体配管41、42真空置换直至不足10Pa后，将工作台5的温度设定为规定值。确认工作台5的温度达到规定值后，打开阀31、32、33，由卤间化合物供给系统21、F2供给系统22、稀释气体供给系统23分别供给规定流量的气体，由此由气体配管41将蚀刻气体导入到反应腔1。另外，通过将蚀刻气体中含有的卤间化合物、F2、稀释气体的流量比和反应腔1内部的压力设定为规定值，从而使蚀刻气体中含有的卤间化合物、F2、稀释气体分别达到目标的分压。此时，由蚀刻气体总流量、各分压、和试样7的基板表面积，换算为F2来算出该基板的蚀刻对象面的单位面积的蚀刻气体中含有的含有F原子的气体成分的总流量。
导入蚀刻气体后经过规定时间(蚀刻时间)后，停止蚀刻气体的导入，将反应腔1内部真空置换后，取出试样7并对孔的截面形状进行SEM观察。
对于本试验中的硅的蚀刻的形态，对同一孔内的16层的壁面的各多晶硅层的蚀刻深度t通过截面SEM进行测定，求出该蚀刻深度t的平均值tA和标准偏差σ，求出σ/tA，由此评价对于孔的深度方向的蚀刻深度的均匀性。
多晶硅层的蚀刻深度t如以截面示意性地表示处于孔13的侧面中的多晶硅层的蚀刻后的状态的图3所示。多晶硅层上下被氧化硅膜9夹持、层叠多晶硅膜10来形成，通过蚀刻，孔13的侧面的多晶硅层的部分形成凹状。此时，作为孔的侧面的未被蚀刻的面的氧化硅膜9的层的面(相当于与蚀刻前的多晶硅膜10的层的面相同的位置)与凹陷的多晶硅膜10的层的面的距离为蚀刻深度t。
实施例1～32中的蚀刻条件及其结果如表1所示。
实施例1～5中，在基板温度为20℃，使用ClF3作为卤间化合物，使用N2作为稀释气体，F2的分压固定于10Pa的条件下，将ClF3和N2的分压以及蚀刻时间改变为表1中记载的值来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例6～9中，在基板温度为20℃，使用ClF3作为卤间化合物，使用N2作为稀释气体，ClF3的分压固定于10Pa的条件下，将F2和N2的分压以及蚀刻时间改变为表1中记载的值来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例10～14中，使用ClF3作为卤间化合物，使用N2作为稀释气体，ClF3和F2的分压分别固定于10Pa，N2的分压固定于980Pa，蚀刻气体的总压固定于1000Pa的条件下，将基板温度和蚀刻时间改变为表1中记载的值来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例15～19中，在基板温度为20℃，蚀刻时间为3分钟，使用BrF3、BrF5、IF5、IF7、或ClF3与IF7的混合气体作为卤间化合物，使用N2作为稀释气体，BrF3、BrF5、IF5、IF7、ClF3的各分压和F2的分压分别固定于10Pa的条件下，将N2的分压改变为表1中记载的值来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例20、21中，在基板温度为20℃，蚀刻时间为3分钟，使用ClF3作为卤间化合物，ClF3和F2的分压分别固定于10Pa，蚀刻气体的总压固定于4990Pa的条件下，将稀释气体改变为Ar或He来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例22、23中，在基板温度为20℃，蚀刻时间为3分钟，使用ClF3作为卤间化合物，使用N2作为稀释气体，ClF3和F2的分压分别固定于10Pa，蚀刻气体的总压固定于1000Pa的条件下，将试样的孔13的直径D改变为30nm或200nm来进行蚀刻试验。蚀刻气体的总流量为5000sccm。
实施例24～26中，在基板温度为20℃，使用ClF3作为卤间化合物，使用N2作为稀释气体，ClF3和F2的分压分别固定于10Pa的条件下，将稀释气体的分压和蚀刻时间改变为表1中记载的值来进行蚀刻试验。试样的孔13的直径D为100nm，蚀刻气体的总流量为5000sccm。
实施例27中，使ClF3的压力为0.5Pa，除此之外在与实施例2相同的条件下进行蚀刻试验。
实施例28中，使F2的压力为0.5Pa，除此之外在与实施例6相同的条件下进行蚀刻试验。
实施例29中，不使用稀释气体、使蚀刻时间为1分钟，除此之外在与实施例1相同的条件下进行蚀刻试验。
实施例30中，通过使稀释气体N2的分压为100000Pa来使蚀刻气体中含有的含F原子的气体成分的总流量的F2换算值为0.3sccm/cm2，使蚀刻时间为20分钟，除此之外在与实施例1相同的条件下进行蚀刻试验。
实施例31中，通过使蚀刻气体的总流量为10000sccm来使蚀刻气体中含有的含F原子的气体成分的总流量的F2换算值为3387.5sccm/cm2，除此之外在与实施例4相同的条件下进行蚀刻试验。
实施例32中，通过使蚀刻气体的总流量为30000sccm来使蚀刻气体中含有的含F原子的气体成分的总流量的F2换算值为10162.5sccm/cm2，除此之外在与实施例4相同的条件下进行蚀刻试验。
其结果，实施例之间，平均蚀刻深度tA不同，但是任意一实施例中，σ/tA都为20%以内，蚀刻深度的均匀性都良好。
[表1]
[比较例1～6]
比较例1～6中的蚀刻条件及其结果如表2所示。
本比较例1中，使F2分压为0Pa，除此之外在与实施例1相同的条件下进行蚀刻试验。
本比较例2中，使ClF3分压为0Pa，除此之外在与实施例7相同的条件下进行蚀刻试验。
本比较例3中，使F2分压为0Pa，进而不使用稀释气体，除此之外在与实施例3相同的条件下进行蚀刻试验。
本比较例4中，使F2分压为0Pa，除此之外在与实施例3相同的条件下进行蚀刻试验。
本比较例5中，使F2分压为0Pa，除此之外在与实施例5相同的条件下进行蚀刻试验。
本比较例6中，使ClF3分压为0Pa，除此之外在与实施例9相同的条件下进行蚀刻试验。
其结果，σ/tA都超过20%，蚀刻深度的均匀性不好。
[表2]
如上所述，根据本发明的干蚀刻方法，能够抑制硅层的干蚀刻深度的不均匀化。
基于具体实施例对本发明进行了说明，但是本发明不被上述实施例限定，在不脱离其主旨的范围内包括各种变形、变更。
产业上的可利用性
本发明在具有硅层的层状结构形成有孔或槽的半导体的制造中，对于为了增加集成度而对于基板面不仅向着平行方向而且向着垂直方向排列半导体元件的三维结构元件的形成是有效的。
附图标记说明
1 反应腔
21 卤间化合物供给系统
22 F2供给系统
23 稀释气体供给系统
31、32、33 阀
41、42 气体配管
5 工作台
6 工作台温度调整器
7 试样
8 真空泵
9 氧化硅膜
10 多晶硅膜
11 硅基板
12 氮化硅膜
13 孔
Claims (5)
1.一种干蚀刻方法，其特征在于，其为在形成于基板上的、具有硅层和绝缘层多层层叠而成的层状结构的层叠膜中，对于出现于在与基板面垂直的方向上形成的孔或槽的内侧面的多层硅层，使用蚀刻气体在与所述基板面平行的方向上进行蚀刻的干蚀刻方法，作为蚀刻气体，使用含有选自ClF3、BrF5、BrF3、IF7、IF5中的至少一种气体和F2的气体，
对硅层的蚀刻深度为5nm以上且90nm以下，出现于同一孔或槽的内侧面的多层所述硅层各层的、与所述基板面平行的方向的蚀刻深度t的平均值tA和标准偏差σ之比σ/tA为20％以内。
2.根据权利要求1所述的干蚀刻方法，其特征在于，蚀刻气体中含有的ClF3、BrF5、BrF3、IF7、IF5或F2的分压分别为1Pa以上且2000Pa以下。
3.根据权利要求1所述的干蚀刻方法，其特征在于，所述蚀刻气体中还含有选自N2、He、Ar中的至少一种气体。
4.根据权利要求2所述的干蚀刻方法，其特征在于，所述蚀刻气体中还含有选自N2、He、Ar中的至少一种气体。
5.根据权利要求1～4中任一项所述的干蚀刻方法，其特征在于，使所述蚀刻气体与温度为-30℃以上且100℃以下的基板接触。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-195359 | 2011-09-07 | ||
| JP2011195359 | 2011-09-07 | ||
| JP2011267110A JP6056136B2 (ja) | 2011-09-07 | 2011-12-06 | ドライエッチング方法 |
| JP2011-267110 | 2011-12-06 | ||
| PCT/JP2012/070154 WO2013035476A1 (ja) | 2011-09-07 | 2012-08-08 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103782369A CN103782369A (zh) | 2014-05-07 |
| CN103782369B true CN103782369B (zh) | 2017-02-15 |
Family
ID=47831928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280043758.2A Active CN103782369B (zh) | 2011-09-07 | 2012-08-08 | 干蚀刻方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9165776B2 (zh) |
| EP (1) | EP2755229B1 (zh) |
| JP (1) | JP6056136B2 (zh) |
| KR (1) | KR101703777B1 (zh) |
| CN (1) | CN103782369B (zh) |
| TW (1) | TWI502642B (zh) |
| WO (1) | WO2013035476A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015011829A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
| WO2015016149A1 (ja) * | 2013-07-29 | 2015-02-05 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
| JP6454492B2 (ja) * | 2014-08-08 | 2019-01-16 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
| WO2016056300A1 (ja) * | 2014-10-10 | 2016-04-14 | 関東電化工業株式会社 | ケイ素化合物用エッチングガス組成物及びエッチング方法 |
| US9728422B2 (en) | 2015-01-23 | 2017-08-08 | Central Glass Company, Limited | Dry etching method |
| JP6544215B2 (ja) | 2015-01-23 | 2019-07-17 | セントラル硝子株式会社 | ドライエッチング方法 |
| FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
| JP6971823B2 (ja) * | 2017-12-13 | 2021-11-24 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| US11594429B2 (en) * | 2018-03-16 | 2023-02-28 | Lam Research Corporation | Plasma etching chemistries of high aspect ratio features in dielectrics |
| US11447697B2 (en) * | 2018-03-29 | 2022-09-20 | Central Glass Company, Limited | Substrate processing gas, storage container, and substrate processing method |
| JP7072440B2 (ja) * | 2018-05-16 | 2022-05-20 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| JP7174180B2 (ja) * | 2018-05-16 | 2022-11-17 | 東京エレクトロン株式会社 | シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置 |
| JP2020068221A (ja) * | 2018-10-22 | 2020-04-30 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
| CN115376910B (zh) * | 2022-09-06 | 2023-06-13 | 兰州大学 | 一种制备平行斜刻凹槽图形化硅衬底的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204184B1 (en) * | 1998-03-30 | 2001-03-20 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| US5624582A (en) * | 1993-01-21 | 1997-04-29 | Vlsi Technology, Inc. | Optimization of dry etching through the control of helium backside pressure |
| US7041224B2 (en) * | 1999-10-26 | 2006-05-09 | Reflectivity, Inc. | Method for vapor phase etching of silicon |
| AU2002303842A1 (en) * | 2001-05-22 | 2002-12-03 | Reflectivity, Inc. | A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants |
| JP4446202B2 (ja) | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8278725B2 (en) | 2006-11-10 | 2012-10-02 | Agency For Science, Technology And Research | Micromechanical structure and a method of fabricating a micromechanical structure |
| JP2010010596A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010177652A (ja) | 2009-02-02 | 2010-08-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010225694A (ja) * | 2009-03-19 | 2010-10-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4968861B2 (ja) | 2009-03-19 | 2012-07-04 | 東京エレクトロン株式会社 | 基板のエッチング方法及びシステム |
| JP2011060958A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP6080166B2 (ja) * | 2011-08-25 | 2017-02-15 | 株式会社Ｓｃｒｅｅｎホールディングス | パターン形成方法 |
-
2011
- 2011-12-06 JP JP2011267110A patent/JP6056136B2/ja active Active
-
2012
- 2012-08-08 KR KR1020147006924A patent/KR101703777B1/ko active IP Right Grant
- 2012-08-08 EP EP12830450.8A patent/EP2755229B1/en not_active Not-in-force
- 2012-08-08 US US14/238,639 patent/US9165776B2/en active Active
- 2012-08-08 CN CN201280043758.2A patent/CN103782369B/zh active Active
- 2012-08-08 WO PCT/JP2012/070154 patent/WO2013035476A1/ja active Application Filing
- 2012-08-24 TW TW101130899A patent/TWI502642B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204184B1 (en) * | 1998-03-30 | 2001-03-20 | Hitachi, Ltd. | Method of manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6056136B2 (ja) | 2017-01-11 |
| JP2013070012A (ja) | 2013-04-18 |
| TW201314770A (zh) | 2013-04-01 |
| WO2013035476A1 (ja) | 2013-03-14 |
| KR20140053333A (ko) | 2014-05-07 |
| TWI502642B (zh) | 2015-10-01 |
| CN103782369A (zh) | 2014-05-07 |
| EP2755229A1 (en) | 2014-07-16 |
| US9165776B2 (en) | 2015-10-20 |
| EP2755229B1 (en) | 2018-04-25 |
| KR101703777B1 (ko) | 2017-02-07 |
| EP2755229A4 (en) | 2015-01-07 |
| US20140206196A1 (en) | 2014-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103782369B (zh) | 干蚀刻方法 | |
| CN111524897B (zh) | 三维存储器器件的复合衬底 | |
| CN110235228B (zh) | 用于高深宽比结构的移除方法 | |
| TWI716452B (zh) | 以ｐｅａｌｄ於溝槽中沉積介電膜的方法 | |
| US8598039B2 (en) | Barrier layer removal method and apparatus | |
| KR20180115647A (ko) | 기판 처리 장치 방법 및 그에 의해 제조된 장치 | |
| TWI447811B (zh) | 形成導電材料之方法、選擇性形成導電材料之方法、形成鉑之方法及形成導電結構之方法 | |
| CN103748671A (zh) | 图案形成方法 | |
| CN107919278A (zh) | 湿蚀刻的方法和使用其制造半导体装置的方法 | |
| KR100592841B1 (ko) | 고유전율 막의 정확한 패터닝 | |
| TW444380B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
| CN214625048U (zh) | 半导体衬底 | |
| JP2008305961A (ja) | 半導体装置及びその製造方法 | |
| JP2002141304A (ja) | 半導体装置の製造方法 | |
| TW202042286A (zh) | 半導體晶圓及半導體裝置之製造方法 | |
| US11787686B2 (en) | Method for processing a layer structure and microelectromechanical component | |
| TWI278035B (en) | Method for fabricating semiconductor device | |
| KR100638750B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| CN102569085A (zh) | 金属氧化物半导体管的制作方法 | |
| KR20050073752A (ko) | 금속 전극을 이용한 실린더형 캐패시터 제조 방법 | |
| JP2005123242A (ja) | 半導体装置の製造方法 | |
| JP2005012113A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |