TW202042286A - 半導體晶圓及半導體裝置之製造方法 - Google Patents

半導體晶圓及半導體裝置之製造方法 Download PDF

Info

Publication number
TW202042286A
TW202042286A TW109100702A TW109100702A TW202042286A TW 202042286 A TW202042286 A TW 202042286A TW 109100702 A TW109100702 A TW 109100702A TW 109100702 A TW109100702 A TW 109100702A TW 202042286 A TW202042286 A TW 202042286A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
groove
wafer
semiconductor
manufacturing
Prior art date
Application number
TW109100702A
Other languages
English (en)
Other versions
TWI811513B (zh
Inventor
伊藤冬馬
吉水康人
久下宣仁
嘉義唯
小幡進
松尾圭一郎
佐野光雄
Original Assignee
日商東芝股份有限公司
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司, 日商鎧俠股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW202042286A publication Critical patent/TW202042286A/zh
Application granted granted Critical
Publication of TWI811513B publication Critical patent/TWI811513B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

根據本發明之一個實施形態，為了提供表面積更大之半導體晶圓，本發明之半導體晶圓具備表面，該表面具有至少一個包含內壁面之槽，槽之內壁面露出。

Description

半導體晶圓及半導體裝置之製造方法
實施形態之發明係關於一種半導體晶圓及半導體裝置之製造方法。
於半導體元件之製造中，有使用未形成半導體元件之NPW(Non Product Wafer，非成品晶圓)之情形。又，已知於半導體晶圓上三維地配置記憶胞之半導體元件。
實施形態之發明所欲解決之課題在於提供一種表面積更大之半導體晶圓。
實施形態之半導體晶圓具備表面，該表面具有至少一個包含內壁面之槽。槽之內壁面露出。
以下，針對實施形態參照圖式進行說明。圖式所記載之各構成要素之厚度與平面尺寸之關係、各構成要素之厚度之比率等有與實物不同之情形。又，在實施形態中，對於實質上相同之構成要素賦予相同之符號且適當省略說明。
(半導體晶圓之構造例) 圖1係半導體晶圓之外觀示意圖，圖2係顯示半導體晶圓之構造例之俯視示意圖，顯示包含半導體晶圓之X軸及與X軸正交之Y軸之X-Y平面之一部分。圖3係顯示半導體晶圓之構造例之剖視示意圖，顯示包含X軸以及與X軸及Y軸正交之Z軸之X-Z剖面之一部分。
半導體晶圓1係NPW，係為了對成膜、蝕刻、及其他之半導體製造中之各製程預先進行評估/測定而使用之晶圓。例如，用於對晶圓表面使原料氣體反應而形成薄膜之CVD(Chemical Vapor Deposition，化學氣相沈積)、ALD(Atomic Layer Deposition，原子層沈積)等之成膜製程、或對晶圓表面供給電漿而蝕刻薄膜之CDE(Chemical Dry Etching，化學乾式蝕刻)、對表面供給原料氣體而蝕刻薄膜之ALE(Atomic Layer Etching，原子層蝕刻)、供給液體之濕式蝕刻(Wet etching)等之蝕刻製程之評估/測定。又，亦用於該等之再現性試驗等。另外，有在與已形成半導體元件之晶圓相同之處理室內進行處理之情形。亦可將實施形態之半導體晶圓1稱為虛設晶圓或試片等。
半導體晶圓1包含：表面10a，其在X軸方向及Y軸方向延伸；及表面10b，其係表面10a之相反面。表面10a之表面積較佳為與已形成半導體元件或者形成中途之半導體晶圓之元件形成面之表面積為相同程度。例如可將矽晶圓、碳化矽晶圓、玻璃晶圓、石英晶圓、藍寶石晶圓、或GaAs基板等之化合物半導體晶圓用作半導體晶圓1。再者，半導體晶圓1之形狀並不限定於圖1所示之形狀，例如亦可為具有定向平面之形狀。
表面10a具有包含至少一個槽11之圖案。槽11包含內壁面11a。內壁面11a露出於表面10a。在設置複數個槽11之情形下，複數個槽11如圖2所示般，沿著表面10a之X軸方向並排設置，且沿著表面10a之Y軸方向線狀延伸。槽11之長邊方向之長度L例如為4 μm以上，較佳為40 μm以上。沿著X軸方向相鄰之槽11之間隔例如為0.4 μm以上14 μm以下，較佳為1 μm以下。沿著X軸方向相鄰之槽11之端部可沿著Y軸方向相互偏移。
槽11之縱橫比例如為50以上1750以下。縱橫比藉由圖3所示之槽11之深度D相對於槽11之寬度W之比而定義。槽11之寬度W例如為0.4 μm以上14 μm以下。槽11之深度D例如為20 μm以上半導體晶圓1之厚度以下，可貫通槽11。表面10a之表面積與未形成槽11之情形之表面積相比，例如為50倍以上，較佳為100倍以上。即，可換言為：當於表面10b未形成槽等之情形下，為表面10b之50倍以上，較佳為100倍以上。
槽11較佳為例如距表面10a之深度D為20 μm以上，且縱橫比為50以上。藉此，可增大表面10a之表面積且實現易於去除形成於表面10a之膜之槽11。
槽11可隔著間隔壁12而形成。若槽11之長度L、深度D、縱橫比變大，則槽11易於坍塌而變形。對此，藉由設置間隔壁12，由於可藉由間隔壁12作為樑發揮功能而將槽11予以支持，故可抑制槽11之變形。
為了抑制槽11之變形，間隔壁12較佳為在Y軸方向上以例如100 μm以上之間隔設置。又，較佳者係複數個間隔壁12之Y軸方向之長度相同。進而，沿著X軸方向相鄰之槽11之間隔壁12之位置如圖2所示般，可沿著Y軸方向相互偏移，且相鄰之槽11之間之區域隔著間隔壁12而連接。
槽11可包含沿著互不相同之方向而延伸之複數個槽。圖4係顯示半導體晶圓1之構造例之俯視示意圖，顯示X-Y平面之一部分。圖4所示之半導體晶圓1之表面10a包含區域101、及區域102。區域101及區域102例如沿著X軸方向及Y軸方向交替地配置。區域101與區域102之間隔例如為2 μm以上。再者，圖4顯示形成於表面10a上之複數個拍攝區域中之1個拍攝區域。
圖5係顯示區域101與區域102之邊界部之俯視示意圖。區域101具有槽111，區域102具有槽112。複數個槽111沿著X軸方向並排設置，且沿著Y軸方向延伸。複數個槽112沿著Y軸方向並排設置，且沿著X軸方向延伸。再者，槽111之延伸方向(長度L方向)與槽112之延伸方向(長度L方向)並不限定於相互正交之方向，亦可為相互交叉之方向。槽111及槽112包含於槽11。因此，關於槽111及槽112之其他說明可適當援用槽11之說明。再者，上述之表面10a之構造亦可形成於表面10b。
半導體晶圓1如上述般，可用作用於在半導體晶圓1上進行成膜並評估之試件。或者是，亦可用作用於在半導體晶圓1上進行了成膜後進行蝕刻並評估之試件。此時，半導體晶圓1具有一對表面，該一對表面具有不同之表面積，且由於一對表面上之成膜量之差大，故易於翹曲。因此，假定在複數個槽11之全部沿著同一方向延伸之情形下，由於應力朝一方向施加，故半導體晶圓1之翹曲易於變大。對此，藉由使複數個槽11於複數個方向延伸，而將應力所施加之方向加以分散從而可抑制半導體晶圓1之翹曲。
半導體晶圓1可作為試件重複利用。亦即，能夠對半導體晶圓1連續地進行成膜工序，或者連續地進行成膜工序與蝕刻工序。因藉由槽11而表面積變大，故即便在連續成膜之情形下仍可抑制表面積之變化，即便在蝕刻之情形下亦易於將膜去除。
表面10a如圖4所示般可更具有區域103。區域103較佳為不具有槽11之平坦面。由於為平坦面，故區域103可使用最小測定區域較設置於槽11間之平坦部更廣之分光橢圓偏光儀、X-射線光電子分光(X-ray photoelectron spectroscopy，XPS：X-射線光電子光譜學)、蛍光X射線分析、傅立葉轉換紅外分光光度計(Fourier Transform Infrared Spectroscopy，FTIR：傅立葉轉換紅外光譜儀)等測定器，例如測定形成於表面10a之膜之厚度、密度、組成。區域103之面積例如可小於區域101之面積或區域102之面積。區域103例如就表面10a之每複數個拍攝區域而形成。
如以上般，半導體晶圓1藉由控制用於增大表面積之槽之形狀，而可實現不易變形之槽11。因此，可抑制重複使用半導體晶圓1時之表面積之變化。可提供表面積更大之半導體晶圓。再者，關於上述之槽11之尺寸，較佳為根據成膜之膜之種類或膜厚而設定。
(半導體晶圓之製造方法例) 半導體晶圓1例如可使用觸媒輔助蝕刻(Metal-assisted Chemical Etching，MACE：金屬輔助化學蝕刻)而製造。MACE係藉由將在基板之表面形成有觸媒層之基板浸漬於藥液，而僅將與觸媒層接觸之區域大致垂直地蝕刻之技術。
圖6至圖8係用於說明半導體晶圓之製造方法例之圖。半導體晶圓之製造方法例具備觸媒層形成工序、蝕刻工序、及觸媒層去除工序。
在觸媒層形成工序中，如圖6所示般，於半導體晶圓1之表面10a形成觸媒層2。觸媒層2含有例如金、銀、鉑、銥、鈀等貴金屬之觸媒。觸媒層2例如可使用濺鍍法、CVD法、鍍覆法等而形成。再者，觸媒層2可含有石墨烯等碳材料之觸媒。
在蝕刻工序中，如圖7所示般，使半導體晶圓1浸漬於第1藥液(蝕刻液)。作為第1藥液，例如可使用氫氟酸及過氧化氫之混合液。
若使半導體晶圓1浸漬於第1藥液，則於表面10a與觸媒層2之接觸部，表面10a之材料(例如矽)溶解於蝕刻液中。藉由重複該反應，半導體晶圓1被大致垂直地蝕刻。藉此，可形成槽11。藉由例如調整觸媒層2之尺寸或蝕刻時間等而控制槽11之形狀。
在觸媒層去除工序中，如圖8所示般，自表面10a去除觸媒層2。觸媒層2例如藉由使半導體晶圓1含浸於第2藥液而被去除。作為第2藥液，例如可使用鹽酸與硝酸之混合液(王水)。
如以上般，藉由使用MACE製造半導體晶圓1，即便在形成長度L、深度D且縱橫比較大之槽11之情形下，仍可容易地形成。
(半導體晶圓之其他製造方法例) 圖9係用於說明半導體晶圓1之其他製造方法例之圖。在本例中，沿著半導體晶圓1之(110)面形成表面10a，且於表面10a之上形成遮罩層3，沿著半導體晶圓1之(111)面蝕刻半導體晶圓1，藉此形成槽11。
矽等之半導體晶圓1之(111)面較(110)面更穩定。因此，可藉由使用例如鹼性藥液之鹼性蝕刻沿著(111)面將半導體晶圓1大致垂直地蝕刻，即便在形成長度L、深度D且縱橫比較大之槽11之情形下，仍可容易地形成槽11。
(半導體晶圓之其他構造例) 圖10至圖14係顯示半導體晶圓1之其他構造例之剖視示意圖。再者，針對與上述半導體晶圓1之說明相同之部分可適當援用上述說明。
圖10所示之半導體晶圓1之表面10a更具有形成於槽11之底部之突起13。突起13設置於槽11，例如自槽11之底面於Z軸方向延伸。突起13例如為針狀。突起13例如藉由在觸媒層2沿著Z軸方向形成貫通孔後蝕刻半導體晶圓1而形成。藉由在觸媒層2形成貫通孔，而可更易於蝕刻表面10a與觸媒層2之接觸部中之面向開口之區域。另一方面，由於與表面10a不面向開口之區域不易被蝕刻，故殘存而形成針狀之突起13。藉由形成突起13而可進一步增大表面10a之表面積。
圖11所示之半導體晶圓1之表面10a更具有多孔質區域14。多孔質區域14例如於半導體晶圓1藉由相鄰之槽11之間之區域被第1藥液或第2藥液蝕刻而形成。藉由形成多孔質區域14而可進一步增大表面10a之表面積。
如圖12所示般可藉由將填充材4a填充於多孔質區域14之空孔而封堵多孔質區域14之空孔14a。又，如圖13所示般，可於包含多孔質區域14之表面10a整體形成保護膜4b。藉此，可抑制因重複使用半導體晶圓1而多孔質區域14被進一步蝕刻。作為填充材4a及保護膜4b，較佳為例如碳、矽、氮化矽、氧化矽等具有耐熱性、化學耐性之材料，更佳為碳化矽、碳氮化矽。
可藉由氫環境下之退火將多孔質區域14加以溶解藉此封堵多孔質區域14之空孔14a。溶解後之表面10a如圖14所示般具有曲面。可抑制因將多孔質區域14加以溶解而多孔質區域14被蝕刻。
(半導體裝置之構造例) 圖15係顯示使用半導體晶圓1之半導體裝置之構造例之剖視示意圖。圖15所示之半導體裝置具備設置於半導體晶圓1之膜5。膜5使用例如CVD裝置等之成膜裝置而形成於表面10a之上。膜5作為用於例如成膜評估之基底膜、例如用於蝕刻之蝕刻對象膜發揮功能。膜5之厚度根據用途而設定。再者，膜5可為積層膜，可形成於如圖13所示之保護膜4b上。
(半導體晶圓之使用方法例) 作為實施形態之半導體晶圓之使用方法例，對於在半導體裝置之製造工序中將上述半導體晶圓1用作虛設晶圓之例使用圖16至圖19進行說明。
圖16係顯示半導體製造裝置之構成例之示意圖。圖16顯示LP-CVD(Low Pressure Chemical Vapor Deposition，LP-CVD，低壓化學氣相沈積)裝置之構成例。圖16所示之半導體製造裝置20具備：處理室21；及配管23，其用於對處理室21內供給原料氣體22。LP-CVD裝置20更具備未圖示之真空泵、加熱器、排氣系統、電源、控制電路等。
存在下述情形，即：將作為虛設晶圓之半導體晶圓1與已形成半導體元件或形成中途之半導體晶圓即元件晶圓9一起搬入同一處理室21內，而同時處理半導體晶圓1與元件晶圓9。該情形之半導體裝置之製造方法例具備：將元件晶圓9載置於處理室21內之步驟、將實施形態之半導體晶圓1載置於處理室21內之步驟、及在處理室21內同時處理元件晶圓9與半導體晶圓1之步驟。再者，元件晶圓9與半導體晶圓1在相同之步驟或不同之步驟中載置於處理室21內。
在圖16中，顯示下述之例，即：在處理室21內處理複數個元件晶圓9時，將至少1個半導體晶圓1與複數個元件晶圓9一起載置於處理室21內，同時進行成膜處理。半導體晶圓1只要至少載置1個以上即可，較佳為如圖16所示般載置複數個。又，如圖16所示般，半導體晶圓1較佳為至少配置於處理室21內之上部或下部區域。
此處，對於元件晶圓9之構造例進行說明。形成於元件晶圓9之半導體元件例如係三維NAND型快閃記憶體。以下，對於三維NAND型快閃記憶體之製造之成膜工序進行說明。
圖17係顯示半導體元件之構造例之示意圖。圖17所示之半導體元件具備：芯絕緣膜91；半導體通道層92；記憶膜93，其包含穿隧絕緣膜931、電荷蓄積層932及阻擋絕緣膜933；電極材層94；金屬層95；以及絕緣層96。電極材層94作為閘極電極(字元線)發揮功能。芯絕緣膜91、半導體通道層92、記憶膜93形成於記憶孔H內，而構成記憶胞。阻擋絕緣膜933例如為SiO2 膜(氧化矽膜)。電荷蓄積層932例如為SiN膜(氮化矽膜)。穿隧絕緣膜931例如為包含SiO2 膜與SiON膜(氧氮化矽膜)之積層膜。半導體通道層92例如為多晶矽層。芯絕緣膜91例如為SiO2 膜。電極材層94、金屬層95、及絕緣層96分別例如為W層(鎢層)、TiN膜(鈦氮化膜)、及Al2 O3 膜(氧化鋁膜)。該情形下，金屬層95作為上述之電極層內之障壁金屬層發揮功能，絕緣層96與上述之阻擋絕緣膜933一起作為阻擋絕緣膜發揮功能。
其次，對於圖17所示之半導體元件之製造方法例使用圖18及圖19進行說明。於圖18中，於矽晶圓等半導體晶圓90上形成複數個犧牲層97與複數個絕緣層98交替地積層之積層膜，於該等之犧牲層97及絕緣層98內設置有槽即記憶孔H。犧牲層97係後續將要形成電極材層之區域。記憶孔H係後續將要形成記憶膜93之區域。
半導體晶圓1例如用於在半導體元件之製造中形成記憶膜93、半導體通道層92、芯絕緣膜91，或形成電極材層94、金屬層95、絕緣層96，以及包含構成記憶孔1之側面之犧牲層97及絕緣層98之該等之薄膜之改質處理、蝕刻處理。
記憶膜93之形成係將於如圖18所示之複數個犧牲層97與複數個絕緣層98交替地積層之積層體形成有記憶孔H之狀態之元件晶圓9搬入處理室21內，於記憶孔H內將阻擋絕緣膜933、電荷蓄積層932、穿隧絕緣膜931依序成膜而形成。
金屬層95及絕緣層96之形成係將形成記憶膜93後去除複數個犧牲層而於複數個絕緣層98間具有空孔C的元件晶圓9搬入處理室21內，如圖19所示，於空孔C內依序將絕緣層96及金屬層95成膜而形成(此稱為置換工序)。
改質處理例如在圖18及圖19之犧牲層97及絕緣層98、阻擋絕緣膜933、電荷蓄積層932、穿隧絕緣膜、半導體通道層92之形成工序中，包含在各個層或膜之形成後或形成中途藉由進行利用含氧氣體之處理所致之氧化、藉由使用氨等含氮氣體之氣相處理所致之氮化、藉由進行熱處理所致之結晶化。又，包含如下處理：在形成層或膜後形成包含硼、磷或金屬等之所期望之雜質之犧牲層，藉由進行熱處理使雜質擴散於對象之層或膜，其後將犧牲層蝕刻而去除。又，對於電極材層94、金屬層95、絕緣層96亦為相同。
蝕刻處理例如包含下述處理，對圖18之犧牲層97及絕緣層98、於圖19中形成之阻擋絕緣膜933、電荷蓄積層932、穿隧絕緣膜、半導體通道層92各者，在層或膜之形成後藉由含有氟、氯、溴等之鹵素等之蝕刻氣體將層或膜減薄。又，針對電極材層94、金屬層95、絕緣層96亦為相同。
在任一例中皆然，將至少1個半導體晶圓1與複數個元件晶圓9一起搬入處理室21內，進行同樣之處理。藉此，當在處理室21內之特定之位置無法獲得所期望之處理結果之情形下，可將半導體晶圓1用作虛設晶圓。再者，可進行複數個處理。
半導體晶圓1如前述般，以表面積變大之方式形成複數個槽11。因此，形成具有與元件晶圓9相同程度之表面積之虛設晶圓。故，能夠進一步降低例如起因於表面積差之在處理室21內之成膜不一致，而可進一步提高元件晶圓9間或元件晶圓9面內之膜厚、膜之組成、膜密度等之均一性。亦即，能夠製造信頼性進一步提高之半導體元件。
再者，在本使用方法例中，以LP-CVD裝置為例進行了說明，但於其他半導體製造裝置亦可適用半導體晶圓1。又，半導體元件並不限定於三維NAND型快閃記憶體，亦可適用其他半導體元件。
雖然對本發明之若干個實施形態進行了說明，但該等實施形態係作為例子而提出者，並非意欲限定發明之範圍。該等新穎之實施形態可利用其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍。 [相關申請之引用] 本申請案基於2019年3月20日申請之先前之日本專利申請案第2019-052867號之優先權之利益，且要求其利益，其內容整體藉由引用而包含於本申請案。
1:半導體晶圓 2:觸媒層 3:遮罩層 4a:填充材 4b:保護膜 5:膜 9:元件晶圓 10a:表面 10b:表面 11:槽 11a:內壁面 12:間隔壁 13:突起 14:多孔質區域 14a:空孔 20:半導體製造裝置、LP-CVD裝置 21:處理室 22:原料氣體 23:配管 90:半導體晶圓 91:芯絕緣膜 92:半導體通道層 93:記憶膜 94:電極材層 95:金屬層 96:絕緣層 97:犧牲層 98:絕緣層 101:區域 102:區域 103:區域 110:面 111:槽、面 112:槽、面 931:穿隧絕緣膜 932:電荷蓄積層 933:阻擋絕緣膜 D:深度 H:記憶孔 L:長度 W:寬度 X:軸 Y:軸 Z:軸
圖1係半導體晶圓之外觀示意圖。  圖2係顯示半導體晶圓之構造例之俯視示意圖。  圖3係顯示半導體晶圓之構造例之剖視示意圖。  圖4係顯示半導體晶圓之構造例之俯視示意圖。  圖5係顯示區域101與區域102之邊界部之俯視示意圖。  圖6係用於說明半導體晶圓之製造方法例之示意圖。  圖7係用於說明半導體晶圓之製造方法例之示意圖。  圖8係用於說明半導體晶圓之製造方法例之示意圖。  圖9係用於說明半導體晶圓之其他製造方法例之示意圖。
圖10係顯示半導體晶圓之其他構造例之剖視示意圖。 圖11係顯示半導體晶圓之其他構造例之剖視示意圖。 圖12係顯示半導體晶圓之其他構造例之剖視示意圖。 圖13係顯示半導體晶圓之其他構造例之剖視示意圖。 圖14係顯示半導體晶圓之其他構造例之剖視示意圖。  圖15係顯示半導體裝置之構造例之剖視示意圖。  圖16係顯示半導體製造裝置之構成例之示意圖。  圖17係顯示半導體元件之構造例之示意圖。  圖18係用於說明半導體元件之製造方法例之示意圖。  圖19係用於說明半導體元件之製造方法例之示意圖。
1:半導體晶圓
10a:表面
10b:表面
11:槽
X:軸
Y:軸
Z:軸

Claims (23)

  1. 一種半導體晶圓，其具備表面，該表面具有至少一個包含內壁面之槽，且前述槽之前述內壁面露出。
  2. 一種半導體晶圓，其具備表面，該表面具有至少一個包含內壁面之槽，前述至少一個槽包含第1槽及第2槽，前述第1槽沿著前述表面之第1方向延伸，前述第2槽於前述表面上沿著與前述第1方向交叉之第2方向延伸。
  3. 如請求項1或2之半導體晶圓，其中前述槽距離前述表面之深度為20 μm以上且縱橫比為50以上。
  4. 如請求項1至3中任一項之半導體晶圓，其中前述表面之表面積為前述表面之相反面之表面積之50倍以上。
  5. 如請求項2至4中任一項之半導體晶圓，其中前述槽隔著間隔壁而設置。
  6. 如請求項1至5中任一項之半導體晶圓，其中前述表面更具有多孔質區域。
  7. 如請求項1至6中任一項之半導體晶圓，其中前述表面更具有設置於前述槽之突起。
  8. 如請求項1至7中任一項之半導體晶圓，其更具備設置於前述表面之膜。
  9. 如請求項8之半導體晶圓，其中前述膜含有碳化矽或碳氮化矽。
  10. 如請求項1至9中任一項之半導體晶圓，其係矽晶圓、碳化矽晶圓、玻璃晶圓、石英晶圓、藍寶石晶圓、或化合物半導體晶圓。
  11. 一種半導體裝置之製造方法，其具備：將第1半導體晶圓載置於處理室內之步驟，前述第1半導體晶圓具備第1表面及設置於前述第1表面之膜，且前述膜具有第1槽；將第2半導體晶圓載置於前述處理室內之步驟，前述第2半導體晶圓具備第2表面，該第2表面具有包含內壁面之第2槽，且前述內壁面露出；及在前述處理室內同時處理前述第1半導體晶圓與前述第2半導體晶圓之步驟。
  12. 如請求項11之半導體裝置之製造方法，其中前述膜具有交替地積層之第1層與第2層。
  13. 如請求項11或12之半導體裝置之製造方法，其中前述處理包含選自由成膜處理、蝕刻處理、及改質處理所組成之群中之至少一個處理。
  14. 如請求項11至13中任一項之半導體裝置之製造方法，其中將複數個前述第2半導體晶圓載置於前述處理室內。
  15. 如請求項11至14中任一項之半導體裝置之製造方法，其中前述第2槽包含第3槽及第4槽，前述第3槽沿著前述第2表面之第1方向延伸，前述第4槽於前述第2表面上沿著與前述第1方向交叉之第2方向延伸。
  16. 如請求項11至15中任一項之半導體裝置之製造方法，其中前述第2槽距離前述第2表面之深度為20 μm以上且縱橫比為50以上。
  17. 如請求項11至16中任一項之半導體裝置之製造方法，其中前述第2表面之表面積為前述第2表面之相反面之表面積之50倍以上。
  18. 如請求項11至17中任一項之半導體裝置之製造方法，其中前述第2槽隔著間隔壁而設置。
  19. 如請求項11至18中任一項之半導體裝置之製造方法，其中前述第2表面更具有多孔質區域。
  20. 如請求項11至19中任一項之半導體裝置之製造方法，其中前述第2表面更具有設置於前述第2槽之突起。
  21. 如請求項11至20中任一項之半導體裝置之製造方法，其中前述第2半導體晶圓更具備設置於前述第2表面之第3膜。
  22. 如請求項21之半導體裝置之製造方法，其中前述第3膜含有碳化矽或碳氮化矽。
  23. 如請求項11至22中任一項之半導體裝置之製造方法，其中前述第2半導體晶圓係矽晶圓、碳化矽晶圓、玻璃晶圓、石英晶圓、藍寶石晶圓、或化合物半導體晶圓。
TW109100702A 2019-03-20 2020-01-09 半導體晶圓及半導體裝置之製造方法 TWI811513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019052867 2019-03-20
JP2019-052867 2019-03-20

Publications (2)

Publication Number Publication Date
TW202042286A true TW202042286A (zh) 2020-11-16
TWI811513B TWI811513B (zh) 2023-08-11

Family

ID=72519799

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109100702A TWI811513B (zh) 2019-03-20 2020-01-09 半導體晶圓及半導體裝置之製造方法
TW110146097A TWI815242B (zh) 2019-03-20 2020-01-09 半導體晶圓及半導體裝置之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110146097A TWI815242B (zh) 2019-03-20 2020-01-09 半導體晶圓及半導體裝置之製造方法

Country Status (8)

Country Link
US (1) US20210407867A1 (zh)
EP (1) EP3944288A4 (zh)
JP (2) JP7346548B2 (zh)
KR (1) KR102637925B1 (zh)
CN (1) CN113544815A (zh)
SG (1) SG11202109726TA (zh)
TW (2) TWI811513B (zh)
WO (1) WO2020189421A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048240A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ
JP2022048563A (ja) 2020-09-15 2022-03-28 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928368A (ja) * 1982-08-09 1984-02-15 Hitachi Ltd 半導体容量素子
JPH1064776A (ja) * 1996-08-15 1998-03-06 Toshiba Ceramics Co Ltd ダミーウエハ
JP2000100675A (ja) * 1998-09-25 2000-04-07 Toshiba Corp ダミーウェハー
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
CA2472232A1 (en) * 2002-01-03 2003-07-17 Neah Power Systems, Inc. Porous fuel cell electrode structures having conformal electrically conductive layers thereon
JP2005340597A (ja) * 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd シリコンウェーハ熱処理用ボート
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
JP4957050B2 (ja) 2005-04-07 2012-06-20 富士電機株式会社 半導体装置およびその製造方法
CN100424841C (zh) * 2005-10-12 2008-10-08 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2010114887A1 (en) 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
JP2012035578A (ja) * 2010-08-10 2012-02-23 Sumitomo Electric Ind Ltd ナノインプリント用モールド
US20130052826A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP5993230B2 (ja) * 2012-07-03 2016-09-14 株式会社日立ハイテクノロジーズ 微細構造転写装置及び微細構造転写スタンパ
US10037896B2 (en) 2013-07-25 2018-07-31 The Board Of Trustees Of The Leland Stanford Junior University Electro-assisted transfer and fabrication of wire arrays
JP2017022233A (ja) * 2015-07-09 2017-01-26 東京エレクトロン株式会社 縦型熱処理装置及び縦型熱処理装置の運転方法
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
KR102152441B1 (ko) * 2014-05-14 2020-09-07 삼성전자주식회사 패턴 더미 웨이퍼를 이용한 박막 증착 방법
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
JP6495838B2 (ja) * 2016-01-27 2019-04-03 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10032728B2 (en) 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor

Also Published As

Publication number Publication date
CN113544815A (zh) 2021-10-22
SG11202109726TA (en) 2021-10-28
KR102637925B1 (ko) 2024-02-20
EP3944288A1 (en) 2022-01-26
JPWO2020189421A1 (zh) 2020-09-24
TWI815242B (zh) 2023-09-11
JP2023089164A (ja) 2023-06-27
EP3944288A4 (en) 2022-11-16
US20210407867A1 (en) 2021-12-30
WO2020189421A1 (ja) 2020-09-24
TWI811513B (zh) 2023-08-11
TW202213460A (zh) 2022-04-01
KR20210124397A (ko) 2021-10-14
EP3944288A8 (en) 2022-03-09
JP7346548B2 (ja) 2023-09-19

Similar Documents

Publication Publication Date Title
JP2023089164A (ja) 半導体ウェハの製造方法
JP6056136B2 (ja) ドライエッチング方法
US20230207616A1 (en) Semiconductor substrate, method of manufacturing semiconductor device, and method of manufacturing semiconductor substrate
JP6435667B2 (ja) エッチング方法、エッチング装置及び記憶媒体
US10886140B2 (en) 3D NAND etch
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
JP2017163032A (ja) 半導体装置の製造方法
CN110476225A (zh) 基板处理方法和存储介质
US20210066334A1 (en) Non-volatile memory with gate all around thin film transistor and method of manufacturing the same
TW202115270A (zh) 第六族金屬沈積方法
US10559578B2 (en) Deposition of cobalt films with high deposition rate
JP2020150225A (ja) 半導体装置の製造方法
US20210242031A1 (en) Method for using ultra-thin etch stop layers in selective atomic layer etching
JP7037384B2 (ja) 半導体装置の製造方法
CN112687524A (zh) 一种晶圆弯曲度调整方法
JP2020047702A (ja) 半導体装置およびその製造方法
KR100902106B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
TWI572017B (zh) 記憶元件及其製造方法
KR20230071617A (ko) 기판 처리 장치 및 방법
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
JP2011205005A (ja) 半導体装置の製造方法