CN113544815A - 半导体晶圆及半导体装置的制造方法 - Google Patents

半导体晶圆及半导体装置的制造方法 Download PDF

Info

Publication number
CN113544815A
CN113544815A CN202080019602.5A CN202080019602A CN113544815A CN 113544815 A CN113544815 A CN 113544815A CN 202080019602 A CN202080019602 A CN 202080019602A CN 113544815 A CN113544815 A CN 113544815A
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
semiconductor
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019602.5A
Other languages
English (en)
Inventor
伊藤冬马
吉水康人
久下宣仁
嘉义唯
小幡进
松尾圭一郎
佐野光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Corp
Original Assignee
Toshiba Corp
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kioxia Corp filed Critical Toshiba Corp
Publication of CN113544815A publication Critical patent/CN113544815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的半导体晶圆具备表面，所述表面具有至少一个包含内壁面的槽。槽的内壁面露出。

Description

半导体晶圆及半导体装置的制造方法
技术领域
实施方式的发明涉及一种半导体晶圆及半导体装置的制造方法。
背景技术
在半导体元件的制造中，存在使用未形成半导体元件的NPW(Non Product Wafer，非成品晶圆)的情况。此外，已知在半导体晶圆上三维地配置存储单元的半导体元件。
[现有技术文献]
[专利文献]
专利文献1：国际公开第2015-012874号
专利文献2：国际公开第2010-114887号
发明内容
实施方式的发明要解决的问题是提供一种表面积更大的半导体晶圆。
实施方式的半导体晶圆具备表面，所述表面具有至少一个包含内壁面的槽。槽的内壁面露出。
附图说明
图1是半导体晶圆的外观示意图。
图2是表示半导体晶圆的结构例的俯视示意图。
图3是表示半导体晶圆的结构例的截面示意图。
图4是表示半导体晶圆的结构例的俯视示意图。
图5是表示区域101与区域102的交界部的俯视示意图。
图6是用于说明半导体晶圆的制造方法例的示意图。
图7是用于说明半导体晶圆的制造方法例的示意图。
图8是用于说明半导体晶圆的制造方法例的示意图。
图9是用于说明半导体晶圆的其它制造方法例的示意图。
图10是表示半导体晶圆的其它结构例的截面示意图。
图11是表示半导体晶圆的其它结构例的截面示意图。
图12是表示半导体晶圆的其它结构例的截面示意图。
图13是表示半导体晶圆的其它结构例的截面示意图。
图14是表示半导体晶圆的其它结构例的截面示意图。
图15是表示半导体装置的结构例的截面示意图。
图16是表示半导体制造装置的构成例的示意图。
图17是表示半导体元件的结构例的示意图。
图18是用于说明半导体元件的制造方法例的示意图。
图19是用于说明半导体元件的制造方法例的示意图。
具体实施方式
以下，参照图式对实施方式进行说明。图式所记载的各构成要素的厚度与平面尺寸的关系、各构成要素的厚度的比率等有与实物不同的情况。此外，在实施方式中，对实质上相同的构成要素标注相同的符号且适当省略说明。
(半导体晶圆的结构例)
图1是半导体晶圆的外观示意图，图2是表示半导体晶圆的结构例的俯视示意图，表示包含半导体晶圆的X轴及与X轴正交的Y轴的X-Y平面的一部分。图3是表示半导体晶圆的结构例的截面示意图，表示包含X轴以及与X轴及Y轴正交的Z轴的X-Z剖面的一部分。
半导体晶圆1是NPW，是为了对成膜、蚀刻、及其它半导体制造中的各工艺预先进行评估/测定而使用的晶圆。例如，用于对晶圆表面使原料气体反应而形成薄膜的CVD(Chemical Vapor Deposition，化学气相沉积)、ALD(Atomic Layer Deposition，原子层沉积)等的成膜工艺、或对晶圆表面供给等离子体而蚀刻薄膜的CDE(Chemical Dry Etching，化学干式蚀刻)、对表面供给原料气体而蚀刻薄膜的ALE(Atomic Layer Etching，原子层蚀刻)、供给液体的湿式蚀刻(Wet etching)等的蚀刻工艺的评估/测定。此外，还用于所述工艺的再现性试验等。另外，有在与已形成半导体元件的晶圆相同的处理室内进行处理的情况。也可将实施方式的半导体晶圆1称为虚设晶圆或试片等。
半导体晶圆1包含：表面10a，在X轴方向及Y轴方向上延伸；及表面10b，是表面10a的相反面。表面10a的表面积优选为与已形成半导体元件或者形成中途的半导体晶圆的元件形成面的表面积为相同程度。例如可将硅晶圆、碳化硅晶圆、玻璃晶圆、石英晶圆、蓝宝石晶圆、或GaAs衬底等化合物半导体晶圆用作半导体晶圆1。另外，半导体晶圆1的形状并不限定为图1所示的形状，例如也可为具有定向平面的形状。
表面10a具有包含至少一个槽11的图案。槽11包含内壁面11a。内壁面11a露出在表面10a。在设置多个槽11的情况下，多个槽11如图2所示这样，沿着表面10a的X轴方向并排设置，且沿着表面10a的Y轴方向线状延伸。槽11的长边方向的长度L例如为4μm以上，优选为40μm以上。沿着X轴方向相邻的槽11的间隔例如为0.4μm以上、14μm以下，优选为1μm以下。沿着X轴方向相邻的槽11的端部可沿着Y轴方向相互偏移。
槽11的纵横比例如为50以上、1750以下。纵横比通过图3所示的槽11的深度D相对于槽11的宽度W的比来定义。槽11的宽度W例如为0.4μm以上、14μm以下。槽11的深度D例如为20μm以上、半导体晶圆1的厚度以下，可贯通槽11。表面10a的表面积与未形成槽11的情况的表面积相比，例如为50倍以上，优选为100倍以上。即，可换句话说：当在表面10b未形成槽等的情况下，为表面10b的50倍以上，优选为100倍以上。
槽11优选为例如距表面10a的深度D为20μm以上，且纵横比为50以上。由此，可增大表面10a的表面积且实现容易去除形成在表面10a的膜的槽11。
槽11可隔着间隔壁12而形成。如果槽11的长度L、深度D、纵横比变大，那么槽11容易坍塌而变形。对此，通过设置间隔壁12，由于可通过间隔壁12作为梁发挥功能而对槽11进行支持，因此可抑制槽11的变形。
为了抑制槽11的变形，间隔壁12优选为在Y轴方向上以例如100μm以上的间隔设置。此外，优选的是多个间隔壁12的Y轴方向的长度相同。进而，沿着X轴方向相邻的槽11的间隔壁12的位置如图2所示这样，可沿着Y轴方向相互偏移，且相邻的槽11之间的区域隔着间隔壁12而连接。
槽11可包含沿着互不相同的方向而延伸的多个槽。图4是表示半导体晶圆1的结构例的俯视示意图，表示X-Y平面的一部分。图4所示的半导体晶圆1的表面10a包含区域101、及区域102。区域101及区域102例如沿着X轴方向及Y轴方向交替地配置。区域101与区域102的间隔例如为2μm以上。另外，图4表示形成在表面10a上的多个拍摄区域中的1个拍摄区域。
图5是表示区域101与区域102的交界部的俯视示意图。区域101具有槽111，区域102具有槽112。多个槽111沿着X轴方向并排设置，且沿着Y轴方向延伸。多个槽112沿着Y轴方向并排设置，且沿着X轴方向延伸。另外，槽111的延伸方向(长度L方向)与槽112的延伸方向(长度L方向)并不限定于相互正交的方向，也可为相互交叉的方向。槽111及槽112包含在槽11。因此，关于槽111及槽112的其它说明可适当引用槽11的说明。另外，所述表面10a的结构也可形成在表面10b。
半导体晶圆1如所述这样，可用作用于在半导体晶圆1上进行成膜并评估的试件。或者是，也可用作用于在半导体晶圆1上进行了成膜后进行蚀刻并评估的试件。此时，半导体晶圆1具有一对表面，所述一对表面具有不同的表面积，且由于一对表面上的成膜量的差大，因此容易翘曲。因此，假定在多个槽11全部沿着同一方向延伸的情况下，由于应力朝一方向施加，因此半导体晶圆1的翘曲容易变大。对此，通过使多个槽11在多个方向延伸，而将应力所施加的方向加以分散从而可抑制半导体晶圆1的翘曲。
半导体晶圆1可作为试件重复利用。即，能够对半导体晶圆1连续地进行成膜工序，或者连续地进行成膜工序与蚀刻工序。因通过槽11而表面积变大，因此即便在连续成膜的情况下仍可抑制表面积的变化，即便在蚀刻的情况下仍易于将膜去除。
表面10a如图4所示这样可更具有区域103。区域103优选为不具有槽11的平坦面。由于为平坦面，因此区域103可使用最小测定区域与设置在槽11间的平坦部相比更广的分光椭圆偏光仪、X-射线光电子分光(X-ray photoelectron spectroscopy，XPS：X-射线光电子光谱学)、荧光X射线分析、傅立叶变换红外分光亮度计(Fourier Transform InfraredSpectroscopy，FTIR：傅立叶变换红外光谱仪)等测定器，例如测定形成在表面10a的膜的厚度、密度、组成。区域103的面积例如可小于区域101的面积或区域102的面积。区域103例如形成在表面10a的多个拍摄区域中的每一个区域。
如以上那样，半导体晶圆1通过控制用于增大表面积的槽的形状，而可实现不易变形的槽11。因此，可抑制重复使用半导体晶圆1时的表面积的变化。可提供表面积更大的半导体晶圆。另外，关于所述槽11的尺寸，优选为根据所要成膜的膜的种类或膜厚来设定。
(半导体晶圆的制造方法例)
半导体晶圆1例如可使用触媒辅助蚀刻(Metal-assisted Chemical Etching，MACE：金属辅助化学蚀刻)而制造。MACE是如下一种技术：通过将在衬底表面形成有触媒层的衬底浸渍在药液中，而仅将与触媒层接触的区域大致垂直地蚀刻。
图6至图8是用于说明半导体晶圆的制造方法例的图。半导体晶圆的制造方法例具备触媒层形成工序、蚀刻工序、及触媒层去除工序。
在触媒层形成工序中，如图6所示这样，在半导体晶圆1的表面10a形成触媒层2。触媒层2含有例如金、银、铂、铱、钯等贵金属触媒。触媒层2例如可使用溅镀法、CVD法、镀覆法等而形成。另外，触媒层2也可以含有石墨烯等碳材料的触媒。
在蚀刻工序中，如图7所示这样，使半导体晶圆1浸渍在第1药液(蚀刻液)中。例如可使用氢氟酸及过氧化氢溶液的混合液作为第1药液。
如果使半导体晶圆1浸渍在第1药液中，那么在表面10a与触媒层2的接触部，表面10a的材料(例如硅)溶解于蚀刻液中。通过重复所述反应，将半导体晶圆1大致垂直地蚀刻。由此，可形成槽11。通过例如调整触媒层2的尺寸或蚀刻时间等而控制槽11的形状。
在触媒层去除工序中，如图8所示这样，自表面10a去除触媒层2。触媒层2例如通过使半导体晶圆1含浸在第2药液而被去除。作为第2药液，例如可使用盐酸与硝酸的混合液(王水)。
如以上那样，通过使用MACE制造半导体晶圆1，即便在形成长度L、深度D且纵横比较大的槽11的情况下，仍可容易地形成。
(半导体晶圆的其它制造方法例)
图9是用于说明半导体晶圆1的其它制造方法例的图。在本例中，沿着半导体晶圆1的(110)面形成表面10a，且在表面10a上形成屏蔽层3，沿着半导体晶圆1的(111)面蚀刻半导体晶圆1，由此形成槽11。
硅等的半导体晶圆1的(111)面比(110)面更稳定。因此，可通过使用例如碱性药液的碱性蚀刻沿着(111)面将半导体晶圆1大致垂直地蚀刻，即便在形成长度L、深度D且纵横比较大的槽11的情况下，仍可容易地形成槽11。
(半导体晶圆的其它结构例)
图10至图14是表示半导体晶圆1的其它结构例的截面示意图。另外，对与所述半导体晶圆1的说明相同的部分可适当引用所述说明。
图10所示的半导体晶圆1的表面10a更具有形成在槽11的底部的突起13。突起13设置在槽11，例如自槽11的底面在Z轴方向上延伸。突起13例如为针状。突起13例如通过在触媒层2沿着Z轴方向形成贯通孔后蚀刻半导体晶圆1而形成。通过在触媒层2形成贯通孔，可更容易蚀刻表面10a与触媒层2的接触部中的面向开口的区域。另一方面，由于与表面10a不面向开口的区域不易被蚀刻，因此残存而形成针状突起13。通过形成突起13而可进一步增大表面10a的表面积。
图11所示的半导体晶圆1的表面10a更具有多孔质区域14。多孔质区域14例如在半导体晶圆1通过相邻的槽11之间的区域被第1药液或第2药液蚀刻而形成。通过形成多孔质区域14而可进一步增大表面10a的表面积。
如图12所示这样，可通过将填充材4a填充于多孔质区域14的空孔而封堵多孔质区域14的空孔14a。此外，如图13所示这样，可在包含多孔质区域14的表面10a整体形成保护膜4b。由此，可抑制因重复使用半导体晶圆1而多孔质区域14被进一步蚀刻。作为填充材4a及保护膜4b，优选为例如碳、硅、氮化硅、氧化硅等具有耐热性、化学耐性的材料，更优选为碳化硅、碳氮化硅。
可通过氢环境下的退火将多孔质区域14加以溶解，由此封堵多孔质区域14的空孔14a。溶解后的表面10a如图14所示这样具有曲面。可抑制因将多孔质区域14加以溶解而多孔质区域14被蚀刻。
(半导体装置的结构例)
图15是表示使用半导体晶圆1的半导体装置的结构例的截面示意图。图15所示的半导体装置具备设置在半导体晶圆1的膜5。膜5使用例如CVD装置等成膜装置而形成在表面10a上。膜5作为用于例如成膜评估的基底膜、例如用于蚀刻的蚀刻对象膜发挥功能。膜5的厚度根据用途而设定。另外，膜5可为积层膜，可形成在如图13所示的保护膜4b上。
(半导体晶圆的使用方法例)
作为实施方式的半导体晶圆的使用方法例，对在半导体装置的制造工序中将所述半导体晶圆1用作虚设晶圆的事例使用图16至图19进行说明。
图16是表示半导体制造装置的构成例的示意图。图16表示LP-CVD(Low PressureChemical Vapor Deposition，LP-CVD，低压化学气相沉积)装置的构成例。图16所示的半导体制造装置20具备：处理室21；及配管23，用于对处理室21内供给原料气体22。LP-CVD装置20更具备未图示的真空泵、加热器、排气系统、电源、控制电路等。
存在如下所述的情况，即：将作为虚设晶圆的半导体晶圆1与已形成半导体元件或形成中途的半导体晶圆即元件晶圆9一起搬入同一处理室21内，而同时处理半导体晶圆1与元件晶圆9。此种情况的半导体装置的制造方法例具备：将元件晶圆9载置在处理室21内的步骤、将实施方式的半导体晶圆1载置在处理室21内的步骤、及在处理室21内同时处理元件晶圆9与半导体晶圆1的步骤。另外，元件晶圆9与半导体晶圆1在相同的步骤或不同的步骤中载置在处理室21内。
图16表示如下所述的事例，即：在处理室21内处理多个元件晶圆9时，将至少1个半导体晶圆1与多个元件晶圆9一起载置在处理室21内，同时进行成膜处理。半导体晶圆1只要至少载置1个以上即可，优选为如图16所示这样载置多个。此外，如图16所示这样，半导体晶圆1优选为至少配置在处理室21内的上部或下部区域。
此处，对于元件晶圆9的结构例进行说明。形成在元件晶圆9的半导体元件例如是三维NAND型闪存。以下，对于三维NAND型闪存制造中的成膜工序进行说明。
图17是表示半导体元件的结构例的示意图。图17所示的半导体元件具备：芯绝缘膜91；半导体通道层92；存储器膜93，包含隧道绝缘膜931、电荷蓄积层932及阻挡绝缘膜933；电极材层94；金属层95；以及绝缘层96。电极材层94作为闸极电极(字线)发挥功能。芯绝缘膜91、半导体信道层92、存储器膜93形成在存储器孔H内，构成存储单元。阻挡绝缘膜933例如为SiO2膜(氧化硅膜)。电荷蓄积层932例如为SiN膜(氮化硅膜)。隧道绝缘膜931例如为包含SiO2膜与SiON膜(氧氮化硅膜)的积层膜。半导体通道层92例如为多晶硅层。芯绝缘膜91例如为SiO2膜。电极材层94、金属层95、及绝缘层96分别例如为W层(钨层)、TiN膜(钛氮化膜)、及Al2O3膜(氧化铝膜)。此种情况下，金属层95作为所述电极层内的障壁金属层发挥功能，绝缘层96与所述阻挡绝缘膜933一起作为阻挡绝缘膜发挥功能。
接着，对图17所示的半导体元件的制造方法例使用图18及图19进行说明。在图18中，在硅晶圆等半导体晶圆90上形成多个牺牲层97与多个绝缘层98交替地积层而成的积层膜，在所述牺牲层97及绝缘层98内设置有槽即存储器孔H。牺牲层97是后续将要形成电极材层的区域。存储器孔H是后续将要形成存储器膜93的区域。
半导体晶圆1例如用于在半导体元件的制造中形成存储器膜93、半导体通道层92、芯绝缘膜91，或形成电极材层94、金属层95、绝缘层96，以及包含构成存储器孔H的侧面的牺牲层97、绝缘层98在内的这些薄膜的改质处理、蚀刻处理。
存储器膜93通过以下方法而形成：将在图18所示的多个牺牲层97与多个绝缘层98交替地积层而成的积层体形成有存储器孔H的状态的元件晶圆9搬入处理室21内，且在存储器孔H内依序成膜阻挡绝缘膜933、电荷蓄积层932、隧道绝缘膜931。
金属层95及绝缘层96通过以下方法而形成：将形成存储器膜93后去除多个牺牲层而在多个绝缘层98间具有空孔C的元件晶圆9搬入处理室21内，如图19所示，在空孔C内依序成膜绝缘层96及金属层95(将其称为置换工序)。
改质处理例如在图18及图19的牺牲层97及绝缘层98、阻挡绝缘膜933、电荷蓄积层932、隧道绝缘膜、半导体通道层92的形成工序中，包含：在各个层或膜的形成后或形成中途通过利用含氧气体进行处理而实现的氧化、通过使用氨等含氮气体的气相处理而实现的氮化、通过进行热处理而实现的结晶化。此外，包含如下处理：在形成层或膜之后，形成包含硼、磷或金属等所期望的杂质的牺牲层，通过进行热处理使杂质扩散到对象层或膜中，之后将牺牲层蚀刻而去除。此外，对电极材层94、金属层95、绝缘层96也相同。
蚀刻处理例如包含如下所述的处理：对图18的牺牲层97及绝缘层98、在图19中形成的阻挡绝缘膜933、电荷蓄积层932、隧道绝缘膜、半导体通道层92，分别在形成层或膜之后通过含有氟、氯、溴等卤素等的蚀刻气体将层或膜减薄。此外，对电极材层94、金属层95、绝缘层96也相同。
在任一事例中都一样，将至少1个半导体晶圆1与多个元件晶圆9一起搬入处理室21内，进行同样的处理。由此，当在处理室21内的特定的位置无法获得所期望的处理结果的情况下，可将半导体晶圆1用作虚设晶圆。另外，可进行多个处理。
半导体晶圆1如所述这样，以表面积变大的方式形成多个槽11。因此，形成具有与元件晶圆9相同程度的表面积的虚设晶圆。因此，能够进一步降低例如由表面积差引起的在处理室21内的成膜不一致，而可进一步提高元件晶圆9间或元件晶圆9面内的膜厚、膜的组成、膜密度等的均一性。即，能够制造信赖性进一步提高的半导体元件。
另外，在本使用方法例中，以LP-CVD装置为例进行了说明，但在其它半导体制造装置中也可适用半导体晶圆1。此外，半导体元件并不限定于三维NAND型闪存，也可适用其它半导体元件。
虽然对本发明的若干个实施方式进行了说明，但所述实施方式是作为例子而提出，并非意图限定发明的范围。所述新颖的实施方式可利用其它各种方式来实施，在不脱离发明的要旨的范围内，可进行各种省略、置换、变更。所述实施方式及其变化包含在发明的范围及要旨内，且包含在申请专利范围所记载的发明及其均等的范围内。

Claims (23)

1.一种半导体晶圆，具备表面，所述表面具有至少一个包含内壁面的槽，且
所述槽的所述内壁面露出。
2.一种半导体晶圆，具备表面，所述表面具有至少一个包含内壁面的槽，且
所述至少一个槽包含第1槽及第2槽，
所述第1槽沿着所述表面的第1方向延伸，
所述第2槽在所述表面沿着与所述第1方向交叉的第2方向延伸。
3.根据权利要求1或2所述的半导体晶圆，其中所述槽距离所述表面的深度为20μm以上且纵横比为50以上。
4.根据权利要求1至3中任一项所述的半导体晶圆，其中所述表面的表面积为所述表面的相反面的表面积的50倍以上。
5.根据权利要求2至4中任一项所述的半导体晶圆，其中所述槽隔着间隔壁而设置。
6.根据权利要求1至5中任一项所述的半导体晶圆，其中所述表面更具有多孔质区域。
7.根据权利要求1至6中任一项所述的半导体晶圆，其中所述表面更具有设置在所述槽中的突起。
8.根据权利要求1至7中任一项所述的半导体晶圆，其更具备设置在所述表面的膜。
9.根据权利要求8所述的半导体晶圆，其中所述膜含有碳化硅或碳氮化硅。
10.根据权利要求1至9中任一项所述的半导体晶圆，其是硅晶圆、碳化硅晶圆、玻璃晶圆、石英晶圆、蓝宝石晶圆、或化合物半导体晶圆。
11.一种半导体装置的制造方法，具备如下步骤：
将第1半导体晶圆载置在处理室内，所述第1半导体晶圆具备第1表面及设置在所述第1表面的膜，且所述膜具有第1槽；
将第2半导体晶圆载置在所述处理室内，所述第2半导体晶圆具备第2表面，所述第2表面具有包含内壁面的第2槽，且所述内壁面露出；及
在所述处理室内同时处理所述第1半导体晶圆与所述第2半导体晶圆。
12.根据权利要求11所述的半导体装置的制造方法，其中所述膜具有交替地积层的第1层与第2层。
13.根据权利要求11或12所述的半导体装置的制造方法，其中所述处理包含选自由成膜处理、蚀刻处理、及改质处理所组成的群中的至少一种处理。
14.根据权利要求11至13中任一项所述的半导体装置的制造方法，其中将多个所述第2半导体晶圆载置在所述处理室内。
15.根据权利要求11至14中任一项所述的半导体装置的制造方法，其中所述第2槽包含第3槽及第4槽，
所述第3槽沿着所述第2表面的第1方向延伸，
所述第4槽在所述第2表面沿着与所述第1方向交叉的第2方向延伸。
16.根据权利要求11至15中任一项所述的半导体装置的制造方法，其中所述第2槽距离所述第2表面的深度为20μm以上且纵横比为50以上。
17.根据权利要求11至16中任一项所述的半导体装置的制造方法，其中所述第2表面的表面积为所述第2表面的相反面的表面积的50倍以上。
18.根据权利要求11至17中任一项所述的半导体装置的制造方法，其中所述第2槽隔着间隔壁而设置。
19.根据权利要求11至18中任一项所述的半导体装置的制造方法，其中所述第2表面更具有多孔质区域。
20.根据权利要求11至19中任一项所述的半导体装置的制造方法，其中所述第2表面更具有设置在所述第2槽中的突起。
21.根据权利要求11至20中任一项所述的半导体装置的制造方法，其中所述第2半导体晶圆更具备设置在所述第2表面的第3膜。
22.根据权利要求21所述的半导体装置的制造方法，其中所述第3膜含有碳化硅或碳氮化硅。
23.根据权利要求11至22中任一项所述的半导体装置的制造方法，其中所述第2半导体晶圆是硅晶圆、碳化硅晶圆、玻璃晶圆、石英晶圆、蓝宝石晶圆、或化合物半导体晶圆。
CN202080019602.5A 2019-03-20 2020-03-10 半导体晶圆及半导体装置的制造方法 Pending CN113544815A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019052867 2019-03-20
JP2019-052867 2019-03-20
PCT/JP2020/010406 WO2020189421A1 (ja) 2019-03-20 2020-03-10 半導体ウェハおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN113544815A true CN113544815A (zh) 2021-10-22

Family

ID=72519799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019602.5A Pending CN113544815A (zh) 2019-03-20 2020-03-10 半导体晶圆及半导体装置的制造方法

Country Status (8)

Country Link
US (1) US20210407867A1 (zh)
EP (1) EP3944288A4 (zh)
JP (2) JP7346548B2 (zh)
KR (1) KR102637925B1 (zh)
CN (1) CN113544815A (zh)
SG (1) SG11202109726TA (zh)
TW (2) TWI815242B (zh)
WO (1) WO2020189421A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048240A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ
JP7500367B2 (ja) 2020-09-15 2024-06-17 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340597A (ja) * 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd シリコンウェーハ熱処理用ボート
TW200629412A (en) * 2005-02-15 2006-08-16 Air Prod & Chem Method for defining a feature on a substrate
CN1949466A (zh) * 2005-10-12 2007-04-18 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法
US20130161792A1 (en) * 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
KR20150131446A (ko) * 2014-05-14 2015-11-25 삼성전자주식회사 더미 웨이퍼
US20170084452A1 (en) * 2015-09-21 2017-03-23 Samsung Electronics Co., Ltd. Dummy wafer, thin-film forming method, and method of fabricating a semiconductor device using the same
US20190074349A1 (en) * 2017-09-01 2019-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928368A (ja) * 1982-08-09 1984-02-15 Hitachi Ltd 半導体容量素子
JPH1064776A (ja) * 1996-08-15 1998-03-06 Toshiba Ceramics Co Ltd ダミーウエハ
JP2000100675A (ja) * 1998-09-25 2000-04-07 Toshiba Corp ダミーウェハー
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
WO2003058734A1 (en) * 2002-01-03 2003-07-17 Neah Power Systems, Inc. Porous fuel cell electrode structures having conformal electrically conductive layers thereon
JP4957050B2 (ja) 2005-04-07 2012-06-20 富士電機株式会社 半導体装置およびその製造方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
JP5582710B2 (ja) * 2009-03-24 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2010114887A1 (en) 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
JP2012035578A (ja) * 2010-08-10 2012-02-23 Sumitomo Electric Ind Ltd ナノインプリント用モールド
US20130052826A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
JP5993230B2 (ja) * 2012-07-03 2016-09-14 株式会社日立ハイテクノロジーズ 微細構造転写装置及び微細構造転写スタンパ
US10037896B2 (en) 2013-07-25 2018-07-31 The Board Of Trustees Of The Leland Stanford Junior University Electro-assisted transfer and fabrication of wire arrays
JP2017022233A (ja) * 2015-07-09 2017-01-26 東京エレクトロン株式会社 縦型熱処理装置及び縦型熱処理装置の運転方法
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
JP6495838B2 (ja) * 2016-01-27 2019-04-03 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10032728B2 (en) 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340597A (ja) * 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd シリコンウェーハ熱処理用ボート
TW200629412A (en) * 2005-02-15 2006-08-16 Air Prod & Chem Method for defining a feature on a substrate
CN1949466A (zh) * 2005-10-12 2007-04-18 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法
US20130161792A1 (en) * 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
KR20150131446A (ko) * 2014-05-14 2015-11-25 삼성전자주식회사 더미 웨이퍼
US20170084452A1 (en) * 2015-09-21 2017-03-23 Samsung Electronics Co., Ltd. Dummy wafer, thin-film forming method, and method of fabricating a semiconductor device using the same
US20190074349A1 (en) * 2017-09-01 2019-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor

Also Published As

Publication number Publication date
KR20210124397A (ko) 2021-10-14
EP3944288A4 (en) 2022-11-16
TWI815242B (zh) 2023-09-11
TW202042286A (zh) 2020-11-16
EP3944288A8 (en) 2022-03-09
SG11202109726TA (en) 2021-10-28
WO2020189421A1 (ja) 2020-09-24
JP2023089164A (ja) 2023-06-27
EP3944288A1 (en) 2022-01-26
JPWO2020189421A1 (zh) 2020-09-24
TWI811513B (zh) 2023-08-11
KR102637925B1 (ko) 2024-02-20
TW202213460A (zh) 2022-04-01
JP7346548B2 (ja) 2023-09-19
US20210407867A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
JP2023089164A (ja) 半導体ウェハの製造方法
US20230207616A1 (en) Semiconductor substrate, method of manufacturing semiconductor device, and method of manufacturing semiconductor substrate
CN107195633B (zh) 半导体存储装置及其制造方法
US7572052B2 (en) Method for monitoring and calibrating temperature in semiconductor processing chambers
KR100689916B1 (ko) 반도체 집적 회로 장치의 제조 방법
WO2013035476A1 (ja) ドライエッチング方法
US10041170B2 (en) Dummy wafer, thin-film forming method, and method of fabricating a semiconductor device using the same
US11705404B2 (en) Semiconductor device and method of manufacturing the same
US20130130480A1 (en) Method for manufacturing a semiconductor device
JP6601257B2 (ja) 基板処理方法
CN111599711A (zh) 基板处理装置
US20160079256A1 (en) Semiconductor device and method for manufacturing the same
JP2020047620A (ja) 半導体装置およびその製造方法
US10559578B2 (en) Deposition of cobalt films with high deposition rate
CN115485819A (zh) 用于选择性金属化合物移除的系统及方法
JP5669417B2 (ja) 半導体装置の製造方法
CN114121608A (zh) 半导体结构及其形成方法、膜层沉积方法
KR100541690B1 (ko) 캐패시터의 스토리지 노드 전극 형성방법
KR20110080551A (ko) 웨이퍼휨을 방지하는 반도체장치 제조 방법
CN112103296A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination