CN1949466A - 制造半导体器件的方法及移除间隙壁的方法 - Google Patents

制造半导体器件的方法及移除间隙壁的方法 Download PDF

Info

Publication number
CN1949466A
CN1949466A CN 200510106798 CN200510106798A CN1949466A CN 1949466 A CN1949466 A CN 1949466A CN 200510106798 CN200510106798 CN 200510106798 CN 200510106798 A CN200510106798 A CN 200510106798A CN 1949466 A CN1949466 A CN 1949466A
Authority
CN
China
Prior art keywords
temperature
phosphoric acid
clearance wall
electrode
acid solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510106798
Other languages
English (en)
Other versions
CN100424841C (zh
Inventor
李忠儒
吴至宁
萧维沧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005101067989A priority Critical patent/CN100424841C/zh
Publication of CN1949466A publication Critical patent/CN1949466A/zh
Application granted granted Critical
Publication of CN100424841C publication Critical patent/CN100424841C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种制造半导体器件的方法,其包括于一半导体衬底上定义一电极;于电极的至少一侧壁上形成一间隙壁;于半导体衬底上进行一工艺操作,工艺操作使用间隙壁作为掩模并于半导体衬底与电极的顶部或表面产生一物质层;以及移除间隙壁的步骤。其中,移除间隙壁的步骤包括使用含有磷酸的酸性溶液作为蚀刻液于100℃至150℃的温度下对间隙壁进行湿式蚀刻工艺。另一方面,还揭示一种半导体工艺中移除间隙壁的方法,是使用含有磷酸的酸性溶液作为蚀刻液于100℃至150℃的温度下对半导体工艺中的间隙壁进行湿式蚀刻工艺。

Description

制造半导体器件的方法及移除间隙壁的方法
技术领域
本发明涉及一种半导体器件工艺,尤其涉及半导体器件工艺中对于间隙壁的移除。
背景技术
半导体器件的尺寸比数十年前剧烈减少。目前,制造商已能够制造具有0.35μm、90nm、甚至65nm或更小线宽的半导体器件。随着尺寸缩小,半导体制造方法也往往需要改进。
现有的MOS(metal-oxide-semiconductor)器件的制造,利用建置间隙壁的技术以帮助控制及定义掺杂剂注入MOS的源极区与漏极区。图1显示一现有的NMOS半导体器件的示意图。现有的NMOS晶体管器件10通常包含一半导体衬底。此半导体衬底含有一硅层16,在硅层16中形成有源极18以及与源极18藉由沟道区域22互相分隔的漏极20。通常,半导体NMOS晶体管元件10还有浅结源极延伸17以及浅结漏极延伸19,分别与源极区18与漏极区20邻界。在沟道区域22上形成有一栅极介电层14,在栅极介电层14上则形成有栅极12,其中栅极12一般包含有多晶硅。栅极介电层14隔离栅极12与沟道区域22。半导体NMOS晶体管元件10的源极18以及漏极20为注入砷、锑或磷的N+掺杂区域。半导体NMOS晶体管元件10的沟道区域22则为注入硼的P型掺杂区域。在栅极12的侧壁上形成有氮化硅间隙壁32。在氮化硅间隙壁32与栅极12的侧壁之间为衬垫层30,其通常为二氧化硅所构成。半导体NMOS晶体管元件10的裸露硅表面,包括漏极/源极及栅极,则形成自对准金属硅化物层42。目前,利用自对准金属硅化物(self-aligned silicide,salicide)工艺来形成金属硅化物层;亦即在形成源极/漏极区之后,利用溅镀或沉积方法,再形成一钴(Co)、钛(Ti)、或镍(Ni)等金属层覆盖于源极/漏极区与栅极结构上方,然后进行一快速高温处理(rapid thermal process,RTP)使金属与栅极结构、源极/漏极区中的硅反应,形成金属硅化物来降低源极/漏极区的薄层电阻(sheet resistance)。
在现有的MOS制造技术中,往往在制造LDD(lightly doped drain)区时使用间隙壁以达成源极/漏极区与LDD区不同浓度的掺杂。可藉由间隙壁的宽度与热驱动循环而控制LDD区。LDD区与源极/漏极的注入深度可彼此独立而不相干。在65nm或更小尺寸的技术中,沟道迁移率需要加强,此可进一步藉由在移除间隙壁后于半导体衬底表面沉积高度应变的介电层而达成。然而,移除间隙壁,尤其是氮化硅间隙壁是关键,因为此移除可能会损坏邻近的结构,例如:金属硅化物层、栅极、及底下的硅衬底。
现有使用160℃的热磷酸(H3PO4)工艺移除氮化硅间隙壁,如图2的步骤100所示。但此通常导致PMOS与NMOS区域中NiSi衬底及NiSi金属硅化物层的腐蚀。然而,在低温下,磷酸并不能够显著蚀刻氮化硅,较高温度可加速对氧化硅的攻击,但是降低对氮化硅的蚀刻速率。且于160℃的高温下,NiSi层极易受腐蚀。所以,使用磷酸蚀刻氮化硅结构具有困难性。
因此,仍需要一种较佳的方法以移除半导体工艺中形成的间隙壁,而不损害自对准金属硅化物层。
发明内容
本发明的目的是提供一种制造半导体器件的方法及一种于半导体工艺中移除间隙壁的方法,以移除间隙壁而不损害其附近的结构。
依据本发明的制造半导体器件的方法,包括于一半导体衬底上定义一电极;于电极的至少一侧壁上形成一间隙壁;于半导体衬底上进行一工艺操作,工艺操作使用间隙壁作为掩模及于半导体衬底与电极的顶部或表面产生一物质层;以及移除间隙壁的步骤。其中,移除间隙壁的步骤包括使用含有磷酸的酸性溶液作为蚀刻液,于100℃至150℃的第一温度下对间隙壁进行湿式蚀刻工艺。
依据本发明的移除间隙壁的方法,包括提供一衬底,其中,衬底具有一电极,电极的至少一侧壁上具有一间隙壁,及衬底与电极的顶部或表面具有一物质层;以及使用含有磷酸的酸性溶液作为蚀刻液,于100℃至150℃的第一温度下对间隙壁进行湿式蚀刻工艺。
依据本发明的一实施例,含有磷酸的酸性溶液可在使用前先经过预处理,于一第二温度下以硅化物予以时效处理(seasoning),而达饱和点,以供应蚀刻之用。或者,在达饱和点之后,进一步使所得的含有磷酸的酸性溶液于一第三温度下静置一段时间,再供应蚀刻之用。
在本发明中,间隙壁的移除是利用较低温的含有磷酸的酸性溶液作为蚀刻液的湿式蚀刻工艺而完成,此含有磷酸的酸性溶液经过预处理,可在相对低温的条件下移除间隙壁,但不会损坏自对准金属硅化物(salicide)层。
附图说明
图1绘示的是现有的半导体MOS晶体管元件的截面示意图;
图2显示现有的去除氮化硅间隙壁的步骤;
图3至图6绘示的是本发明优选实施例制作半导体MOS元件的方法剖面示意图;
图7显示依据本发明的一实施例的蚀刻液预处理流程;
图8显示依据本发明的另一实施例的蚀刻液预处理流程;
图9显示依据本发明移除间隙壁后进一步的半导体工艺。
主要元件符号说明
10   MOS晶体管元件
12   栅极
14   栅极介电层
16   硅层
17   浅结源极延伸
18   源极
19   浅结漏极延伸
20   漏极
22   沟道区域
30   衬垫层
32   氮化硅间隙壁
42   硅化金属层
46   氮化硅盖层
100、200、202、204  步骤
具体实施方式
请参阅图3至图6,其显示的是本发明优选实施例制作半导体MOS晶体管元件10的方法的剖面示意图,其中相同的元件或部位仍沿用相同的附图标记来表示。需注意的是附图仅以说明为目的,并未依照原尺寸作图。
本发明是关于一种制作集成电路中的NMOS、PMOS晶体管元件或者CMOS元件的方法。如图3所示,准备一半导体衬底,其一般包括硅层16。前述的半导体衬底可以是硅衬底或者是硅覆绝缘(silicon-on-insulator,SOI)衬底。于半导体衬底上定义一电极,例如一栅极12。可在硅层16中形成浅结源极延伸17以及浅结漏极延伸19,浅结源极延伸17与浅结漏极延伸19之间隔着一沟道22。
可在沟道22上形成一栅极氧化层14,以隔开栅极12与沟道22。栅极12通常包括多晶硅。栅极氧化层14可由二氧化硅所构成。然而,在本发明的另一实施例中,栅极氧化层14也可由高介电常数(high-k)材料所构成。随后,在栅极12的侧壁上形成氮化硅间隙壁32。在栅极12与氮化硅间隙壁32之间可另有一衬垫层30,前述的衬垫层可为氧化硅所构成。衬垫层30通常为L型且厚度约在30至120埃之间。衬垫层30可另有一偏移间隙壁(offset spacer),其为本领域技术人员所知,因此并未图示。
如图4所示,在形成氮化硅间隙壁32之后,可进一步进行一离子注入工艺,将N型掺杂剂,例如砷、锑或磷等注入硅层16中,或将P型掺杂剂,例如硼等注入硅层16中,藉此形成NMOS或PMOS元件10的源极区18以及漏极区20。在完成漏极源极的掺杂后,半导体衬底通常可以进行一退火(annealing)或活化(activation)掺杂剂的热处理,此步骤也为本领域技术人员所熟知,不再加以陈述。
如图5所示,于栅极12、露出的源极区18、及露出的漏极区20上形成一物质层,例如一金属硅化物层(metal silicide layer)42。利用自对准金属硅化物(self-aligned silicide,salicide)工艺来形成金属硅化物层;亦即在形成源极/漏极区之后,利用溅镀或沉积方法,再形成一包括镍的金属层覆盖于源极/漏极区与栅极结构上方,然后进行一快速高温处理(RTP)使金属与栅极结构、源极/漏极区中的硅反应,形成镍硅化物。RTP温度可在700℃至1000℃之间。
接着,如图6所示,将氮化硅间隙壁32去除,留下衬垫层30于栅极12的侧壁上。在本发明中,氮化硅间隙壁32的移除是利用湿蚀刻方法进行,而不会损害金属硅化物层42。依据本发明的实施例,使用含有磷酸的酸性溶液作为蚀刻液,于100℃至150℃的第一温度,优选为140℃,移除氮化硅间隙壁32。此含有磷酸的酸性溶液可为任何浓度的磷酸水溶液,只要对间隙壁具有蚀刻能力即可。优选为,磷酸浓度依蚀刻温度而异,在约50%至约100%的范围,如在140℃的蚀刻温度下,更优选为79.5%。含有磷酸的酸性溶液可视需要而含有其他添加剂,例如缓冲剂及/或其他酸类,例如氟硼酸(fluoboric acid)及硫酸。为达成在150℃或更低的温度下,含有磷酸的酸性溶液仍能有效蚀刻间隙壁的目的,需要在使用前,对其进行预处理。
请参阅图7,其显示含有磷酸的酸性溶液的预处理步骤。如步骤200所示,使含有磷酸的酸性溶液于一第二温度下,经过硅化物时效处理(seasoning),而达饱和点。本文中所称的含有磷酸的酸性溶液的“饱和点”,是指此含有磷酸的酸性溶液在以硅化物进行时效处理一段时间后,致使镍硅化物无法被此含有磷酸的酸性溶液蚀刻的时点。第二温度可为例如100℃至180℃之间的温度,优选为160℃。在进行时效处理以达饱和点后,可直接进行步骤204,供应间隙壁的湿蚀刻工艺之用,或可进一步进行图8所示的步骤202,使此含有磷酸的酸性溶液于一第三温度下静置一段时间。此第三温度为100℃至150℃,优选为140℃。静置的目的,可使含有磷酸的酸性溶液于此第三温度下达到稳定的共沸点,第三温度可为上述第一温度,再接着进行步骤204,以供湿蚀刻工艺之用,使得对氮化硅与金属硅化物而言,具有优异的蚀刻选择性,可移除氮化硅层,而不损害金属硅化物层。
前述的时效处理,可以一或多片表层具有硅化物层的伪晶片(dummywafer)浸泡于该含有磷酸的酸性溶液而达成,但不限于此方式,任何能够对含有磷酸的酸性溶液提供硅化物溶解于其中的方式均可。硅化物可举例为氮化硅,但不限于此。
如图6所示,移除间隙壁32后,仅在栅极侧壁上留下约略呈L型的衬垫层。衬垫层不一定呈L型,也可以进行一较温和的蚀刻工艺,略微蚀刻衬垫层,以缩减其厚度。在其它实施例中,衬垫层可被完全去除。衬垫层的厚度可为约略介于0至500埃之间。在移除间隙壁之后,可依需要进行下一工艺,例如,应变硅的制作或其他半导体工艺技术的进行。如图9所示,可于半导体衬底上均匀沉积一氮化硅盖层46,其厚度优选在30至2000埃之间。氮化硅盖层46与MOS晶体管元件10的栅极12侧壁上的衬垫层30直接接壤。使氮化硅盖层46于沉积时先设定沉积在一压缩应力状态(例如,-0.1Gpa至-3Gpa之间,对于NMOS)或一拉伸应力状态(例如,0.1Gpa至3Gpa之间,对于PMOS),如此,使得沟道区域22在沟道方向具有对应的拉伸应变或压缩应变,可改善沟道中载流子的迁移率。氮化硅盖层46应力状态的改变,可以利用锗离子注入或其他现有的方法进行。
下列实例说明本发明中含有磷酸的酸性溶液的预处理,而比较例仅供比较之用。
实例
实施例1
使含有磷酸的酸性溶液(H3PO4浓度为79.5%)于蚀刻槽中加热至160℃,放置50片表面沉积有SiN层的伪晶片至此含有磷酸的酸性溶液中以进行时效处理,以表面沉积有NiSi层的伪晶片测试,当此含有磷酸的酸性溶液不再侵蚀NiSi层,则为达到饱和点。将此含有磷酸的酸性溶液降温至140℃,静置48小时。之后,提供此含有磷酸的酸性溶液作为移除半导体衬底上SiN间隙壁的蚀刻液。此半导体衬底尚具有一电极及位于电极两旁的源极/漏极区,间隙壁位于电极侧壁上,间隙壁与电极之间有衬垫层,源极/漏极区表面与电极顶部具有NiSi层。结果,间隙壁被移除,而对半导体衬底上的NiSi层并未造成损害,得到良好的蚀刻效果。
比较例1
使含有磷酸的酸性溶液(H3PO4浓度为79.5%)于蚀刻槽中加热至120℃,放置50片表面沉积有SiN层的伪晶片至此含有磷酸的酸性溶液中以进行时效处理,以表面沉积有NiSi层的伪晶片测试,并未达到饱和点。将此含有磷酸的酸性溶液升温至140℃,静置12小时。之后,提供此含有磷酸的酸性溶液作为移除半导体衬底上SiN间隙壁的蚀刻液。此半导体衬底如实施例所述。结果,间隙壁被移除,然而半导体衬底上的NiSi层也已移除,无法获得良好的蚀刻效果。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (20)

1.一种制造半导体器件的方法,包括以下步骤:
于一半导体衬底上定义一电极;
于该电极的至少一侧壁上形成一间隙壁;
于该半导体衬底上进行一工艺操作,该工艺操作使用该间隙壁作为掩模及于该半导体衬底与该电极的顶部或表面产生一物质层;以及
移除该间隙壁,其中移除该间隙壁的步骤包括:
使用一含有磷酸的酸性溶液作为蚀刻液于100℃至150℃的一第一温度下对该间隙壁进行一湿式蚀刻工艺。
2.如权利要求1所述的方法,其中该间隙壁包括硅氮化物。
3.如权利要求1所述的方法,其中该物质层包括镍硅化物。
4.如权利要求1所述的方法,其中该第一温度为140℃。
5.如权利要求1所述的方法,其中该含有磷酸的酸性溶液是于进行该湿式蚀刻工艺之前先于一第二温度下经过硅化物时效处理,而达饱和点。
6.如权利要求5所述的方法,其中该第二温度在100℃与180℃之间。
7.如权利要求5所述的方法,于该时效处理后,还包括使该含有磷酸的酸性溶液于一第三温度下静置的步骤。
8.如权利要求7所述的方法,其中该第三温度为第一温度。
9.如权利要求5所述的方法,其中该硅化物时效处理是以硅化物层浸泡于该含有磷酸的酸性溶液而进行。
10.如权利要求9所述的方法,其中该硅化物层包括硅氮化物。
11.一种移除间隙壁的方法,包括以下步骤:
提供一衬底,其中,该衬底具有一电极,该电极的至少一侧壁上具有一间隙壁,及该衬底与该电极的顶部或表面具有一物质层;以及
使用一含有磷酸的酸性溶液作为蚀刻液于100℃至150℃的一第一温度下对该间隙壁进行一湿式蚀刻工艺。
12.如权利要求11所述的方法,其中该间隙壁包括硅氮化物。
13.如权利要求11所述的方法,其中该物质层包括镍硅化物。
14.如权利要求11所述的方法,其中第一温度为140℃。
15.如权利要求11所述的方法,其中该含有磷酸的酸性溶液是于进行该湿式蚀刻工艺之前先于一第二温度下经过硅化物时效处理,而达饱和点。
16.如权利要求15所述的方法,其中该第二温度在100℃与180℃之间。
17.如权利要求15所述的方法,于该时效处理后,还包括使该含有磷酸的酸性溶液于一第三温度下静置的步骤。
18.如权利要求17所述的方法,其中该第三温度为100℃至150℃。
19.如权利要求15所述的方法,其中该硅化物时效处理是以硅化物层浸泡于该含有磷酸的酸性溶液而进行。
20.如权利要求19所述的方法,其中该硅化物层包括硅氮化物。
CNB2005101067989A 2005-10-12 2005-10-12 制造半导体器件的方法及移除间隙壁的方法 Active CN100424841C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101067989A CN100424841C (zh) 2005-10-12 2005-10-12 制造半导体器件的方法及移除间隙壁的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101067989A CN100424841C (zh) 2005-10-12 2005-10-12 制造半导体器件的方法及移除间隙壁的方法

Publications (2)

Publication Number Publication Date
CN1949466A true CN1949466A (zh) 2007-04-18
CN100424841C CN100424841C (zh) 2008-10-08

Family

ID=38018926

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101067989A Active CN100424841C (zh) 2005-10-12 2005-10-12 制造半导体器件的方法及移除间隙壁的方法

Country Status (1)

Country Link
CN (1) CN100424841C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
CN113544815A (zh) * 2019-03-20 2021-10-22 株式会社东芝 半导体晶圆及半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312998B1 (en) * 2000-10-16 2001-11-06 Advanced Micro Devices, Inc. Field effect transistor with spacers that are removable with preservation of the gate dielectric
US6627515B1 (en) * 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
CN1278394C (zh) * 2003-05-12 2006-10-04 旺宏电子股份有限公司 蚀刻氮化硅薄膜的设备及方法
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Necエレクトロニクス株式会社 半導体装置の製造方法
US6777299B1 (en) * 2003-07-07 2004-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removal of a spacer
CN1261974C (zh) * 2003-09-26 2006-06-28 中国科学院上海微系统与信息技术研究所 采用侧墙技术制备有纳米硅通道的埋氧的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
CN113544815A (zh) * 2019-03-20 2021-10-22 株式会社东芝 半导体晶圆及半导体装置的制造方法

Also Published As

Publication number Publication date
CN100424841C (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
US7736982B2 (en) Method for forming a semiconductor device
CN100466195C (zh) 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
KR101795875B1 (ko) 반도체 구조물 및 이의 제조 방법
CN100524666C (zh) 制造晶体管结构的方法
KR101060439B1 (ko) 융화성있는 유전체 층들을 갖는 활성 영역들
CN1993815A (zh) 具有不同材料结构元件的半导体晶体管及其形成方法
KR20040011018A (ko) 단채널 트랜지스터 형성방법
CN103094207A (zh) 采用应力记忆技术制造半导体器件的方法
CN105448679A (zh) 半导体器件的形成方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
US20140011340A1 (en) Method of Forming a CMOS Device with a Stressed-Channel NMOS Transistor and a Strained-Channel PMOS Transistor
CN102054695B (zh) 提高半导体元器件的性能的方法
CN102403227A (zh) 台阶状硅锗源/漏结构的制造方法
US7338910B2 (en) Method of fabricating semiconductor devices and method of removing a spacer
KR101339998B1 (ko) 반도체 소자 및 그 제조 방법
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN102468166B (zh) 晶体管及其制造方法
CN102468165B (zh) 晶体管及其制造方法
CN101032009A (zh) 用于形成晶体管的方法
CN104681490A (zh) Cmos晶体管的形成方法
CN100424841C (zh) 制造半导体器件的方法及移除间隙壁的方法
CN103545257A (zh) Cmos晶体管的制作方法
CN107492487B (zh) 半导体器件的形成方法
US8642435B2 (en) Performing treatment on stressors
CN110323137B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant