CN1993815A - 具有不同材料结构元件的半导体晶体管及其形成方法 - Google Patents

具有不同材料结构元件的半导体晶体管及其形成方法 Download PDF

Info

Publication number
CN1993815A
CN1993815A CNA2005800258169A CN200580025816A CN1993815A CN 1993815 A CN1993815 A CN 1993815A CN A2005800258169 A CNA2005800258169 A CN A2005800258169A CN 200580025816 A CN200580025816 A CN 200580025816A CN 1993815 A CN1993815 A CN 1993815A
Authority
CN
China
Prior art keywords
semiconductor
control electrode
electrode
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800258169A
Other languages
English (en)
Inventor
沃恩-于·西恩
迪纳·H·特里约索
比克－耶·纽耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1993815A publication Critical patent/CN1993815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

使用半导体衬底(14)并在半导体衬底上方形成控制电极(49)，以形成晶体管(10)。在半导体衬底内并与控制电极相邻地形成第一电流电极(70)。第一电流电极具有第一预定半导体材料。在半导体衬底内并与控制电极相邻地形成第二电流电极(84)，以在半导体衬底内形成沟道(26)。第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料。选择第一预定半导体材料，以优化第一电流电极的带隙能，并且选择第二预定半导体材料以优化沟道应变。

Description

具有不同材料结构元件的半导体晶体管及其形成方法
技术领域
本发明一般涉及一种半导体，更具体地涉及一种具有很小尺寸的半导体晶片管。
背景技术
常规晶体管典型地对于源和漏极使用相同材料。对于特定应用定制所使用的材料。例如，对于其中需要从晶体管提供有效的功率需求的应用，希望具有高击穿电压的晶体管材料。这种材料包括已知具有高带隙能的那些材料。目前，不对称晶体管(asymmetric transistors)提供了改善晶体管器件性能的优点。此外，对于需要高击穿电压和低漏结漏电流的晶体管，希望在漏区中采用高带隙材料。
晶体管的另一设计参数考虑到晶体管沟道应变量。希望晶体管中的沟道应变尽可能高。为了最大化沟道应变，将高应变材料用在源和漏极中。然而，已知的高应变材料具有低带隙能，并因此降低了晶体管的击穿电压，并产生较高的漏结漏电流。由此，晶体管的设计包括折衷以最大化不能在单一材料中发现的两种所希望的性能。
其他人已经提出使用不对称掺杂剂注入的不对称晶体管结构。使用不对称晶体管结构的目的在于最小化结电容对电路性能的影响，降低结漏电流以及栅漏电流。
不对称掺杂的晶体管不会涉及击穿和由晶体管源和漏极中材料降低的带隙能导致的结漏电。
发明内容
根据本发明的一方面，提供一种形成半导体器件的方法，包括：提供半导体衬底；在半导体衬底上方形成控制电极；在半导体衬底内并与控制电极相邻地形成第一电流电极，第一电流电极具有第一预定半导体材料；和在半导体衬底内并与控制电极相邻地形成第二电流电极，以在半导体衬底内形成沟道，第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料，选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料以优化沟道应变。
根据本发明的另一方面，提供一种晶体管，包括：半导体衬底；半导体衬底上方的控制电极；在半导体衬底上方并与控制电极第一侧的一部分相邻的第一电流电极，第一电流电极由第一预定半导体材料组成；和在半导体衬底上方并与控制电极第二侧的一部分相邻的第二电流电极，第一电流电极和第二电流电极形成控制电极下方的沟道，第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料，选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料以优化沟道应变。
根据本发明的另一方面，提供一种形成晶体管的方法，包括：提供半导体基底层；在半导体基底层上方形成电介质层；通过对电介质层进行重离子注入使一部分电介质层无定形化；去除无定形的该部分电介质层，并留下非无定形的剩余电介质层；在半导体基底层上方其中去除无定形的那部分电介质层的位置处形成半导体层，而不在其它位置形成半导体层；去除非无定形的剩余电介质层；和完成形成第一晶体管，该第一晶体管具有将半导体层用作第一沟道材料的沟道，同时形成横向相邻的晶体管，该横向相邻的晶体管具有将半导体基底层用作与第一沟道材料不同的第二沟道材料的沟道。
附图说明
借助于附图中的实例说明本发明，但不限于附图，其中相似的标记表示相似的元件。
图1-8说明具有不同材料沟道的晶体管的半导体器件的截面图形式；和
图9-19说明形成具有采用不对称电流电极的晶体管的半导体器件的截面图形式。
本领域技术人员应理解，为了简单和清楚而说明图中的元件，且图中的元件不必按比例画出。例如，可相对于其它元件放大图中一些元件的尺寸，以有助于增强对本发明实施例的理解。
具体实施方式
图1中说明的是根据本发明的半导体器件10。提供了衬底12。在一种形式中，衬底12是嵌入的氧化物材料或者是任一种半导体材料。例如，可将诸如砷化镓、锗、硅锗或其他材料的材料用作衬底材料。在衬底12上方形成半导体层，如硅、砷化镓、锗、硅锗、碳化硅等。通过电介质隔离区13将半导体层分成第一半导体层区14和第二半导体层区16。电介质隔离区13可以是任一种电介质材料且典型地为氧化物。
图2中说明的是具有在第一半导体层区14、第二半导体层区16和电介质隔离区13上方的氧化铪层18的半导体器件10。在一种形式中，通过使用原子层沉积(ALD)或金属有机化学气相沉积(MOCVD)或物理气相沉积(PVD)提供氧化铪层18。氧化铪层18是无定形氧化铪层。应当理解，更一般地，可以采用借助于热工艺结晶或多晶化(即，部分结晶化)的二元或三元金属氧化物层实现氧化铪层18。仅为了示范性目的，余下的讨论将假设所使用的二元或三元金属氧化物是氧化铪。
图3中说明的是经受热处理20的半导体器件10。热处理20被说明为通过在高温下退火半导体器件10，从而结晶并致密化氧化铪层18，以形成多晶氧化铪层19。典型的退火温度大于500摄氏度，时间量部分地由氧化铪层18的厚度以及氧化铪层18的所需密度确定。应当注意，在替代形式中，通过直接沉积多晶氧化铪将氧化铪层18沉积到半导体器件10上。
图4中说明的是半导体器件10，其中形成了在第二半导体层区16和电介质隔离区13上方的那部分半导体器件10上方的光致抗蚀剂掩模22。保持光致抗蚀剂掩模22在原位，实施硅离子或任一种重离子的注入。例如，其它重离子包括锗、氙或者镓离子。应当理解，可以使用将无定形化多晶氧化铪层19的任意重离子材料的注入，而不是沉积硅。在另一种形式中，可以实施硅的直接注入，而不是离子注入，以将氧化铪层18变成无定形硅酸盐层。
图5中说明的是当完成图4的注入之后的半导体10。注入改变注入了硅离子的位置的多晶氧化铪层19。结果，多晶氧化铪层19变成无定形氧化铪层24。无定形氧化铪层24在第一半导体层区14上方，而多晶氧化铪层19在第二半导体层区16上方。在电介质隔离区13上方的是无定形氧化铪层24和多晶氧化铪层19之间的界面。
图6中说明的是半导体器件10，其中已经去除了无定形氧化铪层24。在一种形式中，使用常规湿法蚀刻工艺以干净地去除无定形氧化铪层24，而不去除任何下方的第一半导体层区14或多晶氧化铪层19。湿法蚀刻对于铪很具选择性。在一种形式中，可使用稀释的氢氟酸HF以去除无定形氧化铪层24。
图7中说明的是半导体器件10，其中形成在第一半导体层14上方的半导体层26。在一种形式中，半导体层26仅外延生长于暴露出的半导体材料上。因此，在电介质隔离区13上方没有形成半导体层26。在一种形式中，第一半导体层区14由硅锗形成。明显的是，其它半导体材料以及多种电介质材料中的任一种可外延生长于第一半导体层区14上。半导体层26的生长停止于预定高度。在一种形式中，半导体层26的高度使之与多晶氧化铪层19的高度相当，但是可形成任意其它高度。可将采用多种半导体材料中的任一种实施半导体层26，如硅、锗、硅锗、碳化硅、掺碳的硅和任一种原位掺杂形式的上述材料。将半导体层26选择为与第一半导体层区14不同的材料。例如，如果半导体层区14是硅，则将半导体层26选择为硅锗、碳化硅、锗或某些其它半导体材料。因此，应当理解，在处理中的这一点，已经形成了具有两个电隔离的区域的半导体器件，这两个电隔离的区域具有两种明显不同的暴露出的半导体材料，从其形成附加的器件。
图8中说明的是使用图7结构的半导体器件10的一种形式。进一步地在下文中，将结合图9-19公开半导体器件10的另一种使用。图8中，说明形成图7的半导体器件10的第一晶体管46和第二晶体管48。开始，通过使用热处理去除多晶氧化铪层19，该热处理化学去除氧化铪。该热处理的实例是使用气态的HCl和加热的组合的工艺。在Hobbs等人的WO 03/012850 A1中教导了这种热工艺。多晶氧化铪层19仍处于多晶相。随后，在半导体层26和第二半导体层区16上形成薄的栅氧化层28。在第一半导体层区14和第二半导体层区16中的每一个内形成具有栅极和间隔物(spacer)的常规晶体管。尤其，第一晶体管46形成有具有硅锗材料的沟道，第二晶体管48形成有具有硅材料的沟道。因此，在单个工艺中，已经形成具有不同材料的结构元件的晶体管。晶体管46具有常规侧壁间隔物32、栅极30和源极29及漏极31。晶体管48具有常规侧壁间隔物36、栅极34和源极38及漏极40。
沟道42含有对于某些载流子类型与沟道44的导电性不同的增强的导电性。因此，对于第一半导体层区14与第二半导体层区16中的晶体管，能够不同地优化应变。由此，能够采用具有与紧邻但被隔离区隔开的晶体管48相比不同的带隙材料的沟道材料形成晶体管46。例如，沟道材料的变化允许一个晶体管被设计为功率应用，而将另一个晶体管用于逻辑应用。在此详述的方法中，使用氧化铪作为掩模是在具有不同带隙材料沟道的相同衬底上实现多个晶体管的有效工艺。在所公开的工艺中，不使用基于等离子体的蚀刻，与较少研磨化学去除的处理相反。
图9中说明的是图7中的半导体器件10的替代使用方案。为了方便说明，对于与图1-8中元件相似的图9-19中所示元件给出相同的元件数字。
应当注意，根据所需应用将电介质隔离区13尺寸定为具有适当深度。因此，在本文描述的实施例中，通过在去除了多晶氧化铪层19之后使用常规的湿法蚀刻，从先前说明的深度减小电介质隔离区13的深度。如上文结合图8所述，去除多晶氧化铪层19。在一种形式中，栅极49和53是多晶硅，且通过常规的多晶硅沉积和蚀刻将其形成在薄的栅氧层28上。在另一种形式中，栅极49和栅极53由金属形成，在另一种形式中，栅极49和53由金属和多晶硅层的叠层形成。应当理解，不必将半导体器件10按比例画出，由此栅极的高度和宽度可以显著变化。在栅极49和53中每一个上方分别形成了绝缘体50和绝缘体54。在一个实施例中，沉积绝缘体50和54，但是根据栅极49和栅极53的材料成分，可以外延生长。绝缘体50和绝缘体54的高度选择成使得栅叠层具有如下文所述的预定高度。在另一种形式中，不使用绝缘体50和绝缘体54，且栅结构仅包括栅极49和栅极53。薄的间隔物52围绕并包住栅极49、绝缘体50以及薄的栅氧化物层28。类似地，薄的间隔物56围绕并包住栅极53、绝缘体54和薄的栅氧层28。在一种形式中，薄的间隔物52和薄的间隔物56是氮化物间隔物。
图10中说明的是半导体器件10的进一步处理，其中进行硅凹进蚀刻，以产生与栅极49横向相邻的半导体层区14的减少量和与栅极53横向相邻的半导体层区16的减少量。因此，减小了半导体层26的尺寸，且半导体层26仅存在于栅极49和薄的栅氧层28的正下方。由于半导体层26存在于与栅极49相关的栅叠层中，而不存在于与栅极53相关的栅叠层中，因此，具有栅极49的栅叠层较高。应当注意，去除明显数量的第一半导体层区14和第二半导体层区16导致分别去除了对于栅极49和53中的每一个典型地是源和漏区的部分。该形成允许对于栅极49和53中的每一个随后形成凹进的源和漏极。
图11中说明的是半导体器件10的进一步处理，其中进行硅或重离子成角度的(angled)浅注入，以通过使用重离子注入实现使得电介质层成为无定形。除了硅之外的其它示范性离子包括镓、锗、硅、氙等。为了避免对半导体器件10下部各层的损伤，注入是相对低能量的注入。例如，希望是不高于10Kev的注入能量，并且优选在3-5Kev或更小范围内的注入能量。首先，进行共形保护电介质层58的沉积。该沉积是可选的工艺步骤，且在一种形式中，将材料TEOS用作电介质。当使用共形保护介质层58时，在共形保护介质层58上方沉积共形氧化铪层60。与之前实施例相同，更一般地，可以采用借助于热工艺结晶或多晶化(即，部分结晶化)的二元或三元金属氧化物层实现氧化铪层60。如果沉积时氧化铪没有结晶，则可以进行使氧化铪致密化和结晶的可选热处理。一旦形成了共形保护电介质层58和共形氧化铪层60，就进行重离子成角度注入。在所示形式中，成角度注入从左到右。应当理解，成角度注入方向可以反向。假设实施了硅成角度注入。然而，可使用其它注入种类如锗。共形氧化铪层60的暴露区域无定形化，且形成了无定形的氧化铪层66。使用成角度注入形成了遮蔽区(shadow region)62和遮蔽区64，其中没有注入离子撞击氧化铪。在这些区域中，氧化铪没有无定形化，而是以多晶形式保持共形氧化铪层60。
应当理解，可以通过几种技术调整遮蔽区62和遮蔽区64。例如，可调整注入角度以改变遮蔽区62和遮蔽区64每一个中的面积量。此外，可将栅极49和栅极53或者栅极49/绝缘体50和栅极53/绝缘体54的高度制作得较大(即，较高)，以分别增加遮蔽区62和遮蔽区64的长度。由于对于一些工艺不需要高栅极结构，因此将栅极49和栅极53制作得比所示出的小，且将绝缘体50和绝缘体54制作的比所示出的高。在另一实施例中，不使用绝缘体50和绝缘体54，且开始就将栅极49和栅极53形成得比所需高很多，并且在成角度注入之后，随后减小高度。还应当注意，在另一种形式中，可以形成集成电路上的不同晶体管使之具有不同的栅叠层高度。例如，绝缘体50可具有与绝缘体54不同的高度，以产生不同的遮蔽区长度。替代地，当不使用绝缘体50和绝缘体54时，可以形成栅极49使之与栅极53不同的高度。
图12中说明的是半导体器件10的进一步处理，其中如果存在，通过常规基于HF的湿法蚀刻去除无定形氧化铪层66和下面的共形保护电介质层58。湿法蚀刻对无定形氧化铪和TEOS很具选择性，在一种形式中，该TEOS是用于共形保护电介质层58的材料。作为成角度注入的结果，共形氧化铪层60的剩余部分仅沿着栅极49和栅极53中每一个的一侧，且其仅自这些栅极的一侧横向延伸一段短的距离。
图13中说明的是半导体器件10的进一步处理，其中半导体区70和半导体区72选择性外延生长在第一半导体层区14和第二半导体层区16的暴露部分上。半导体区70和半导体区72的适合材料是硅锗(SiGe)、锗(Ge)、碳化硅(SiC)、硅(Si)和其它半导体材料。这些材料可以原位掺杂或随后掺杂。半导体区70和半导体区72将用作各个相邻的栅极的源或漏极。如果用作源极，则半导体区70和半导体区70将用作沟道应力源(stressor)。如果用作漏极，则半导体区70和半导体区72被选择为高带隙能材料(掺碳的硅或碳化硅或硅)。
图14中说明的是半导体器件10的进一步处理，其中通过使用化学去除氧化铪的热处理，去除共形氧化铪层60。该热处理的实例是使用气态的HCl和加热的组合的工艺。如前所述，在Hobbs等人的WO03/012850 A1中教导了这种热处理。
图15中说明的是半导体器件10的进一步处理，其中使用常规湿法蚀刻选择性去除共形保护电介质层58。作为蚀刻和去除共形氧化铪层60的结果，第一半导体层区14和第二半导体层区16分别暴露于栅极49和栅极53的右侧。这些暴露出的区域允许随后形成第二凹进电流电极的区域。
图16中说明的是半导体器件10的进一步处理，其中进行第二次硅或重离子成角度注入。首先，进行共形保护电介质层74的沉积。该沉积是可选工艺步骤，且在一种形式中，将材料TEOS用作电介质。当使用共形保护电介质层74时，在共形保护电介质层74上方沉积共形氧化铪层75。氧化铪层75是无定形氧化铪层。应当理解，更一般地，可以采用借助于热工艺结晶或多晶化(即，部分结晶)的二元或三元金属氧化物层实现氧化铪层75。仅为了示范性目的，余下讨论将假设所使用的二元或三元金属氧化物是氧化铪。如果刚沉积时氧化铪不是结晶的，则可进行使氧化铪致密化并结晶的可选热处理。一旦形成了共形保护电介质层74和共形氧化铪层75，就进行重离子成角度注入。在所说明的形式中，成角度注入从右到左。假设实施硅成角度注入。共形氧化铪层75的暴露区域变成无定形的，且形成了无定形氧化铪层76。使用成角度注入形成了遮蔽区78和遮蔽区80，其中没有注入离子撞击氧化铪。在那些区域中，氧化铪没有无定形化，而是以多晶形式保持共形氧化铪层75。
图17中说明的是半导体器件10的进一步处理，其中如果存在，通过常规的基于HF的湿法蚀刻去除无定形氧化铪层76和下方的共形保护电介质层74。湿法蚀刻对于无定形氧化铪和TEOS很具选择性。作为成角度注入的结果，共形氧化铪层75的余下部分仅沿着栅极49和栅极53中每一个的一侧，且仅从这些栅极一侧横向延伸一段短的距离。
图18中说明的是半导体器件10的进一步处理，其中半导体区84和半导体区86分别选择性外延生长在第一半导体层区14和第二半导体层区16的暴露部分上。半导体区84和半导体区86的适合材料是硅锗、锗、碳化硅、硅和其它半导体材料。不管选择哪种材料，半导体区84和半导体区86是不同于半导体区70和半导体区72的材料。这些材料可以原位掺杂或者随后掺杂。半导体区84和半导体区86将用作各个相邻栅极的源极或漏极。如果用作源极，则半导体区84和半导体区86将用作沟道应力源。如果用作漏极，则将半导体区84和半导体区86选择为高带隙能材料(掺碳的硅或者碳化硅或硅)。在这一点上，通过使用化学去除氧化铪的热处理，去除共形氧化铪层75。该热处理的实例是使用气态HCl和加热的组合的工艺。如前所述，在Hobbs等人的WO 03/012850 A1中教导了这种热处理。在去除了共形氧化铪层75之后，通过常规湿法蚀刻去除共形保护电介质层74，以形成图18中所说明的结构。应当理解，可实施对半导体器件10进一步的常规处理如晕圈注入(halo implantation)或源/漏极调整注入，以进一步调整半导体器件10的性能参数。
图19中说明的是半导体器件10的进一步处理，以说明在栅极49和栅极53周围形成功能晶体管。薄的间隔物52变成在栅极49周围和与栅极49横向相邻的半导体区70和半导体区84的一部分上方延伸的侧壁氧化物间隔物88。在形成硅化物补偿间隔物(offset spacer)90之前或期间，通过干法蚀刻工艺从栅极49(和绝缘体50)上方去除薄的间隔物52的顶部部分。也去除绝缘体50。在半导体区70内形成的是硅化物区92，且在半导体区84内形成的是硅化物区94。通过硅化物区93制造栅极49的电接触。应当注意，如果栅极49由金属形成，则不需要硅化物区93，且侧壁氧化物间隔物88和硅化物补偿间隔物90基本上终止在栅极49的侧壁顶部处。
类似地，薄的间隔物56变成在栅极53周围和在与栅极53横向相邻的半导体区72和半导体区86的一部分上方延伸的侧壁氧化物间隔物95。在形成硅化物补偿间隔物96之前或期间，通过干法蚀刻工艺从栅极53(以及绝缘体54)去除上方薄的间隔物56的顶部部分。也去除绝缘体54。在半导体区72内形成的是硅化物区97，在半导体区86内形成的是硅化物区98。通过硅化物区99制作栅极53的电触点。应当注意，如果栅极53由金属形成，则也不需要硅化物区99，且侧壁氧化物间隔物95和硅化物补偿间隔物96基本上终止在栅极53侧壁的顶部上。使用硅化物补偿间隔物90和硅化物补偿间隔物96是可选的。
现在，应当理解，提供了一种半导体方法和具有不对称源电极和漏电极材料的晶体管结构以及具有不对称沟道材料的晶体管。可以对于具体的功率和性能需求优化源、漏和沟道材料，以及对于应变进行优化。由于理想的晶体管结构是对于漏极为高带隙材料且对于源极为低带隙的应变材料，因此，所公开的晶体管结构和方法可用于在同一晶体管中实现优化的不同材料。
在前述说明中，已经参考具体实施例描述了本发明。然而，本领域技术人员理解，可以作出各种修改和变化而不背离如以下的权利要求中提出的本发明的范围。例如，可使用晶体管结构和方法，其中没有凹进的源电极和漏电极，如在诸如平面完全耗尽的SOI晶体管或垂直多栅极器件的超薄体晶体管中。换句话说，可实施其中通过使用不对称材料(即，漏极和源极都是横向的且在栅极下方)升高源极和漏极的晶体管。在此教导的结构可应用到具有栅极侧壁间隔物的所有晶体管中。而且，可实现各种类型的晶体管，如双极型、纳米晶体、GaAs等。需要建立在源极或漏极上的结构的任何集成都将通过使用不对称结构来增强。可使用能够通过热处理结晶或部分结晶并且能够无定形化且能够通过化学处理随后去除的除HfO2之外的其他无定形二元或三元金属氧化物。因此，说明书和附图被认为是示意性而非限制性意义，且希望所有这种修改都包括在本发明的范围内。
在一种形式中，在此提供了一种用于形成晶体管半导体器件的方法。提供半导体衬底。形成半导体衬底上方的控制电极。形成在半导体衬底内并与控制电极相邻的第一电流电极，该第一电流电极具有第一预定半导体材料。提供在半导体衬底内并且与控制电极相邻的第二电流电极，以在半导体衬底内形成沟道，第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料。选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料，以优化沟道应变。在一个示范性形式中，将第一预定半导体材料选择为碳化硅，并将第二预定半导体材料选择为硅锗。通过在衬底上半导体区的上方形成控制电极，形成第一电流电极和第二电流电极。在控制电极周围并与控制电极横向相邻地形成氧化铪的第一共形层。从第一侧方向对控制电极进行第一次成角度注入，并沿着控制电极的第一侧和在控制电极上方使氧化铪的第一共形层无定形化。去除沿着控制电极的第一侧、在控制电极上方已经无定形化以及与控制电极的第一侧横向相邻的氧化铪的第一共形层。通过从半导体区的第一暴露部分外延生长形成第一电流电极。沿着控制电极与其第一侧相对的第二侧并且与控制电极的第二侧横向相邻，去除氧化铪的第一共形层。在控制电极周围并与控制电极横向相邻且在第一电流电极上方形成氧化铪的第二共形层。从与第一侧方向相对的第二侧方向对控制电极进行第二次成角度离子注入，且沿着控制电极第二侧和在控制电极上方使氧化铪的第一共形层无定形化。去除沿着控制电极的第二侧、在控制电极上方已经无定形化以及与控制电极的第二侧横向相邻的氧化铪的第二共形层。通过从半导体区外延生长形成第二电流电极。通过从半导体区的第二暴露部分外延生长形成第二电流电极。在另一种形式中，通过在控制电极上方形成绝缘材料而垂直延伸控制电极，在第一次成角度注入和第二次成角度注入期间，该延伸放大与控制电极相邻的预定遮蔽区。在另一种形式中，形成具有控制电极、第一电流电极和第二电流电极的第二半导体器件，第二半导体器件由隔离区与第一半导体器件隔开，并且具有与第一器件的沟道材料成分不同的材料成分的沟道。在另一种形式中，将隔离区用于形成第一半导体区和第二半导体区。在形成第一半导体器件和第二半导体器件的控制电极之前，在第一半导体区、隔离区和第二半导体区上方形成氧化铪的最初共形层。使第一半导体区上方的氧化铪的最初共形层无定形化并将其去除。在第一半导体区的暴露部分上形成预定沟道材料，同时在第二半导体区上不形成预定沟道材料。从第二半导体区去除氧化铪的最初共形层。
在另一种形式中，提供了一种具有半导体衬底的晶体管。控制电极在半导体衬底上方。第一电流电极在半导体衬底上方，且与控制电极的第一侧的一部分相邻。第一电流电极是第一预定半导体材料。第二电流电极在半导体衬底上方，且与控制电极的第二侧的一部分相邻，第一电流电极和第二电流电极形成在控制电极下方的沟道。第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料。选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料以优化沟道应变。第二晶体管与该晶体管横向相邻，且由隔离材料隔开，第二晶体管是具有沟道的晶体管，第二半导体器件的第二沟道具有与第一半导体器件的沟道材料不同的沟道材料成分。第二晶体管包括栅极、第一和第二电流电极，其分别具有与晶体管的栅极、第一电流电极和第二电流电极相同的材料成分。在一种形式中，第一预定晶体管材料是硅锗，第二预定半导体材料是碳化硅。在另一种形式中，半导体层在衬底上方，且在衬底和第一电流电极及第二电流电极中的每一个之间，半导体层在控制电极正下方比与控制电极相邻具有更大的高度。在另一方式中，补偿间隔物横向围绕控制电极。
在再一种形式中，公开了通过提供半导体基底层而形成晶体管的方法。在半导体基底层上方形成电介质层。通过对电介质层进行重离子注入使一部分电介质层无定形化。去除无定形的该部分电介质层，并留下非无定形的剩余电介质层。在去除无定形的那部分电介质层的位置处形成半导体上方的半导体层，而在其它位置不形成半导体层。去除非无定形的剩余电介质层。形成具有将半导体层用作第一沟道材料的沟道的第一晶体管。形成具有将半导体基底层用作第二沟道材料的沟道的横向相邻的晶体管，该第二沟道材料与第一沟道材料不同。在另一形式中，采用第一半导体材料同时形成第一晶体管和横向相邻晶体管中的每一个的第一电流电极。采用不同于第一半导体材料的第二半导体材料，形成第一晶体管和横向相邻晶体管中的每一个的第二电流电极。在另一种形式中，通过从半导体基底层外延生长同时形成第一晶体管和横向相邻晶体管中每一个的第一电流电极，同时通过第一非无定形的电介质阻挡在用于定位第二电流电极的区域下方的半导体基底层。通过从半导体基底层外延生长同时形成第一晶体管和横向相邻晶体管中每一个的第二电流电极，同时通过第二非无定形的电介质阻挡第一晶体管和横向相邻晶体管的第一电流电极。在一种形式中，将氧化铪用作电介质层。在一种形式中，使用成角度重离子注入以电介质层的该部分无定形化。通过使用第一晶体管控制电极的高度形成遮蔽区，遮蔽区限定非无定形的剩余电介质层。在另一种形式中，通过在控制电极上形成绝缘材料临时延伸控制电极的高度，控制电极在成角度重离子注入期间具有延伸高度。当使用时，在完成第一晶体管之前从控制电极去除绝缘材料。将成角度重离子注入的角度调整为预定值，以形成具有预定最小面积的遮蔽区。在一种形式中，电介质层是金属氧化物。在另一种形式中，在使该部分电介质层无定形化之前通过热工艺使电介质层多晶化。
上面已经针对具体实施例描述了益处、其它优点和对问题的解决方案。然而，不将益处、优点、对问题的解决方案，以及可能导致任何益处、优点、解决方案发生或更显著的任何要素解释成任何或所有权利要求中关键的、需要的或者实质的特征或要素。如在此所使用的，术语“包括”或其任何变形都希望涵盖非排他性的包括，以使得包括要素列表的工艺、方法、产品或装置不仅包括这些要素，而且包括没有明确列出的其它要素或对于这种工艺、方法、产品或装置固有的其它要素。如在此所使用的，术语“一个”限定为一个或多于一个。如在此所使用的，术语“多个”限定为两个或多于两个。如这里所使用的，术语“另一个”限定为至少第二个或更多。如在此所使用的，术语“包括”和/或“具有”限定为包括(即开放式语言)。如在此所使用的，术语“耦合”限定为连接，尽管不必直接，也不必机械地连接。

Claims (21)

1.一种形成半导体器件的方法，包括：
提供半导体衬底；
在半导体衬底上方形成控制电极；
在半导体衬底内并与控制电极相邻地形成第一电流电极，第一电流电极具有第一预定半导体材料；和
在半导体衬底内并与控制电极相邻地形成第二电流电极，以在半导体衬底内形成沟道，第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料，选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料以优化沟道应变。
2.如权利要求1的方法，还包括：
将第一预定半导体材料选择为碳化硅；和
将第二预定半导体材料选择为硅锗。
3.如权利要求1的方法，其中所述形成第一电流电极和第二电流电极还包括：
在半导体衬底上的半导体区上方形成控制电极；
在控制电极周围并与控制电极横向相邻地形成二元或三元金属氧化物的第一共形层；
从第一侧方向对控制电极进行第一成角度离子注入，并使沿着控制电极的第一侧和在控制电极上方的二元或三元金属氧化物的第一共形层无定形化；
去除沿着控制电极的第一侧、在控制电极上方已经无定形化以及与控制电极的第一侧横向相邻的二元或三元金属氧化物的第一共形层；
从半导体区的第一暴露部分通过外延生长形成第一电流电极；
去除沿着控制电极的第二侧并且与控制电极的第二侧横向相邻的二元或三元金属氧化物的第一共形层，该第二侧与第一侧相对；
在控制电极周围、与控制电极横向相邻和在第一电流电极上方形成二元或三元金属氧化物的第二共形层；
从第二侧方向对控制电极进行第二成角度离子注入，该第二侧方向与第一侧方向相对，并使沿着控制电极的第二侧和在控制电极上方的二元或三元金属氧化物的第一共形层无定形化；
去除沿着控制电极的第二侧、在控制电极上方已经无定形化以及与控制电极的第二侧横向相邻的二元或三元金属氧化物的第二共形层；和
从半导体区的第二暴露部分通过外延生长形成第二电流电极。
4.如权利要求3的方法，还包括：
通过在控制电极上方形成绝缘材料而垂直延伸控制电极，在第一成角度注入和第二成角度注入期间延伸放大与控制电极相邻的预定遮蔽区。
5.如权利要求3的方法，还包括：
将二元或三元金属氧化物的第一共形层和二元或三元金属氧化物的第二共形层中的每一个实施为氧化铪层。
6.如权利要求1的方法，还包括：
形成第二半导体器件，其具有控制电极、第一电流电极和第二电流电极，第二半导体器件由隔离区与所述半导体器件隔开，并具有与所述半导体器件的沟道材料成分不同的材料成分的沟道。
7.如权利要求6的方法，其中所述形成第二半导体还包括：
使用隔离区，以形成第一半导体区和第二半导体区，并且在形成所述半导体器件和所述第二半导体器件的控制电极之前：
在第一半导体区、隔离区和第二半导体区上方形成氧化铪的最初共形层，使第一半导体区上方的氧化铪的最初共形层无定形化并将其去除；
在第一半导体区的暴露部分上形成预定沟道材料，同时在第二半导体区上不形成预定沟道材料；和
从第二半导体区去除氧化铪的最初共形层。
8.一种晶体管，包括：
半导体衬底；
半导体衬底上方的控制电极；
在半导体衬底上方并与控制电极第一侧的一部分相邻的第一电流电极，第一电流电极由第一预定半导体材料组成；和
在半导体衬底上方并与控制电极第二侧的一部分相邻的第二电流电极，第一电流电极和第二电流电极形成控制电极下方的沟道，第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料，选择第一预定半导体材料以优化第一电流电极的带隙能，且选择第二预定半导体材料以优化沟道应变。
9.如权利要求8的晶体管，包括：
第二晶体管，该第二晶体管与所述晶体管横向相邻并由隔离材料隔开，第二晶体管具有第二沟道，所述第二晶体管的第二沟道具有与所述晶体管的沟道的材料成分不同的沟道材料成分，所述第二晶体管包括控制电极、第一电流电极和第二电流电极，其分别具有与所述晶体管的控制电极、第一电流电极和第二电流电极相同的材料成分。
10.如权利要求8的晶体管，其中所述第一预定半导体材料包括硅锗、锗、硅、碳化硅、掺碳的硅和其任何原位掺杂形式中的任一种，第二预定半导体材料包括硅锗、锗、硅、碳化硅、掺碳的硅和其任何原位掺杂形式中的任一种。
11.如权利要求8的晶体管，还包括：
半导体层，该半导体层在半导体衬底上方并在半导体衬底和第一电流电极及第二电流电极中的每一个之间，所述半导体层在控制电极下方比与控制电极相邻具有更大的高度。
12.如权利要求8的晶体管，还包括横向围绕控制电极的补偿间隔物。
13.一种形成晶体管的方法，包括：
提供半导体基底层；
在半导体基底层上方形成电介质层；
通过对电介质层进行重离子注入使一部分电介质层无定形化；
去除无定形的该部分电介质层，并留下非无定形的剩余电介质层；
在半导体基底层上方其中去除无定形的那部分电介质层的位置处形成半导体层，而不在其它位置形成半导体层；
去除非无定形的剩余电介质层；和
完成形成第一晶体管，该第一晶体管具有将半导体层用作第一沟道材料的沟道，同时形成横向相邻的晶体管，该横向相邻的晶体管具有将半导体基底层用作与第一沟道材料不同的第二沟道材料的沟道。
14.如权利要求13的方法，其中所述完成形成第一晶体管还包括：
同时采用第一半导体材料形成第一晶体管和横向延伸晶体管中每一个的第一电流电极；和
同时采用第二半导体材料形成第一晶体管和横向相邻晶体管中每一个的第二电流电极，第二半导体材料不同于第一半导体材料。
15.如权利要求14的方法，其中所述完成形成第一晶体管还包括：
从半导体基底层通过外延生长同时形成第一晶体管和横向相邻的晶体管中每一个的第一电流电极，同时通过第一非无定形的电介质阻挡在用于定位第二电流电极的区域下方的半导体基底层；和
从半导体基底层外通过延生长同时形成第一晶体管和横向相邻的晶体管中每一个的第二电流电极，同时通过第二非无定形的电介质阻挡第一晶体管和横向相邻的晶体管的第一电流电极。
16.如权利要求13的方法，还包括：
将氧化铪用作电介质层。
17.如权利要求13的方法，还包括：
将电介质层实施为无定形的二元或三元金属氧化物，其能借助于热工艺改变为结晶或多晶形式。
18.如权利要求13的方法，还包括：
使用成角度重离子注入，以使部分电介质层无定形化；和
利用第一晶体管的控制电极的高度形成遮蔽区，该遮蔽限定非无定形的剩余电介质层。
19.如权利要求18的方法，还包括：
通过在控制电极上形成绝缘材料临时延伸控制电极的高度，在成角度重离子注入期间，控制电极具有延伸的高度；和
在完成第一晶体管之前从控制电极去除绝缘材料。
20.如权利要求18的方法。还包括：
将成角度重离子注入的角度调整为预定值，以形成具有预定最小面积的遮蔽区。
21.如权利要求13的方法，还包括：
将电介质层实施为二元或三元金属氧化物层；和
在使部分电介质层无定形化之前，通过热工艺使电介质层多晶化。
CNA2005800258169A 2004-08-24 2005-07-22 具有不同材料结构元件的半导体晶体管及其形成方法 Pending CN1993815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/924,632 US6979622B1 (en) 2004-08-24 2004-08-24 Semiconductor transistor having structural elements of differing materials and method of formation
US10/924,632 2004-08-24

Publications (1)

Publication Number Publication Date
CN1993815A true CN1993815A (zh) 2007-07-04

Family

ID=35482526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800258169A Pending CN1993815A (zh) 2004-08-24 2005-07-22 具有不同材料结构元件的半导体晶体管及其形成方法

Country Status (7)

Country Link
US (2) US6979622B1 (zh)
EP (1) EP1784859A4 (zh)
JP (1) JP4777987B2 (zh)
KR (1) KR20070041757A (zh)
CN (1) CN1993815A (zh)
TW (1) TWI359464B (zh)
WO (1) WO2006023197A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489914A (zh) * 2012-06-12 2014-01-01 香港科技大学 具有非对称晶体管的静态随机访问存储器及其控制方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
KR100655774B1 (ko) * 2004-10-14 2006-12-11 삼성전자주식회사 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US7241700B1 (en) 2004-10-20 2007-07-10 Advanced Micro Devices, Inc. Methods for post offset spacer clean for improved selective epitaxy silicon growth
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US20060252191A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped SEG for raised source/drain regions
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7538002B2 (en) * 2006-02-24 2009-05-26 Freescale Semiconductor, Inc. Semiconductor process integrating source/drain stressors and interlevel dielectric layer stressors
US7479422B2 (en) * 2006-03-10 2009-01-20 Freescale Semiconductor, Inc. Semiconductor device with stressors and method therefor
DE102006015075A1 (de) * 2006-03-31 2007-10-11 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bereitstellung von Verspannungsquellen in MOS-Transistoren in unmittelbarer Nähe zu einem Kanalgebiet
US8377812B2 (en) * 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US20080108190A1 (en) * 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US7695761B1 (en) 2006-12-21 2010-04-13 Western Digital (Fremont), Llc Method and system for providing a spin tunneling magnetic element having a crystalline barrier layer
EP1936696A1 (en) * 2006-12-22 2008-06-25 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) A field effect transistor device and methods of production thereof
US8559141B1 (en) 2007-05-07 2013-10-15 Western Digital (Fremont), Llc Spin tunneling magnetic element promoting free layer crystal growth from a barrier layer interface
US7825003B2 (en) * 2007-06-26 2010-11-02 International Business Machines Corporation Method of doping field-effect-transistors (FETs) with reduced stress/strain relaxation and resulting FET devices
US7936042B2 (en) * 2007-11-13 2011-05-03 International Business Machines Corporation Field effect transistor containing a wide band gap semiconductor material in a drain
US8545999B1 (en) 2008-02-21 2013-10-01 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure
US8498084B1 (en) 2009-07-21 2013-07-30 Western Digital (Fremont), Llc Magnetoresistive sensors having an improved free layer
US20110049582A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Asymmetric source and drain stressor regions
US8194365B1 (en) 2009-09-03 2012-06-05 Western Digital (Fremont), Llc Method and system for providing a read sensor having a low magnetostriction free layer
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
US9331174B2 (en) 2010-04-15 2016-05-03 Globalfoundries Inc. Method for improving device performance using epitaxially grown silicon carbon (SiC) or silicon-germanium (SiGe)
US8237197B2 (en) 2010-07-07 2012-08-07 International Business Machines Corporation Asymmetric channel MOSFET
US8450792B2 (en) 2011-04-08 2013-05-28 International Business Machines Corporation Structure and fabrication method of tunnel field effect transistor with increased drive current and reduced gate induced drain leakage (GIDL)
US8685825B2 (en) * 2011-07-27 2014-04-01 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
US8871584B2 (en) * 2011-07-27 2014-10-28 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
US8896030B2 (en) 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US9070381B1 (en) 2013-04-12 2015-06-30 Western Digital (Fremont), Llc Magnetic recording read transducer having a laminated free layer
US9165944B2 (en) 2013-10-07 2015-10-20 Globalfoundries Inc. Semiconductor device including SOI butted junction to reduce short-channel penalty

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276265A (ja) * 1985-05-30 1986-12-06 Nec Corp 絶縁ゲ−ト型電界効果トランジスタ
JPS6313378A (ja) * 1986-07-04 1988-01-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH04313242A (ja) * 1991-04-10 1992-11-05 Sony Corp 薄膜半導体装置の製造方法
JPH0521762A (ja) * 1991-07-10 1993-01-29 Mitsubishi Electric Corp 電界効果型トランジスタを備えた半導体装置およびその製造方法
JPH05251691A (ja) * 1992-03-04 1993-09-28 Nec Corp ゲルマニウムを用いたヘテロ構造電界効果トランジスタ
JPH09232576A (ja) * 1995-06-16 1997-09-05 Interuniv Micro Electro Centrum Vzw 垂直ｍｉｓｆｅｔディバイス，ｃｍｏｓプロセスインテグレイション，ｒａｍアプリケイション
JP3327135B2 (ja) * 1996-09-09 2002-09-24 日産自動車株式会社 電界効果トランジスタ
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6384457B2 (en) 1999-05-03 2002-05-07 Intel Corporation Asymmetric MOSFET devices
US6445016B1 (en) 2001-02-28 2002-09-03 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) transistor having partial hetero source/drain junctions fabricated with high energy germanium implantation
US6708960B2 (en) * 2001-07-10 2004-03-23 Integrid Inc. Cooling tower support grid
US6818493B2 (en) 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
US6744083B2 (en) * 2001-12-20 2004-06-01 The Board Of Regents, The University Of Texas System Submicron MOSFET having asymmetric channel profile
US6596594B1 (en) 2002-02-22 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions
DE10229003B4 (de) * 2002-06-28 2014-02-13 Advanced Micro Devices, Inc. Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US6949482B2 (en) * 2003-12-08 2005-09-27 Intel Corporation Method for improving transistor performance through reducing the salicide interface resistance
FR2868207B1 (fr) * 2004-03-25 2006-09-08 Commissariat Energie Atomique Transistor a effet de champ a materiaux de source, de drain et de canal adaptes et circuit integre comportant un tel transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489914A (zh) * 2012-06-12 2014-01-01 香港科技大学 具有非对称晶体管的静态随机访问存储器及其控制方法

Also Published As

Publication number Publication date
KR20070041757A (ko) 2007-04-19
WO2006023197A2 (en) 2006-03-02
WO2006023197A3 (en) 2006-04-27
TW200620483A (en) 2006-06-16
US7230264B2 (en) 2007-06-12
JP4777987B2 (ja) 2011-09-21
TWI359464B (en) 2012-03-01
JP2008511171A (ja) 2008-04-10
EP1784859A4 (en) 2007-10-03
US20060076579A1 (en) 2006-04-13
EP1784859A2 (en) 2007-05-16
US6979622B1 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
CN1993815A (zh) 具有不同材料结构元件的半导体晶体管及其形成方法
US7781771B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US8895394B2 (en) Trench FET with source recess etch
US7138320B2 (en) Advanced technique for forming a transistor having raised drain and source regions
TWI284961B (en) Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched source and drain regions
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
US7701010B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
CN101622713B (zh) 源/漏应力器及其方法
US9105722B2 (en) Tucked active region without dummy poly for performance boost and variation reduction
CN101079380A (zh) 半导体结构及其制造方法
US20110127614A1 (en) Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material
US20120100684A1 (en) Method of fabricating semiconductor device
EP3190606A1 (en) Pmos transistor and fabrication method thereof
US7867864B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
KR20080024273A (ko) 반도체 소자 및 그의 제조방법
CN109087861B (zh) 半导体器件及其形成方法
US7732280B2 (en) Semiconductor device having offset spacer and method of forming the same
CN110957361B (zh) 半导体器件及其形成方法
KR20120044800A (ko) 반도체 소자 및 이의 제조 방법
KR100524635B1 (ko) 피모스 소자 및 그 제조방법
KR20020053543A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20030089742A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070704