KR100541690B1 - 캐패시터의 스토리지 노드 전극 형성방법 - Google Patents
캐패시터의 스토리지 노드 전극 형성방법 Download PDFInfo
- Publication number
- KR100541690B1 KR100541690B1 KR1020040049360A KR20040049360A KR100541690B1 KR 100541690 B1 KR100541690 B1 KR 100541690B1 KR 1020040049360 A KR1020040049360 A KR 1020040049360A KR 20040049360 A KR20040049360 A KR 20040049360A KR 100541690 B1 KR100541690 B1 KR 100541690B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide
- contact hole
- tin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000003860 storage Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 18
- 230000035515 penetration Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스토리지 노드 전극 하부의 산화막에 습식 케미칼이 침투되는 것을 방지할 수 있는 캐패시터의 스토리지 노드 전극 형성방법을 개시한다. 개시된 본 발명의 방법은, 소정의 하부구조가 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 상기 기판의 소정 부분을 노출시키는 제1콘택홀을 가진 제1산화막을 형성하는 단계; 상기 제1콘택홀을 매립하는 도전플러그를 형성하는 단계; 상기 도전플러그를 포함한 상기 제1산화막 상에 상기 도전플러그를 노출시키는 제2콘택홀을 가진 식각정지막 및 제2산화막을 차례로 형성하는 단계; 상기 제2산화막 상에 제1TiN막, 버퍼 금속막 및 제2TiN막을 차례로 형성하는 단계; 상기 제2TiN막 상에 제3산화막을 형성하여 상기 제2콘택홀을 매립시키는 단계; 상기 제2산화막이 노출될 때까지 상기 결과물을 에치백하여 스토리지 노드 전극을 형성하는 단계; 및 상기 잔류된 제2 및 제3산화막을 제거하는 단계를 포함한다.
Description
도 1a 내지 도 1c는 종래의 기술에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도.
도 2는 종래의 기술에 따른 문제점을 설명하기 위한 단면도.
도 3은 종래 기술에서의 습식 케미칼의 침투 경로를 확대해서 보인 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도.
도 5는 본 발명에서의 습식 케미칼의 침투 경로가 차단된 것을 확대해서 보인 단면도.
-도면의 주요 부분에 대한 부호의 설명-
20 : 반도체 기판 21 : 제1산화막
22 : 제1콘택홀 23 : 도전플러그
24 : 식각정지막 25 : 제2산화막
26 : 제2콘택홀 27 : 제1TiN막
27a : 잔류된 제1TiN막 28 : 버퍼 금속막
28a : 잔류된 버퍼 금속막 29 : 제2TiN막
29a : 잔류된 제2TiN막 30 : 제3산화막
31 : 스토리지 노드 전극
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 스토리지 노드 전극 하부의 산화막에 습식 케미칼이 침투되는 것을 방지하기 위한 캐패시터의 스토리지 노드 전극 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 상기 캐패시터는 스토리지 노드(storage node) 전극과 플레이트 노드(plate node) 전극 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극의 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 전극의 표면적을 넓힌 예로서, 스토리지 노드 전극을 오목형(concave type)과 실린더형(cylinder type)으로 형성한 경우를 들 수 있으 며, 최근에는 오목형 보다는 전극의 바깥면을 사용하여 표면적 확대가 가능한 실린더형을 더 선호하는 추세이다.
도 1a 내지 도 1c는 종래의 기술에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 종래의 캐패시터의 스토리지 노드 전극 형성방법에 대하여 간략하게 설명하면 다음과 같다.
종래의 캐패시터의 스토리지 노드 전극 형성방법은, 도 1a에 도시된 바와 같이, 소정의 하부구조(미도시)가 형성된 반도체 기판(10)을 제공한 후, 상기 반도체 기판(10) 상에 상기 기판(10)의 소정 부분을 노출시키는 제1콘택홀(12)을 가진 제1산화막(11)을 형성한다. 그런다음, 상기 제1콘택홀(12)을 도전막으로 매립시켜 도전플러그(13)를 형성한다.
이어서, 상기 도전플러그(13)를 포함한 상기 제1산화막(11) 상에 상기 도전플러그(13)를 노출시키는 제2콘택홀(16)을 가진 식각정지막(14) 및 제2산화막(15)을 차례로 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 제2콘택홀(16)을 포함한 상기 제2산화막(15) 상에 TiN막(17)을 형성한다. 이때, 상기 TiN막(17)은 화학적 기상 증착(chemical vapor deposition ; 이하, CVD) 방식으로 형성한다. 그런후, 상기 TiN막(17) 상에 상기 제2콘택홀(16)을 매립하도록 제3산화막(18)을 형성한다.
이어서, 도 1c에 도시된 바와 같이, 상기 제2산화막이 노출될 때까지 상기 제3산화막 및 TiN막을 에치백(etch back)하여 실린더형의 스토리지 노드 전극(17a)을 형성한다. 이후, 상기 잔류된 제2 및 제3산화막을 딥 아웃(dip-out) 공정으로 제거한다. 이때, 상기 딥 아웃 공정은 습식 케미칼로서 BOE 용액을 이용하여 실시한다.
도 2는 종래의 기술에 따른 문제점을 설명하기 위한 단면도이고, 도 3은 종래 기술에서의 습식 케미칼의 침투 경로를 확대해서 보인 단면도이다.
종래의 기술에서는 도 2 및 도 3에 도시된 바와 같이, 스토리지 노드 전극으로 이용되는 TiN막(17)이 그 결정특성상 주상(columnar)구조로 성장되는 것과 관련하여, 성장이 취약한 부분의 결정입계에는 틈이 발생된다. 즉, 상기 TiN막(17)의 형성시 결정 성장이 취약한 부분에 핀 홀(pin hole), 또는, 마이크로 크랙(micro crack)(A)이 발생하게 된다.
이에, 후속에서 잔류된 제2, 제3산화막을 제거하기 위한 딥 아웃(dip-out) 공정이 진행됨에 따라, 상기 딥 아웃 공정시에 사용되는 습식 케미칼이 상기 TiN막(17) 내의 핀 홀, 또는, 마이크로 크랙(A)을 통해 TiN막(17) 하부의 제1산화막(11)으로 침투함으로써, 상기 제1산화막(11)이 식각되어 벙커(bunker) 형상의 원형 디펙트(defect)(B)가 발생된다. 결국, 이러한 디펙트(B)의 발생으로 인해 소자의 수율이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 습식 케미칼이 TiN막 내의 핀 홀, 또는, 마이크로 크랙을 통해 상기 TiN막 하부의 제1산화막으로 침투하는 것을 방지함으로써, 상기 제1산화막이 식각되는 것을 막아 소자의 수율을 향상시킬 수 있는 캐패시터의 스토리지 노드 전극 형성방법을 제공 함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지 노드 전극 형성방법은, 소정의 하부구조가 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 상기 기판의 소정 부분을 노출시키는 제1콘택홀을 가진 제1산화막을 형성하는 단계; 상기 제1콘택홀을 매립하는 도전플러그를 형성하는 단계; 상기 도전플러그를 포함한 상기 제1산화막 상에 상기 도전플러그를 노출시키는 제2콘택홀을 가진 식각정지막 및 제2산화막을 차례로 형성하는 단계; 상기 제2산화막 상에 제1TiN막, 버퍼 금속막 및 제2TiN막을 차례로 형성하는 단계; 상기 제2TiN막 상에 제3산화막을 형성하여 상기 제2콘택홀을 매립시키는 단계; 상기 제2산화막이 노출될 때까지 상기 결과물을 에치백하여 스토리지 노드 전극을 형성하는 단계; 및 상기 잔류된 제2 및 제3산화막을 제거하는 단계를 포함한다.
여기서, 상기 제1TiN막 및 제2TiN막은 모두 100~200Å의 두께로 형성하고, 또한, 상기 제1TiN막 및 제2TiN막은 모두 TiCl4 및 NH3를 소스 가스로 이용하여 400~700℃의 온도에서 CVD 방식으로 형성한다. 그리고, 상기 버퍼 금속막은 20~100Å의 두께로 형성한다. 또한, 상기 버퍼 금속막은 Ti막, W막, Ta막, Ni막, Mo막, Al막 및 WN막 중 어느 하나를 이용하여 CVD 방식으로 형성하며, 이때, 상기 Ti막은 TiCl4 및 H2 플라즈마를 사용하여 600~770℃의 온도에서 형성한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명의 실시예에 따른 캐패시터의 스토리지 노드 전극 형성방법은, 도 4a에 도시된 바와 같이, 소정의 하부구조(미도시)가 형성된 반도체 기판(20)을 제공한 후, 상기 반도체 기판(20) 상에 상기 기판(20)의 소정 부분을 노출시키는 제1콘택홀(22)을 가진 제1산화막(21)을 형성한다.
그런다음, 상기 제1콘택홀(22)을 도전막으로 매립시켜 도전플러그(23)를 형성한다. 이어서, 상기 도전플러그(23)를 포함한 상기 제1산화막(21) 상에 상기 도전플러그(23)를 노출시키는 제2콘택홀(26)을 가진 식각정지막(24) 및 제2산화막(25)을 차례로 형성한다.
그리고나서, 도 4b에 도시된 바와 같이, 상기 제2콘택홀(26)을 포함한 상기 제2산화막(25) 상에 제1TiN막(27), 버퍼 금속막(28) 및 제2TiN막(29)을 차례로 형성한다.
여기서, 상기 제1TiN막(27) 및 제2TiN막(29)은 모두 100~200Å의 두께로 형성한다. 또한, 상기 제1TiN막(27) 및 제2TiN막(29)은 모두 TiCl4 및 NH3를 소스 가스(source gas)로 이용하여 400~700℃의 온도에서 CVD 방식으로 형성한다.
그리고, 상기 버퍼 금속막(28)은 20~100Å의 두께로 형성한다. 또한, 상기 버퍼 금속막(28)은 Ti막, W막, Ta막, Ni막, Mo막, Al막 및 WN막 중 어느 하나를 이용하여 CVD 방식으로 형성한다. 이때, 상기 Ti막은 TiCl4 및 H2 플라즈마를 사용하여 600~770℃의 온도에서 형성한다.
한편, 상기 제1TiN막(27)을 형성한 다음, 버퍼 금속막(28)을 형성하고 나서, 제2TiN막(29)을 형성하게 되면, 상기 제1TiN막(27)과 상기 제2TiN막(29)의 결정 방향성이 서로 달라지게 된다. 그러면, 상기 제1TiN막(27) 내부에 존재할 수 있는 핀홀, 또는, 마이크로 크랙과 상기 제2TiN막(29) 내부에 존재할 수 있는 핀홀, 또는, 마이크로 크랙의 방향성도 서로 어긋나게 된다. 또한, 상기 금속 버퍼막(28)은 후속의 딥 아웃 공정시의 습식 케미칼이 상기 제1산화막(21)으로 침투하는 것을 효과적으로 차단해 주는 역할을 하게 된다.
이어서, 도 4c에 도시된 바와 같이, 상기 제2TiN막(29) 상에 제3산화막(30)을 형성하여 상기 제2콘택홀(26)을 매립시킨다.
그런후에, 도 4d에 도시된 바와 같이, 상기 제2산화막이 노출될 때까지 상기 결과물을 에치백하여 실린더형의 스토리지 노드 전극(31)을 형성한다. 이후, 상기 잔류된 제2 및 제3산화막을 딥 아웃 공정으로 제거한다. 이때, 상기 딥 아웃 공정은 습식 케미칼로서 BOE 용액을 이용하여 실시한다. 한편, 도 4d에서 미설명된 도면부호 27a는 잔류된 제1TiN막을 나타낸 것이고, 28a는 잔류된 버퍼 금속막을 나타낸 것이며, 29a는 잔류된 제2TiN막을 나타낸 것이다.
도 5는 본 발명에서의 습식 케미칼의 침투 경로가 차단된 것을 확대해서 보 인 단면도이다.
도 5에 도시된 바와 같이, 제1TiN막(27)을 형성한 다음, 버퍼 금속막(28)을 형성하고 나서, 제2TiN막(29)을 형성하게 되면, 상기 제1TiN막(27)과 상기 제2TiN막(29)의 결정 방향성이 서로 달라지게 된다. 따라서, 상기 제1TiN막(27)과 제2TiN막(29)의 결정 성장이 취약한 부분에 각각의 핀 홀, 또는, 마이크로 크랙(A1, A2)이 발생하게 되더라도, 이들(A1, A2)의 방향성이 어긋나게 되므로, 딥 아웃 공정시의 습식 케미칼이 상기 핀 홀, 또는, 마이크로 크랙(A1, A2)을 통해서 상기 제1TiN막(27) 하부의 제1산화막(21)으로 침투하는 것을 막을 수 있다. 이에, 습식 케미칼에 의해 상기 제1산화막(21)이 식각되는 것을 방지할 수 있다.
또한, 상기 딥 아웃 공정의 습식 케미칼이 상기 제2TiN막(29)의 핀 홀, 또는, 마이크로 크랙(A2)으로 침투하더라도, 상기 금속 버퍼막(28)에 의해 더이상 하부로 침투하지 못하게 된다. 즉, 상기 금속 버퍼막(28)은 딥 아웃 공정시에 습식 케미칼이 제1산화막(21)으로 침투하는 것을 효과적으로 차단해 주는 역할을 해준다.
이상에서와 같이, 본 발명은 스토리지 노드 전극을 형성함에 있어서, 제1TiN막을 형성한 다음, 버퍼 금속막을 형성하고 나서, 제2TiN막을 형성함으로써, 상기 제1TiN막과 제2TiN막의 결정 방향성이 서로 달라지게 할 수 있다.
이에, 상기 제1TiN막 내부에 존재할 수 있는 핀홀, 또는, 마이크로 크랙과 상기 제2TiN막 내부에 존재할 수 있는 핀홀, 또는, 마이크로 크랙의 방향성이 서로 어긋나게 되므로, 딥 아웃 공정시의 습식 케미칼이 상기 핀 홀, 또는, 마이크로 크랙을 통해 제1TiN막 하부의 제1산화막으로 침투하는 것을 막을 수 있다.
또한, 상기 딥 아웃 공정의 습식 케미칼이 상기 제2TiN막의 핀 홀, 또는, 마이크로 크랙으로 침투하더라도, 상기 금속 버퍼막에 의해 더이상 하부로 침투하지 못하게 된다. 결국, 본 발명은 습식 케미칼에 의해 스토리지 노드 전극 하부의 산화막이 식각되는 것을 방지하여 소자의 수율을 향상시킬 수 있다.
Claims (6)
- 소정의 하부구조가 형성된 반도체 기판을 제공하는 단계;상기 반도체 기판 상에 상기 기판의 소정 부분을 노출시키는 제1콘택홀을 가진 제1산화막을 형성하는 단계;상기 제1콘택홀을 매립하는 도전플러그를 형성하는 단계;상기 도전플러그를 포함한 상기 제1산화막 상에 상기 도전플러그를 노출시키는 제2콘택홀을 가진 식각정지막 및 제2산화막을 차례로 형성하는 단계;상기 제2산화막 상에 제1TiN막, 버퍼 금속막 및 제2TiN막을 차례로 형성하는 단계;상기 제2TiN막 상에 제3산화막을 형성하여 상기 제2콘택홀을 매립시키는 단계;상기 제2산화막이 노출될 때까지 상기 결과물을 에치백하여 스토리지 노드 전극을 형성하는 단계; 및상기 잔류된 제2 및 제3산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 1 항에 있어서, 상기 제1TiN막 및 제2TiN막은 모두 100~200Å의 두께로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 1 항에 있어서, 상기 제1TiN막 및 제2TiN막은 모두 TiCl4 및 NH3를 소스 가스로 이용하여 400~700℃의 온도에서 CVD 방식으로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 1 항에 있어서, 상기 버퍼 금속막은 20~100Å의 두께로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 1 항에 있어서, 상기 버퍼 금속막은 Ti막, W막, Ta막, Ni막, Mo막, Al막 및 WN막 중 어느 하나를 이용하여 CVD 방식으로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 5 항에 있어서, 상기 Ti막은 TiCl4 및 H2 플라즈마를 사용하여 600~770℃의 온도에서 형성하는 것을 특징으로 캐패시터의 스토리지 노드 전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049360A KR100541690B1 (ko) | 2004-06-29 | 2004-06-29 | 캐패시터의 스토리지 노드 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049360A KR100541690B1 (ko) | 2004-06-29 | 2004-06-29 | 캐패시터의 스토리지 노드 전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100541690B1 true KR100541690B1 (ko) | 2006-01-11 |
Family
ID=37178051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040049360A KR100541690B1 (ko) | 2004-06-29 | 2004-06-29 | 캐패시터의 스토리지 노드 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100541690B1 (ko) |
-
2004
- 2004-06-29 KR KR1020040049360A patent/KR100541690B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639219B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100656283B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100979244B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100869342B1 (ko) | 실린더형 캐패시터 및 그 제조 방법 | |
| KR100541689B1 (ko) | 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100541690B1 (ko) | 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR101152821B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100680962B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20060007681A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100541693B1 (ko) | 실린더형 캐패시터의 하부전극 형성방법 | |
| KR100390940B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20150311210A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100673895B1 (ko) | 캐패시터의 제조 방법 | |
| KR100587043B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100570218B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100622610B1 (ko) | 반도체소자의 캐패시터 및 그의 제조 방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100968423B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR101044006B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100585002B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100609045B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060073752A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010059516A (ko) | 반도체소자의 테스트 패턴 및 그의 형성방법 | |
| KR20060001414A (ko) | 반도체 소자 제조 방법 | |
| KR20090037257A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |