KR101044006B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents
반도체 소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR101044006B1 KR101044006B1 KR1020070119768A KR20070119768A KR101044006B1 KR 101044006 B1 KR101044006 B1 KR 101044006B1 KR 1020070119768 A KR1020070119768 A KR 1020070119768A KR 20070119768 A KR20070119768 A KR 20070119768A KR 101044006 B1 KR101044006 B1 KR 101044006B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- film
- forming
- hole
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 폴리실리콘 스토리지 노드 콘택을 갖는 반도체 기판 상부에 홀이 구비된 몰드절연막을 형성하는 단계와, 상기 홀 표면을 포함한 몰드절연막 상에 스토리지 노드용 제1금속막을 형성하는 단계와, 상기 스토리지 노드용 제1금속막 상에 상기 홀을 완전 매립시키지 않도록 매립용 물질막을 형성하는 단계와, 상기 매립용 물질막 상에 상기 홀을 완전 매립하도록 스토리지 노드용 제2금속막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 자세하게는, 필라(Pillar)형 스토리지 노드를 갖는 반도체 소자의 캐패시터 형성시, 스트레스에 의한 상기 스토리지 노드의 크랙(Crack) 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하 거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지 노드의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지 노드는 오목 형태의 스토리지 노드에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고용량의 캐패시터를 적용하기에 유리하다.
또한, 상기와 같이 스토리지 노드의 전극 표면적을 증가시키기 위해 스토리지 노드를 오목 또는 실린더 형태의 3차원 구조로 형성하는 방법 이외에, 상기 실린더 형태의 스토리지 노드를 적용하지 못하는 평판(Parallel Plate) 구조의 고집적 반도체 소자에서는 상기 스토리지 노드를 핀(Fin), 또는, 필라(Pillar) 구조로 형성하여 적용하고 있다.
이하에서는, 종래 기술에 따른 필라형 스토리지 노드의 형성 공정을 포함한 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
먼저, 스토리지 노드 콘택을 포함한 층간절연막 상에 식각정지막과 몰드절연막을 차례로 증착한 다음, 상기 몰드절연막과 식각정지막을 식각하여 상기 스토리지 노드 콘택을 노출시키는 홀을 형성한다.
이어서, 상기 홀을 포함한 기판 전면 상에 상기 홀을 매립하도록 스토리지 노드용 금속막을 증착한 후, 스토리지 노드 간 분리가 이루어지도록 CMP 하여 상기 홀 내에 스토리지 노드용 금속막이 매립된 필라형 스토리지 노드를 형성한다.
다음으로, 상기 스토리지 노드의 형성틀로서 작용한 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정을 수행하고, 그리고 나서, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 캐패시터를 형성한다. 이어서, 상기 캐패시터가 형성된 기판 결과물에 대해 공지된 일련의 후속 공정들을 차례로 수행하여 반도체 소자를 완성한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 필라형의 스토리지 노드는, 스토리지 노드의 표면적을 증가시켜 캐패시터의 용량을 증가시킴과 아울러, 실린더 형태의 스토리지 노드를 적용하지 못하는 고집적 소자에 적용할 수 있다는 이점이 있지만, 스토리지 노드용 금속막으로 스토리지 노드용 홀 매립 중, 또는, 매립 후, 상기 상대적으로 많은 양이 매립된 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인해 상기 스토리지 노드용 금속막에서 크랙(Crack)이 발생하게 된다.
더욱이, 스토리지 노드 간 분리를 위해 CMP 공정시, 상기 크랙이 더욱 확대되며, 경우에 따라, 상기 몰드절연막 내로 상기 크랙이 전파되어 소자의 특성을 저하시키게 된다.
본 발명은 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 상기 스토리지 노드에의 크랙 발생을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다.
또한, 본 발명은 상기와 같이 필라형 스토리지 노드에의 크랙 발생을 방지하 여 반도체 소자의 특성 저하를 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 하지층을 갖는 반도체 기판 상부에 홀이 구비된 몰드절연막을 형성하는 단계; 상기 홀 표면을 포함한 몰드절연막 상에 스토리지 노드용 제1금속막을 형성하는 단계; 상기 스토리지 노드용 제1금속막 상에 상기 홀을 완전 매립시키지 않도록 매립용 물질막을 형성하는 단계; 및 상기 매립용 물질막 상에 상기 홀을 완전 매립하도록 스토리지 노드용 제2금속막을 형성하는 단계;를 포함한다.
상기 매립용 물질막을 형성하는 단계는, 상기 홀 표면을 포함한 몰드절연막 상에 매립용 물질막을 형성하는 단계; 및 상기 매립용 물질막을 에치-백하여 상기 몰드절연막 상부 및 홀 상부의 매립용 물질막을 제거하는 단계;를 포함한다.
상기 홀 상부의 매립용 물질막을 제거하는 단계는, 상기 매립용 물질막이 상기 홀 내의 상부 측벽에 스페이서 형태로 일부 잔류되도록 수행하는 것을 특징으로 한다.
상기 매립용 물질막은 실리콘, 질화막 및 산화막 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 스토리지 노드용 제1금속막 및 스토리지 노드용 제2금속막은 TiN막을 포함하여 형성하는 것을 특징으로 한다.
본 발명은 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시,스토리지 노드용 홀 내부를 스토리지 노드용 금속막 뿐만 아니라, 매립용 물질막도 같이 매립하여 필라형 스토리지 노드를 형성함으로써, 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서 크랙(Crack) 발생을 방지할 수 있다.
또한, 본 발명은 스토리지 노드 간 분리를 위한 CMP 공정시, 크랙 발생을 방지하여 그의 확대를 최소화시킬 수 있으므로 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.
따라서, 본 발명은 반도체 소자의 특성 저하를 방지할 수 있다.
본 발명은, 필라형 스토리지 노드를 적용한 반도체 소자의 캐패시터 형성시, 스토리지 노드용 홀 내부 표면에만 먼저, 스토리지 노드용 금속막을 형성하고, 그런 다음, 상기 스토리지 노드용 제1금속막이 형성된 홀 내부를 매립용 물질막으로 일부 두께 매립한 후, 상기 매립용 물질막 상에 다시 스토리지 노드용 금속막을 완전히 매립하여 필라형 스토리지 노드를 형성한다.
이렇게 하면, 스토리지 노드용 홀 내부를 스토리지 노드용 금속막 만으로 완전히 매립하여 형성하는 종래의 필라형 스토리지 노드와 달리, 상기와 같이 스토리지 노드용 홀 내부를 스토리지 노드용 금속막 뿐만 아니라, 매립용 물질막도 같이 매립하여 필라형 스토리지 노드를 형성함으로써, 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서의 크랙(Crack) 발생 을 방지할 수 있다.
또한, 상기와 같이 스토리지 노드용 금속막에서의 크랙 발생을 방지할 수 있으므로, 스토리지 노드 간 분리를 위한 CMP 공정시, 상기 크랙의 확대를 방지하여 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.
따라서, 반도체 소자의 특성 저하를 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 소자분리막 및 게이트와 같은 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상부에 층간절연막(102)을 형성한다. 그런 다음, 상기 층간절연막(102) 내에 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 형성하고, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 갖는 층간절연막(102) 상에 식각정지막(106) 및 몰드절연막(108)을 순차적으로 형성한다.
도 1b를 참조하면, 상기 몰드절연막(108) 상에 마스크 패턴(도시안됨)을 형성하고, 상기 마스크 패턴을 식각마스크로 상기 몰드절연막(108) 및 식각정지막(106)을 식각하여 상기 몰드절연막(108) 내에 홀(H)을 형성한다.
도 1c를 참조하면, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104)을 노출시키는 홀(H) 표면을 포함한 몰드절연막(108) 상에 Ti막을 형성한다. 그런 다음, 상기 Ti막이 형성된 기판(100) 결과물에 대해 어닐링을 수행하여 TiSix와 같 은 물질로 이루어진 오믹콘택층(110)을 상기 홀(H) 저면 부분에, 즉, 상기 폴리실리콘으로 이루어진 스토리지 노드 콘택(104) 표면에만 선택적으로 형성한다.
상기 Ti막은 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapoe Deposition) 방식으로 형성한다.
이어서, 상기 어닐링 공정에 미반응된 상기 Ti막을 습식으로 제거한다.
도 1d를 참조하면, 저면에 상기 오믹콘택층(110)이 형성된 홀(H) 표면을 포함한 몰드절연막(108) 상에 TiN막으로 이루어진 스토리지 노드용 제1금속막(112)을 형성한다. 그런 다음, 상기 스토리지 노드용 제1금속막(112)이 형성된 상기 홀(H)을 매립용 물질막(114)으로 매립한다.
상기 매립용 물질막(114)은 실리콘, 질화막 및 산화막 중 어느 하나의 물질로 형성하며, 이때, 상기 실리콘은 비 도핑 또는 도핑된 것으로 형성하는 것이 바람직하다.
이어서, 상기 매립용 물질막(114)을 비등방성 방식으로 에치-백(Etch-Back)하여 상기 몰드절연막(108) 상부의 상기 매립용 물질막(114)을 완전히 제거함과 아울러, 상기 홀(H) 상부의 매립용 물질막(114)을 일부 제거하여, 상기 홀(H) 내의 상부 측벽에의 상기 매립용 물질막(114)이 스페이서 형태로 형성되도록 한다.
도 1e를 참조하면, 상기 매립용 물질막(114)이 형성된 홀(H)을 포함한 스토리지 노드용 제1금속막(112) 상에 상기 홀(H)을 완전히 매립하도록 TiN막으로 이루어진 스토리지 노드용 제2금속막(116)을 형성한다.
도 1f를 참조하면, 상기 스토리지 노드용 제2금속막(116) 및 스토리지 노드 용 제1금속막(112)을 상기 몰드절연막(108)이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 제거한다.
도 1g를 참조하면, 상기 몰드절연막(108) 및 상기 식각정지막(106)을 딥-아웃(Dip-Out)으로 제거하여, 상기 스토리지 노드용 제1금속막(112)과 스토리지 노드용 제2금속막(116)을 포함하며 필라형 구조를 갖는 스토리지 노드(118)를 형성한다.
이후, 도시하지는 않았지만 상기 스토리지 노드 상에 유전막 및 플레이트 노드를 형성하여 본 발명의 실시예에 따른 필라형 스토리지 노드를 갖는 반도체 소자의 캐패시터를 완성한다.
전술한 바와 같이 본 발명은, 스토리지 노드용 홀 내부 표면에만 먼저, 스토리지 노드용 금속막을 형성하고, 상기 스토리지 노드용 제1금속막이 형성된 홀 내부를 매립용 물질막으로 일부 두께 매립한 후, 다시, 상기 매립용 물질막 상에 다시 스토리지 노드용 금속막을 완전히 매립하여 필라형 스토리지 노드를 형성함으로써, 상기 스토리지 노드용 금속막과 몰드절연막 간의 스트레스로 인한 상기 스토리지 노드용 금속막에서 크랙(Crack) 발생을 방지할 수 있다.
또한, 상기와 같이 스토리지 노드용 금속막에서의 크랙 발생을 방지할 수 있으므로, 스토리지 노드 간 분리를 위한 CMP 공정시, 상기 크랙의 확대를 방지하여 몰드절연막 내로 상기 크랙이 전파되는 것을 방지할 수 있다.
따라서, 반도체 소자의 특성 저하를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 도시한 공정별 단면도.
Claims (6)
- 반도체 기판 상부에 홀이 구비된 몰드절연막을 형성하는 단계;상기 홀 표면을 포함한 몰드절연막 상에 스토리지 노드용 제1금속막을 형성하는 단계;상기 스토리지 노드용 제1금속막 상에 상기 홀을 완전 매립시키지 않도록 매립용 물질막을 형성하는 단계;상기 매립용 물질막 상에 상기 홀을 완전 매립하도록 스토리지 노드용 제2금속막을 형성하는 단계;상기 스토리지 노드용 제2 금속막과 상기 스토리지 노드용 제1 금속막을 상기 몰드절연막이 노출될 때까지 제거하는 단계; 및상기 몰드절연막을 제거하여 상기 스토리지 노드용 제1금속막과 상기 스토리지 노드용 제2금속막을 포함하는 필라형 스토리지 노드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 매립용 물질막을 형성하는 단계는,상기 홀 표면을 포함한 몰드절연막 상에 매립용 물질막을 형성하는 단계; 및상기 매립용 물질막을 에치-백하여 상기 몰드절연막 상부 및 홀 상부의 매립용 물질막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 2 항에 있어서,상기 홀 상부의 매립용 물질막을 제거하는 단계는,상기 매립용 물질막이 상기 홀 내의 상부 측벽에 스페이서 형태로 일부 잔류되도록 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 매립용 물질막은 실리콘, 질화막 및 산화막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 스토리지 노드용 제1금속막 및 스토리지 노드용 제2금속막은 TiN막을 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 필라형 스토리지 노드를 형성하는 단계 후,상기 필라형 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119768A KR101044006B1 (ko) | 2007-11-22 | 2007-11-22 | 반도체 소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119768A KR101044006B1 (ko) | 2007-11-22 | 2007-11-22 | 반도체 소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053106A KR20090053106A (ko) | 2009-05-27 |
| KR101044006B1 true KR101044006B1 (ko) | 2011-06-24 |
Family
ID=40860669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070119768A KR101044006B1 (ko) | 2007-11-22 | 2007-11-22 | 반도체 소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044006B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117144A (ja) | 1997-06-26 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR20010003056A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
| KR100599098B1 (ko) * | 2004-08-26 | 2006-07-12 | 삼성전자주식회사 | 커패시터의 제조 방법 |
| KR20070075018A (ko) * | 2006-01-11 | 2007-07-18 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2007
- 2007-11-22 KR KR1020070119768A patent/KR101044006B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117144A (ja) | 1997-06-26 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR20010003056A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
| KR100599098B1 (ko) * | 2004-08-26 | 2006-07-12 | 삼성전자주식회사 | 커패시터의 제조 방법 |
| KR20070075018A (ko) * | 2006-01-11 | 2007-07-18 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090053106A (ko) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100929642B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US7491606B2 (en) | Semiconductor device and method for fabricating the same | |
| US7504300B2 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
| KR100408411B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR20090068774A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR101044006B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20090068776A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR101152821B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100909778B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100842911B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100673895B1 (ko) | 캐패시터의 제조 방법 | |
| KR100599091B1 (ko) | 캐패시터 제조 방법 | |
| KR100587043B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20070013078A (ko) | 캐패시터의 제조 방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20080010662A (ko) | 반도체 소자의 제조 방법 | |
| KR100728968B1 (ko) | 반도체 소자의 제조방법 | |
| KR100386618B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100876879B1 (ko) | 캐패시터의 스토리지 노드 형성방법 | |
| KR100680959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100587078B1 (ko) | 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR20070054933A (ko) | 반도체 소자의 제조방법 | |
| KR20090111018A (ko) | 필라형 스토리지노드를 구비한 캐패시터 제조 방법 | |
| KR20030062046A (ko) | 반도체소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |